JP2009283873A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009283873A
JP2009283873A JP2008137173A JP2008137173A JP2009283873A JP 2009283873 A JP2009283873 A JP 2009283873A JP 2008137173 A JP2008137173 A JP 2008137173A JP 2008137173 A JP2008137173 A JP 2008137173A JP 2009283873 A JP2009283873 A JP 2009283873A
Authority
JP
Japan
Prior art keywords
substrate
land
center
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008137173A
Other languages
English (en)
Inventor
Koichi Matsumi
浩一 松見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2008137173A priority Critical patent/JP2009283873A/ja
Publication of JP2009283873A publication Critical patent/JP2009283873A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】熱応力によって生じる配線の断線を防止する半導体装置を提供する。
【解決手段】半導体素子と、前記半導体素子が搭載された基板Ｐと、前記基板における前記半導体素子の搭載面の反対側面に形成された複数の外部端子と、前記基板に設けられ引き出し線１０２とダミーティアドロップ１０４を有する複数のランド１と、を備え、前記基板の最外周に位置し前記基板の各辺の中央付近に位置する前記ランドからの前記引き出し線の引き出し方向を、前記ランドの中心ＬＯと前記基板の中心ＰＯとを結ぶ線分となす角度が９０度以内とし、前記ランドの前記ダミーティアドロップの方向を、前記ランドの中心と前記ランドの中心から最も近いパッケージ端とを結ぶ線分となす角度が４５度以内とすることを特徴とする半導体装置。
【選択図】図７

Description

本発明は、半導体装置に関し、特にＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関する。
半導体装置は、大容量化の要求により、複数の半導体素子を積層したＳｉＰ化が進んでいる。そのため、樹脂封止型半導体装置の厚さ及びシリコン総厚は、増加傾向にある。また、半導体装置が搭載されるマザーボードとの取り付け高さを極力低くするために、ＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造を採用しており、且つランドからの配線引き出し部には、滑らかに幅広くされたティアドロップ形状も装備しているのが一般的である。
樹脂封止型半導体装置の厚さとシリコン総厚が増加すると、実装ＴＣＴ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｙｃｌｅ Ｔｅｓｔ）の信頼性が悪化する傾向にあることが、評価解析の結果分かっている。半導体装置の故障の原因も、パッケージ最外周のランドの電極部の形状に沿う様に配線引き出し部が断線するという、ＬＧＡ特有の現象にある。これは、Ｃｕ配線と実装半田とソルダーレジストの３つが交わる部分に熱応力が集中することにより、Ｃｕ配線の断線が起きると考えられている。
この問題を解決するために、特許文献１では、ランドの配線を、ランド中心とチップ搭載エリアの中心とを結ぶ線分となす角度が９０度以内である方向へ引き出すことで、環境温度の変化などによって生じる熱応力による配線の断線を防止しようとしている。
しかしながら、配線をチップ搭載エリアの中心部方向へ引き出しても、ランドに対してパッケージの外側に位置する部分では、ガラエポ基板にクラックが入ることになる。このため、このクラック部から、外気中にある水分がパッケージ内部に入ることとなり、やがて半導体装置の故障を引き起こす可能性がある。
特開２００４−１２８２９０号公報
本発明の目的は、熱応力によって生じる配線の断線を防止する半導体装置を提供することにある。
本発明の一形態の半導体装置は、半導体素子と、前記半導体素子が搭載された基板と、前記基板における前記半導体素子の搭載面の反対側面に形成された複数の外部端子と、前記基板に設けられ引き出し線とダミーティアドロップを有する複数のランドと、を備え、前記基板の最外周に位置し前記基板の各辺の中央付近に位置する前記ランドからの前記引き出し線の引き出し方向を、前記ランドの中心と前記基板の中心とを結ぶ線分となす角度が９０度以内とし、前記ランドの前記ダミーティアドロップの方向を、前記ランドの中心と前記ランドの中心から最も近いパッケージ端とを結ぶ線分となす角度が４５度以内とすることを特徴とする半導体装置。
本発明によれば、熱応力によって生じる配線の断線を防止する半導体装置を提供できる。
以下、実施の形態を図面を参照して説明する。
（第１の実施の形態）
図１〜図６は、従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図である。
図１は、ＬＧＡ型樹脂封止半導体装置の断面図であり、ＬＧＡ型の半導体素子（例えば、ＮＡＮＤ型フラッシュメモリ素子）をガラエポ基板に１チップ搭載した場合の図である。図１に示すように、Ｃｕ配線及びランド１がソルダーレジスト２１内に形成されており、これらの上に基板基材３が設けられている。基板基材３上のソルダーレジスト２１内には配線１１が形成されており、この配線１１はビア７を介してランド１に接続されている。ソルダーレジスト２２上には、フィルム等の接着剤４を介して半導体素子５が設けられており、半導体素子５は、Ａｕ等のボンディングワイヤ６を介して配線１１に接続されている。装置全体は、封止樹脂で覆われている。
図２は、ＬＧＡ型樹脂封止半導体装置の平面図であり、ガラエポ基板のランド配置図であり、ランドのティアドロップの向きと配線を従来例として表記している。図３は、図２のＡ部分を拡大した断面図であり、図１と同一な部分には同符号を付してある。図２、図３では、ＬＧＡ基板の特徴であるＮＳＭＤ構造を示しており、かつパッケージＰの外周に向けてランドのティアドロップを搭載し、チップ搭載面の配線１１とランド１側の配線とを繋ぐビア７を搭載していることを示している。
図４は、ＬＧＡ型樹脂封止半導体装置の断面図であり、ＬＧＡ型樹脂封止半導体装置を半田を使い実装ＴＣＴ評価基板１２に実装し、実装ＴＣＴ評価を行った場合に、配線に断線が起きている部分を示した図である。図４では、半田ペースト１０により接着されたランド１の配線が熱応力によって断線し、クラック９が生じた場合を示している。
図５は、ランドの平面図であり、配線に断線が起きている状態を示している。図５に示すように、ランド１は、円形状の電極部１０１、ティアドロップ形状の引き出し部１０２、及び補強部１０３からなる。図６はランド１からの配線引き出し部を、ティアドロップを搭載した形でパッケージ中心ＰＯとランド中心ＬＯとの線分となす角度が９０度以内の方向へ引き出した時の平面図であり、実装ＴＣＴでの故障のみに対策をした場合の図である。
以下、本発明の実施の形態を図面に基づいて説明する。
本発明の実施の形態では、ＬＧＡ特有のパッケージ最外周のランド部のランドの形状に沿う様に配線が断線する現象を防止し、且つガラエポ基板へのクラックを防止するために、ダミーティアドロップを搭載することにより、信頼性の高い半導体装置を実現する。
（第１の実施の形態）
図７は、第１の実施の形態に係るランド面の平面図であり、ランドに搭載されたティアドロップ形状の配線の引き出し方向と、ガラエポ基板へのクラックを防ぐためにランドに搭載されたダミーティアドロップの状態を示す。
パッケージ（ＰＫＧ）Ｐの最外周（外縁）に位置するランドであり補強ランド１００を除くランド１、つまり、電気的に導通しているランドにおいて、パッケージ各辺の中央付近に位置するランドからの引き出し線の角度を、ランド中心ＬＯとパッケージ中心ＰＯとを結ぶ線分となす角度が９０度以内の方向へ引き出すことにより、配線の断線を防ぐことができる。なお、複数の外部端子がガラエポ基板の半導体素子搭載面の反対側面に形成されており、これら外部端子に連絡する配線が半導体素子搭載面の反対側面に設けられている。
また、該当するランド１からダミーティアドロップ１０４を、該当ランド１の中心と該当ランド１の中心から最も近いパッケージ端とを結ぶ最短の線分となす角度が４５度以内の方向に搭載していることにより、ガラエポ基板へのクラックを防止することもできる。
（第２の実施の形態）
図８は、第２の実施の形態に係るランド面の平面図であり、規定しているランドからのティアドロップ形状の配線の引き出し部を２個付けている例である。１つのランドに対し、配線の引き出し部の数が１つとは限らない構成も多いため、この追加された引き出し部も、ランド中心ＬＯとパッケージ中心ＰＯとを結ぶ線分となす角度が９０度以内の方向へ引き出すことにより、配線の断線を防ぐことができる。
また、該当するランド１からダミーティアドロップ１０４を、該当ランド１の中心と該当ランド１の中心から最も近いパッケージ端とを結ぶ最短の線分となす角度が４５度以内の方向に搭載していることにより、ガラエポ基板へのクラックを防止することもできる。
（第３の実施の形態）
図９は、第３の実施の形態に係るランド面の平面図であり、規定しているランドからのティアドロップ形状の配線の引き出し部を１個付け、且つ該当するランド１にダミーティアドロップ１０４を２個搭載した例である。
導通している引き出し線は、ランド中心ＬＯとパッケージ中心ＰＯとを結ぶ線分となす角度が９０度以内の方向へ引き出すことにより、配線の断線を防ぐことができる。
また、該当するランド１から２個のダミーティアドロップ１０４,１０４を、該当ランド１の中心と該当ランド１の中心から最も近いパッケージ端とを結ぶ最短の線分となす角度が４５度以内の２つの方向に１個ずつ、すなわち前記角度が９０度以内の方向に２個搭載していることにより、ガラエポ基板へのクラックをより一層防止することもできる。
本実施の形態にかかる半導体装置は、ＬＧＡ型樹脂封止型半導体装置であり、ガラエポ基板のランド部にティアドロップを装備しており、このティアドロップの向きを規定することにより、熱応力によって生じる配線断線を防止し、ガラエポ基板に入るクラックも防止し、信頼性を向上させることができる。
すなわち、本実施の形態によれば、熱応力によるＬＧＡ型樹脂封止半導体装置の配線部の断線を防止することができ、ガラエポ基板のクラックも防止することによって、高信頼性構造の半導体装置を提供することができる。
なお、本発明は上記実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 従来技術に係るＬＧＡ型樹脂封止半導体装置を示す図。 第１の実施の形態に係るランド面の平面図。 第２の実施の形態に係るランド面の平面図。 第３の実施の形態に係るランド面の平面図。
符号の説明
１…ランド、２、２１、２２…ソルダーレジスト、３…基板基材、４…接着剤、５…半導体素子（ｃｈｉｐ）、６…ボンディングワイヤ、７…ビア、８…封止樹脂、９…クラック、１０…半田ペースト、１１…配線、１００…補強ランド、１０１…電極部、１０２…引き出し部、１０３…補強部

Claims (5)

  1. 半導体素子と、
    前記半導体素子が搭載された基板と、
    前記基板における前記半導体素子の搭載面の反対側面に形成された複数の外部端子と、
    前記基板に設けられ引き出し線とダミーティアドロップを有する複数のランドと、を備え、
    前記基板の最外周に位置し前記基板の各辺の中央付近に位置する前記ランドからの前記引き出し線の引き出し方向を、前記ランドの中心と前記基板の中心とを結ぶ線分となす角度が９０度以内とし、
    前記ランドの前記ダミーティアドロップの方向を、前記ランドの中心と前記ランドの中心から最も近いパッケージ端とを結ぶ線分となす角度が４５度以内とすることを特徴とする半導体装置。
  2. 半導体素子と、
    前記半導体素子が搭載された基板と、
    前記基板における前記半導体素子の搭載面の反対側面に形成された複数の外部端子と、
    前記基板に設けられ少なくとも２つの引き出し線とダミーティアドロップを有する複数のランドと、を備え、
    前記基板の最外周に位置し前記基板の各辺の中央付近に位置する前記ランドからの前記少なくとも２つの引き出し線の引き出し方向を、前記ランドの中心と前記基板の中心とを結ぶ線分となす角度が９０度以内とし、
    前記ランドの前記ダミーティアドロップの方向を、前記ランドの中心と前記ランドの中心から最も近いパッケージ端とを結ぶ線分となす角度が４５度以内とすることを特徴とする半導体装置。
  3. 半導体素子と、
    前記半導体素子が搭載された基板と、
    前記基板における前記半導体素子の搭載面の反対側面に形成された複数の外部端子と、
    前記基板に設けられ引き出し線と少なくとも２つのダミーティアドロップを有する複数のランドと、を備え、
    前記基板の最外周に位置し前記基板の各辺の中央付近に位置する前記ランドからの前記引き出し線の引き出し方向を、前記ランドの中心と前記基板の中心とを結ぶ線分となす角度が９０度以内とし、
    前記ランドの前記２つのダミーティアドロップの方向を、前記ランドの中心と前記ランドの中心から最も近いパッケージ端とを結ぶ線分となす角度が９０度以内とすることを特徴とする半導体装置。
  4. 前記基板はガラエポ基板である請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、ＬＧＡ型の半導体素子である請求項１乃至４のいずれかに記載の半導体装置。
JP2008137173A 2008-05-26 2008-05-26 半導体装置 Withdrawn JP2009283873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008137173A JP2009283873A (ja) 2008-05-26 2008-05-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008137173A JP2009283873A (ja) 2008-05-26 2008-05-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2009283873A true JP2009283873A (ja) 2009-12-03

Family

ID=41453975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008137173A Withdrawn JP2009283873A (ja) 2008-05-26 2008-05-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2009283873A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183059A (ja) * 2013-03-18 2014-09-29 Hitachi Automotive Systems Ltd 制御装置
US11171079B2 (en) 2018-09-14 2021-11-09 Toshiba Memory Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183059A (ja) * 2013-03-18 2014-09-29 Hitachi Automotive Systems Ltd 制御装置
US11171079B2 (en) 2018-09-14 2021-11-09 Toshiba Memory Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5222509B2 (ja) 半導体装置
US6876074B2 (en) Stack package using flexible double wiring substrate
TWI495081B (zh) 具有堆疊盲孔互連之積體電路層疊封裝件系統
US20100181661A1 (en) Semiconductor device
JP5840479B2 (ja) 半導体装置およびその製造方法
TWI481001B (zh) 晶片封裝結構及其製造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
JP2009141169A (ja) 半導体装置
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2007005452A (ja) 半導体装置
JP2009182104A (ja) 半導体パッケージ
JP2009283873A (ja) 半導体装置
JP5908578B2 (ja) 半導体装置
JP2010087403A (ja) 半導体装置
TWI582905B (zh) 晶片封裝結構及其製作方法
JP2008270597A (ja) 半導体装置
JP2008277457A (ja) 積層型半導体装置および実装体
US20170040289A1 (en) Semiconductor package
TWM534895U (zh) 多層晶片封裝結構
JP2010232702A (ja) 積層型半導体装置
JP2003204039A (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
KR20110012706A (ko) 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802