JP3247544B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3247544B2
JP3247544B2 JP12964094A JP12964094A JP3247544B2 JP 3247544 B2 JP3247544 B2 JP 3247544B2 JP 12964094 A JP12964094 A JP 12964094A JP 12964094 A JP12964094 A JP 12964094A JP 3247544 B2 JP3247544 B2 JP 3247544B2
Authority
JP
Japan
Prior art keywords
mounting portion
layer
semiconductor substrate
lead
substrate mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12964094A
Other languages
English (en)
Other versions
JPH07321160A (ja
Inventor
恵 楠美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12964094A priority Critical patent/JP3247544B2/ja
Priority to US08/444,039 priority patent/US5627408A/en
Priority to KR1019950012574A priority patent/KR100192631B1/ko
Publication of JPH07321160A publication Critical patent/JPH07321160A/ja
Application granted granted Critical
Publication of JP3247544B2 publication Critical patent/JP3247544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78317—Shape of other portions
    • H01L2224/78318—Shape of other portions inside the capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば、３００ＭＨｚ
〜１ＧＨｚで使用する高周波特性に優れた半導体装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの集積回路が形成され
た半導体装置は、通常セラミックなどのパッケージに収
容されている。セラミックパッケージは、加圧成形によ
る焼結法や積層法が知られている。積層法は、例えば、
グリーンシートの上にインナーリードとなるペースト状
の金属層をスクリーン印刷法などで積層し、これを何枚
か重ねて１５００℃程度の高温で焼結して形成する。図
１３は、従来の積層法で形成したセラミックパッケージ
を有する半導体装置の斜視図、図１４は、図１３に示し
た円形領域Ａの平面図、図１５は、図１４のインナーリ
ードと半導体基板部分の一部を模式的に表した斜視図で
ある。集積回路が形成されているシリコン半導体などの
半導体基板１は、窒化アルミニウムなどのセラミック基
板からなる基板搭載部２の中央部分に接合されている。
基板搭載部２の周辺部分には、セラミック層上に半導体
基板１を囲むようにインナーリード３、４が形成されて
いる。インナーリードは多層に積層されており、この従
来例では下層の電源リードから構成されたインナーリー
ド３とその上に形成された上層の信号リードから構成さ
れたインナーリード４とを備えている（図１５参照）。
基板搭載部２の各辺及び辺に近い部分に配置されたイン
ナーリード４の外部端子に接続する側の端部は、基板搭
載部２のインナーリード３を支持するセラミック層に被
覆されている。
【０００３】インナーリード４の他端は、露出してお
り、半導体基板１と対向している。また、インナーリー
ド３の外部端子に接続する側の端部は、基板搭載部２の
外部端子を支持するセラミック層に被覆されており、他
端は、露出していて半導体基板１と対向している。半導
体基板１が搭載されている基板搭載部２の中央部分はキ
ャビティ部８になっていて、その底面５は電源層になっ
ている。集積回路が形成された半導体基板１はエポキシ
樹脂などの導電性接着材６によって固着されている。イ
ンナーリード３、４はボンディングワイヤ７によって半
導体基板１表面の信号系パッドや電源系パッドなどの接
続電極（図示せず）に接続されている。また、インナー
リード３の中の電源リードはキャビティ底面５の電源層
に接続されている。外部端子９はピン状であり、基板搭
載部２の周辺部の表面に植設されている。外部端子９は
基板搭載部２内部に形成された導電路を介して前記イン
ナーリード３、４に電気的に接続されている。半導体基
板１はキャップ（図示せず）によってボンディングワイ
ヤなどとともにシールされている。
【０００４】
【発明が解決しようとする課題】前述の半導体装置は半
導体基板を搭載する基板搭載部を有しており、この基板
搭載部にはインナーリードが２層以上の多層構造に配置
されている。そして、その高周波特性を劣化させないた
めに信号リードの層と電源リードの層に分離している。
そして、半導体基板搭載領域は基板搭載部中央のキャビ
ティ部に搭載されている。このキャビティ部の形状は、
基板搭載部の形状と同様に正方形になっている。基板搭
載部は半導体基板に合わせてほぼ正方形に形成されてい
る。したがって、ボンディングワイヤの必要とするワイ
ヤ長は、半導体基板の角付近と辺中央付近とでは異なっ
ている。つまり、半導体基板の角付近のボンディングワ
イヤは長く、半導体基板の辺中央付近に接続されたボン
ディングワイヤは短い。ワイヤ長が異なれば抵抗も異な
り、とくに近年半導体装置は高周波での使用が多くなっ
ておりこの様な高周波領域での使用はとくにワイヤ長の
影響が大きい。その結果、電気特性の外部端子（ピン）
間依存性が生じ、搭載する半導体基板の集積回路の特性
に規制を与えることになる。
【０００５】また、搭載する半導体基板によっては電気
的特性を確保するため必要に応じてキャビティ部に特定
の電位を持たせることにより、大電流下での使用や高速
動作を可能にしている。しかし、半導体基板（チップ）
のチップ厚は、チップが形成されるウェーハの大口径
化、大チップ化に伴い増加傾向にある。そして、現状の
通常の半導体基板のチップ厚が２９０μｍではインナー
リードからキャビティ部へのボンディングは容易である
が（図１５参照）、大型化してチップ厚が３５０μｍに
なるとボンディング時にボンディングツールが半導体基
板（チップ）の角部にあたりワイヤボンディングに支障
を来たすことになる。図１６と図１７を参照してこの問
題を説明する。図はいずれも基板搭載部の断面図であ
る。図１６は基板搭載部２にピン９、ボンディングワイ
ヤ７、導電性接着材６で固着されたチップ１、ボンディ
ングツールＢＴを示し、図１７は固着されたチップ１を
示している。この基板搭載部２のキャビティ底部５は金
属層が形成されそれが電源層になっている。また、図１
６の矢印（→）はボンディングツールＢＴの動きを示し
ている。いま、半導体基板１に対向しているインナーリ
ード（電源リード）３からキャビティ部底面５の電源層
へボンディングワイヤ７をボンディングする工程を行う
とする。
【０００６】ボンディングツールＢＴは、インナーリー
ド３からキャビティ部底面５へ向かうが、この底面５に
向かってボンディングツールを下降させるときに、ボン
ディングツールＢＴがチップ１の端（丸で囲んだ部分）
に当ってボンディングワイヤ７を切断してしまう。した
がってインナーリード３と距離を十分あけてボンディン
グを行う必要がある。ボンディング時にボンディングツ
ールＢＴがチップ１の角に当てる現象はチップ１の厚み
が増すにつれて大きくなる。図１７に示すように、キャ
ビティ底面５にボンディングワイヤをボンディングする
場合に、ボンディングツールＢＴがチップ１に接触せず
にボンディング可能な最小ワイヤ長ｘはマージンをとっ
て約０．８ｍｍで有る。すなわち、このときのチップ１
の厚さは３５０μｍ、導電性接着材６の厚さは６０μｍ
とすると、ｘ＝（３５０＋６０）／ｔａｎ３０°＝０．
７１（約０．８ｍｍ）となる。これを基準にして実際に
チップ厚を２９０、３５０、４５０μｍの３種類設けて
評価を行ってみた。その結果、チップ厚２９０μｍの場
合は、０〜４５度の全角度対応可能（半導体チップ厚に
無関係）であるが、チップ厚３５０μｍの場合は、２０
度以上の角度が必要であり、チップ厚４５０μｍの場合
には、４０度以上の角度が必要である。
【０００７】したがって３５０μｍ及び４５０μｍのチ
ップ厚の半導体基板では、ワイヤボンディング長が辺の
中心に比較して長い角付近のみがかろうじてボンディン
グに対応可能であることがわかった。このため半導体基
板のチップ厚が増加するとキャビティ部へのワイヤボン
ディングが困難となり、電気特性において使用環境の限
界が低くなる現象が生じている。本発明は、このような
事情によりなされたもので、電気特性のピン間依存性を
減少させ高周波領域での動作が可能な半導体装置を提供
することを目的にしている。また、半導体基板のチップ
厚が増大しても基板搭載部のキャビティ部へのワイヤボ
ンディングを可能にして、キャビティ部に特定の電位を
持たせ大電流下での使用及び高速動作に対応した半導体
装置を提供することを目的にしている。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
集積回路が形成された半導体基板と、主面中央部分に形
成されたキャビティ部に前記半導体基板が固着されてい
る基板搭載部と、前記基板搭載部の主面周辺部分にその
先端が前記半導体基板に対向するように配置され、信号
リードと電源リードとを有する複数のインナーリード
と、前記インナーリードの先端部と前記半導体基板に形
成された接続電極とを接続するボンディングワイヤとを
備え、前記インナーリードの中の信号リードと前記半導
体基板の接続電極とを結ぶ前記ボンディングワイヤのワ
イヤ長はすべて実質的に等しく、前記インナーリードは
前記基板搭載部周辺部に少なくとも２層に積層されたセ
ラミック層の表面に形成されており、且つ前記信号リー
ドを支持するセラミック層に形成された開口部の開口形
状は基板搭載部より角の多い多角形にしても良い。い事
を第１の特徴としている。また、本発明の半導体装置
は、集積回路が形成された半導体基板と、主面中央部分
に形成されたキャビティ部に前記半導体基板が固着され
ている基板搭載部と、前記基板搭載部の主面周辺部分に
その先端が前記半導体基板に対向するように配置され、
信号リードと電源リードとを有する複数のインナーリー
ドと、前記インナーリードの先端部と前記半導体基板に
形成された接続電極とを接続するボンディングワイヤと
を備え、前記インナーリードの中の信号リードと前記半
導体基板の接続電極とを結ぶ前記ボンディングワイヤの
ワイヤ長はすべて実質的に等しく、前記インナーリード
は前記キャビティ部を構成する１層のセラミック層の表
面に形成されこの層の上には電源リード及び信号リード
が形成されており、更にこのセラミック層の中央部分に
形成された前記キャビティ部の開口形状は前記基板搭載
部より角の多い多角形であることを第２の特徴としてい
る。前記キャビティ部底面上にはアセンブリマークを形
成するようにしても良い。
【０００９】前記信号リードを支持するセラミック層に
おいて所定の領域を他の領域より低くしてそこに段差を
設け、かつこの所定の領域に形成されている信号リード
にボンディングされるボンディングワイヤの接合点は、
前記他の領域の信号リードにボンディングされるボンデ
ィングワイヤの接合点より前記半導体基板から離れてい
るようにしても良い。前記信号リードを支持するセラミ
ック層においてこの基板搭載部の角に近い部分は高くこ
の基板搭載部の辺の中央部分になるほど低くするように
段差を形成するようにしても良い。又前記電源リードを
支持するセラミック層において、所定の領域を他の領域
より低くしてそこに段差を設け、かつこの所定の領域に
形成されている電源リードにボンディングされるボンデ
ィングワイヤの接合点は、前記他の領域の電源リードに
ボンディングされるボンディングワイヤの接合点より前
記半導体基板から離れているようにしても良い。
【００１０】また、本発明の半導体装置は、集積回路が
形成され、その表面に接続電極を有する半導体基板と、
主面中央部分に形成されたキャビティ部に前記半導体基
板が固着されている基板搭載部と、前記基板搭載部の主
面周辺部分にその先端が前記半導体基板に対向するよう
に配置され、信号リードと電源リードとを有する複数の
インナーリードと、前記インナーリードの先端部と前記
半導体基板の前記接続電極又は前記キャビティ部の電源
層とを接続するボンディングワイヤとを備え、前記基板
搭載部は前記インナーリードを支持するセラミック層を
有しており、このセラミック層には所定の領域を他の領
域より低くしてそこに段差を設けられており、かつこの
所定の領域に形成されている電源リードにボンディング
されるボンディングワイヤの接合点は、前記他の領域の
電源リードにボンディングされるボンディングワイヤの
接合点より前記半導体基板から離れていることを第３の
特徴としている。
【００１１】
【作用】インナーリードの信号リードを支持する基板搭
載部のセラミック層の開口部又はキャビティ部の形状を
角型の基板搭載部より角を多くして多角形にするか、も
しくは信号系リードを有するセラミック層の所定の領域
に段差を形成することによりインナーリード／半導体基
板の接続電極間のボンディングワイヤのワイヤ長のバラ
ツキを少なくすることができる。また、基板搭載部の電
源リードを有するセラミック層において、ボンディング
ワイヤがキャビティ部底面に形成された電源層に接続さ
れている電源リード部分のみ低くするように段部を形成
することにより、半導体基板のチップ厚が増大しても基
板搭載部のキャビティ部へのワイヤボンディングを可能
にして、キャビティ部に特定の電位を持たせ大電流下で
の使用及び高速動作に対応させることができる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１、図２及び図３を参照して第１の実施
例を説明する。図１は半導体装置の平面図、図２はイン
ナーリードと半導体基板の電極パッドを接続するボンデ
ィングワイヤの配線状態を示す基板搭載部の部分平面
図、図３は基板搭載部の斜視図である。この実施例の半
導体装置の外部端子は、図１においてはその形成される
領域のみ示しているが、図１３に示す外部端子（ピン）
９と同じ様に配置構成されている。この外部端子は、図
のピン領域に３列に植設されている。ＩＣ、ＬＳＩなど
の集積回路が形成された半導体装置は、通常セラミック
などのパッケージに収容されている。セラミックパッケ
ージの基板搭載部は、加圧成形による焼結法や積層法が
知られている。積層法は、例えば、アルミナや窒化アル
ミニウムなどをセラミック材料にしたグリーンシートの
上にインナーリードとなるペースト状の金属層をスクリ
ーン印刷法などで積層し、これを何枚か重ねて１５００
℃程度の高温で焼結して形成する。この実施例の様に積
層法によって形成されたセラミックパッケージの基板搭
載部は、開口部を有する層を含む多層のセラミック層か
ら構成されている。
【００１３】図３を参照して基板搭載部の構造を説明す
る。基板搭載部１０は、セラミック基板２０の上に周辺
部にインナーリードが多層構造に配置されたセラミック
層からなる第１層３０及び第２層４０を有し、さらにこ
の基板搭載部表面の辺に沿って外部端子が植設された外
部端子形成領域（ピン領域）９０を有する第３層５０が
積層されている。外部端子９が植設された状態は、図１
３に示された通りである。外部端子（ピン）とインナー
リードとの電気的接続は、基板搭載部１０を構成する第
１層や第２層のセラミック層に貫通孔を形成してその中
に導電路を形成し、この導電路を介して行う。基板搭載
部１０の中央部分には半導体基板１を搭載するキャビテ
ィ部１１が形成されている。キャビティ部１１はほぼ正
方形であり周辺部のインナリードが形成される第１層３
０に囲まれて凹状になっている。キャビティ部底部は金
属層（図示しない）が形成されており、電源層などに用
いられる。この実施例では、インナーリードの第１層３
０には電源リード３１が形成されている（図１参照）。
この第１層３０の表面上にインナーリードが形成される
第２層４０が配置されている。この第２層４０によっ
て、第１層３０は基板搭載部１０の辺に近い部分は被覆
されるが、半導体基板１に近いボンディング部分は露出
している。
【００１４】この第２層４０は、基板搭載部１０の周辺
部にキャビティ部１１を囲むように形成され、そのキャ
ビティ部１１を囲む開口部１５は８角形である。すなわ
ち、この開口部１５は基板搭載部１０の各辺にそれぞれ
２辺が対応している。第２層４０のインナーリードには
信号リード４１が形成されている（図１参照）。この第
２層４０の表面上に外部端子が植設された第３層５０が
配置形成されている。この第３層５０によって、第２層
４０は、基板搭載部１０の辺に近い部分は被覆される
が、半導体基板１に近いボンディング部分は露出してい
る。この第３層５０は、基板搭載部１０の周辺部に前記
開口部１５を囲むように形成され、その開口部１５を囲
む開口部は４角形である。この基板搭載部１０の最上層
である第３層には図１３に示す外部端子９が設けられて
いる。
【００１５】次に、図１により基板搭載部１０に半導体
基板１を搭載する状態を説明する。集積回路が形成され
ているシリコンなどの半導体基板１は、窒化アルミニウ
ムなどのセラミック基板からなる基板搭載部１０の中央
部分に接合されている。基板搭載部１０の周辺部分に
は、半導体基板１の各辺を囲むようにインナーリード３
１、４１が形成されている。インナーリードは多層に積
層されており、この実施例では下層の電源系リードから
構成されたインナーリード３１とその上に形成された上
層の信号系リードからなるインナーリード４１から構成
されている。基板搭載部１０の各辺及びその辺に近い部
分に配置されたインナーリード３１の外部端子に接続す
る側の端部は、基板搭載部１０のインナーリード４１を
支持する第２層４０に被覆されている。インナーリード
３１の他端は露出しており、半導体基板１と対向してい
る。また、インナーリード４１の外部端子に接続する側
の端部は、基板搭載部１０の外部端子を支持する第３層
５０に被覆されており、他端は、露出していて半導体基
板１と対向している。半導体基板１が搭載されている基
板搭載部１０の中央部分はキャビティ部１１になってい
て、そのキャビティ部底面は電源層になっている。半導
体基板１はエポキシ樹脂などの導電性接着材によってこ
のキャビティ部１１底面に固着されている。
【００１６】また、インナーリード３１、４１は、ボン
ディングワイヤ３２、４２によって半導体基板１表面の
信号系パッドや電源系パッドなどの接続電極（図示せ
ず）に接続されている。また、インナーリード３１はキ
ャビティ部１１底面の電源層にもボンディングワイヤ３
３によって電気的に接続されている。また、ピン状外部
端子は基板搭載部１０の周辺部の表面のピン領域に植設
されている。この外部端子は基板搭載部１０内部に形成
された導電路を介して前記インナーリード３１、４１に
電気的に接続されている。半導体基板１はキャップ（図
示せず）によってボンディングワイヤなどとともにシー
ルされている。この実施例では、信号リードが形成され
たセラミック層の第２層の中央部分によって形成され、
キャビティ部１１を囲む開口部１５（図２参照）の平面
形状に特徴がある。すなわち、この第２層４０が形成す
る開口部１５は４角形の基板搭載部１０より多角形にな
っており、基板搭載部１０の各辺はそれぞれ２つの開口
部１５の辺に対向しているので、開口部１５は８角形を
している。この発明では開口部をさらに多角形にするこ
とも可能である。この様に辺の数を増やすことによって
ボンディングワイヤ長のバラツキを著しく減少させるこ
とができる。
【００１７】第２層４０上の信号リード４１の列はすべ
て同じワイヤ長のボンディングワイヤ４２で半導体基板
１の電極パッド（図示せず）に電気的に接続される。ま
た、第１層３０の電源リード３１に接続されたボンディ
ングワイヤ３２は半導体基板１の電極パッドにボンディ
ングされ、また、別のボンディングワイヤ３３はキャビ
ティ部１１底部の金属層（図示せず）にボンディングさ
れる。このように基板搭載部１０の信号リード４１が形
成されている第２層４０が形成する開口部１５の形状を
基板搭載部の４角形より多角の８角形にする事により支
障なく信号リード４１と半導体基板１の電極パッド（図
示せず）にボンディングワイヤ４２でボンディングする
事ができ、しかもこのボンディングワイヤ４２はすべて
同じワイヤ長にすることができる。
【００１８】次に、図２を参照してこの実施例の効果を
説明する。電源リードとそれを支持するセラミック層の
第１層３０の表示は簡略化して電源リードは表示しな
い。基板搭載部１０のキャビティ部１１にシリコンなど
の半導体基板１が固着されている。基板搭載部１０は、
図の上辺の左右が角部に近接している部分で、図の上辺
の中央が１辺の中央部分である。半導体基板１の主面に
は半導体基板に形成され集積回路に電気的に接続された
電極パッド１６が半導体基板１の辺に沿って整列されて
いる。一方、セラミック層の第２層４０は、第１層３０
の上に積層されている。第２層４０には、信号リード４
１が形成されている。信号リード４１は、ボンディング
ワイヤがこのリードの中心線と電極パッド１６を通って
半導体基板１の例えば中心Ｏに至る点線に沿って配線さ
れるので、すべてこの点線にそって中心Ｏに方向が向い
ている。この第２層４０の左右と上辺は図の実線で示す
通りである。半導体基板１に向い合う辺は、従来は２点
鎖線で示す直線Ｂであるが、本発明では辺の中央部分が
上辺に近付いている折線Ａになっている。従って中央の
信号リード４１（ａ）の長さ（ｈa)が短く、角に近付く
にしたがって、信号リード４１は長くなっている。例え
ば、角に近い信号リード４１（ｂ）の長さ（ｈb)は、信
号リードａより長くなっている（ｈa ＜ｈb ）。即ち信
号リードａは従来より長さＤだけ短くなっている。そし
て、信号リード４１から電極パッド１６に配線されるボ
ンディングワイヤ４２のワイヤ長Ｌはすべて等しくして
いる。
【００１９】従来から信号リードの所定の位置から電極
パッドへワイヤボンディングを行っている。この場合ワ
イヤボンディングは行ない易いように実施される。した
がって、信号リードの接続点を奥の方（電極パッドから
離れた領域）にすることは困難である。なぜなら接続点
を奥に置くと上記第２層のようなセラミック層の角部に
ワイヤが当り、そこで切断する可能性が高くなるからで
ある。その結果、従来ではボンディングワイヤのワイヤ
長は信号リードによってまちまちであった。そのため半
導体装置の高周波領域での使用は難しかったが、本発明
のようにこのワイヤ長をすべて等しくすることによって
この難点を解消することができた。この実施例ではワイ
ヤ長を等しくするために信号リードを載せる第２層の形
状を変えている。すなわち、第２層が形成する開口部の
形状を基板搭載部の形状より多角形にすることにより、
基板搭載部１０の１辺の中央部分の信号リードの長さを
従来より短くする。そして、基板搭載部１０の前記中央
部分における電極パッド１６と第２層との間の距離を従
来より長くする。この様に構成することによってワイヤ
ボンディングの信号リードにおける接続点を電極パッド
から離れた奥の領域に設定することができる。本発明で
は第２層が形成する開口部の開口形状は、円形にしても
作用効果は同じである。
【００２０】次に、図４を参照して第２の実施例を説明
する。図は、半導体装置の平面図である。この実施例に
おいて外部端子はその形成される領域のみ示している
が、図１３に示す外部端子（ピン）９と同じ様に配置構
成されている。図４は、半導体基板を搭載したセラミッ
クパッケージの基板搭載部の平面図である。半導体基板
１は、多層のセラミック基板からなる基板搭載部１０の
中央部分に接合されている。基板搭載部１０の周辺部分
には、半導体基板１の各辺を囲むようにセラミック層の
第１層３０及び第２層４０が積層されている。インナー
リードは下層の電源系リード３１から構成された第１層
３０とその上に形成された上層の信号系リード４１から
構成された第２層４０から構成されている。基板搭載部
１０の各辺及び辺に近い部分に配置された電源リード３
１の外部端子に接続する側の端部は、基板搭載部１０の
第２層４０に被覆されている。電源リード３１の他端
は、露出しており、半導体基板１と対向している。ま
た、信号リード４１の外部端子に接続する側の端部は基
板搭載部１０の外部端子を支持するピン領域が形成され
たセラミック層の第３層に被覆されており、他端は、露
出していて半導体基板１と対向している。
【００２１】半導体基板１が搭載されている基板搭載部
１０の中央部分はキャビティ部１１になっていて、その
キャビティ部底面は電源層になっている。半導体基板１
は、エポキシ樹脂などの導電性接着材によってこのキャ
ビティ部１１底面に固着されている。電源リード３１及
び信号リード４１は、ボンディングワイヤ３２、４２に
よって半導体基板１表面の電極パッド（図示せず）に接
続されている。また、電源リード３１はキャビティ部１
１底面の電源層にも接続されている。外部端子は基板搭
載部１０の周辺部の表面のピン領域に植設されている。
この外部端子は基板搭載部１０内部に形成された導電路
を介して前記電源リード３１及び信号リード４１に電気
的に接続されている。半導体基板１はキャップ（図示せ
ず）によってボンディングワイヤなどとともにシールさ
れている。この実施例では、信号リード３１を支持する
第２層４０の開口部の形状は４角形の基板搭載部１０よ
り多角形になっている。基板搭載部１０の各辺はそれぞ
れ２つの開口部の辺に対向しているのでこの開口部は８
角形をしている。この実施例ではキャビティ部１１の底
面上の所定の位置にアセンブリマーク１２を形成したこ
とに特徴がある。第２層４０の開口部の平面形状が多角
形になっているので、半導体基板を搭載する工程で半導
体基板の位置決めが容易になる。従来は、開口部の角部
を位置決めに利用することで十分であったが、８角形な
どのように角が多くなるとそれをマークに役立てること
が難しくなって本来のマークが必要になる。
【００２２】次に、図５及び図６を参照して第３の実施
例を説明する。図５は半導体装置の基板搭載部のリード
部分とキャビティ部の一部を示す斜視図であり、半導体
基板及び基板搭載部の一部を示している。図６は基板搭
載部１０の斜視図であって、図５はその一部を示したも
のである。この実施例の基板搭載部は、第１の実施例の
ものと基本的には同じ構造である。基板搭載部１０は、
周辺部にインナーリードが多層構造に配置された第１層
３０及び第２層４０を有し、さらにこの基板搭載部表面
の辺に沿って外部端子が植設された外部端子形成領域
（ピン領域）９０が形成されている。外部端子９が植設
された状態は、図１３に示された通りである。外部端子
（ピン）とインナーリードとの電気的接続は、基板搭載
部１０を構成するセラミック基板に貫通孔を形成してそ
の中に導電路を形成し、この導電路を介して行う。基板
搭載部１０の中央部分には半導体基板１を搭載するキャ
ビティ部１１が形成されている。キャビティ部１１は、
ほぼ正方形であり周辺部のインナリードの第１層に囲ま
れて凹状になっている。通常その底部は金属層（図示し
ない）が形成されており、電源層などに用いられる。こ
の実施例では、インナーリードの第１層３０には電源リ
ードが形成されている。
【００２３】この第１層３０の表面上にインナーリード
の第２層４０が配置されている。この第２層４０によっ
て、第１層３０は、基板搭載部１０の辺に近い部分は被
覆されるが、半導体基板１に近いボンディング部分は露
出している。この第２層４０は、基板搭載部１０の周辺
部にキャビティ部１１を囲むように形成され、そのキャ
ビティ部１１を囲む開口部１５は８角形である。すなわ
ち、この開口部１５は基板搭載部１０の各辺にそれぞれ
２辺が対応している。インナーリードの第２層４０には
信号リードが形成されている。この第２層４０の表面上
に外部端子が植設された第３層５０が配置形成されてい
る。この第３層５０によって、第２層４０は基板搭載部
１０の辺に近い部分は被覆されるが、半導体基板１に近
いボンディング部分は露出している。この第３層５０は
基板搭載部１０の周辺部に前記開口部１５を囲むように
形成され、その開口部１５を囲む開口部は４角形であ
る。この基板搭載部１０の最上層である第３層には図１
３に示す外部端子ピン９が設けられ、ピン領域を形成し
ている。
【００２４】この実施例の特徴はキャビティ部１１底部
の電源層である金属層（図示せず）の上に搭載板１４が
固定され、その上に半導体基板１がエポキシ樹脂などの
導電性接着材１３によって固着されている構造にある。
搭載板１４は、セラミック板とその上面にＡｕなどの金
属層が形成された構造であり、このセラミック板とキャ
ビティ部１１底面の金属層とは電気的に絶縁されてい
る。したがって、半導体基板１の裏面とキャビティ部底
面とは電位を異ならせることができる。また、第２層の
信号リード４１の列はすべて同じワイヤ長のボンディン
グワイヤ４２で半導体基板１の電極パッド（図示せず）
に電気的に接続される。また、第１層３０の電源リード
３１に接続されたボンディングワイヤ３２は半導体基板
１の電極パッドにボンディングされ、また、別のボンデ
ィングワイヤ３３は搭載板１４の金属層（図示せず）に
接続して、半導体基板１の裏面電極と同電位にする。こ
のように基板搭載部１０の信号リード４１が形成されて
いる第２層４０が形成する開口部１５の形状を基板搭載
部の４角形より多角の８角形にする事により、支障なく
信号リード４１と半導体基板１の電極パッド（図示せ
ず）にボンディングワイヤ４２でボンディングする事が
でき、しかも第２層４０の信号リード４１はすべて同じ
ワイヤ長にすることができる。その際に、基板搭載部１
０の１辺中央の信号リードへはその奥に接続点を決める
ことができる。
【００２５】次に、図７を参照して第４の実施例を説明
する。図は多層構造の基板搭載部のセラミック層、ボン
ディングワイヤ及び半導体基板を記載した基板搭載部の
斜視図である。基板搭載部１０は、周辺部にインナーリ
ードが多層構造に配置されたセラミック層の第１層３０
及び第２層４０を有し、さらにこの基板搭載部１０表面
の辺に沿って外部端子が植設された外部端子が形成され
ている。外部端子９が植設された状態は、図１３に示さ
れた通りである。外部端子とインナーリードとの電気的
接続は、基板搭載部１０を構成するセラミック基板に貫
通孔を形成してその中に導電路を形成し、この導電路を
介して行う。基板搭載部１０の中央部分には半導体基板
１を搭載するキャビティ部１１が形成されている。キャ
ビティ部１１は、ほぼ正方形であり周辺部のインナリー
ドの第１層に囲まれて凹状になっていて、その底部は電
源層となる金属層（図示しない）が形成されている。イ
ンナーリードの第１層３０には電源リードが形成されて
いる。この第１層３０の表面上にインナーリードの第２
層４０が配置されている。この第２層４０によって第１
層３０は、基板搭載部１０の辺に近い部分は被覆される
が、半導体基板１に近いボンディング部分は露出してい
る。この第２層４０は基板搭載部１０の周辺部にキャビ
ティ部１１を囲むように形成されている。
【００２６】インナーリードの第２層４０には信号リー
ドが形成されている。第２層４０の表面上に外部端子が
植設される第３層（図示しない）が配置形成されてい
る。この第３層５０によって、第２層４０は基板搭載部
１０の辺に近い部分は被覆されるが、半導体基板１に近
いボンディング部分は露出している。この実施例の特徴
は、信号リードが形成されたセラミック層の第２層の形
状に特徴がある。すなわち、第２層は所定の領域が他の
領域より低くなっている。しかし、この低い領域は、下
層の第１層よりは高くなっている。第１乃至第３の実施
例では、信号リードに対するワイヤ長をすべて等しくす
る手法として、信号リードを載せるセラミック層の第２
層が中央部分に形成する開口部の形状を基板搭載部の形
状より多角形にしていたが、この実施例では第２層に段
差を設けて他の領域より低い所定の領域を形成してい
る。低い領域にボンディングワイヤを接合すると、半導
体基板１に対して奥の方（即ち、基板搭載部の辺に近
く、半導体基板１と遠ざかる方向）に接合点を置くこと
ができる。
【００２７】第２層４０上の信号リード４１の列はすべ
て同じワイヤ長のボンディングワイヤ４２で半導体基板
１の電極パッド（図示せず）に電気的に接続される。ま
た、第１層３０の電源リード３１に接続されたボンディ
ングワイヤ３２は半導体基板１の電極パッドにボンディ
ングされ、また、別のボンディングワイヤ３３はキャビ
ティ部１１底部の電源層（図示せず）にボンディングさ
れる。このように、信号リードを載せる第２層に低い領
域を設けることにより、その領域のボンディング始点を
従来より奥（基板搭載部の辺に近い領域）に設定可能に
なり、ピン間でのワイヤ長バラツキを押さえることがで
き、電気特性のピン間依存性が無くなる。
【００２８】次に、図８を参照して第５の実施例を説明
する。図８は多層構造の基板搭載部のセラミック層、ボ
ンディングワイヤ及び半導体基板を記載した基板搭載部
の斜視図である。基板搭載部１０は、周辺部にインナー
リードが多層構造に配置されたセラミック層の第１層３
０及び第２層４０を有し、さらにこの基板搭載部１０表
面の辺に沿って外部端子が植設された外部端子が形成さ
れている。キャビティ部１１は周辺部のセラミック層の
第１層に囲まれて凹状になっていて、その底部は電源層
となる金属層（図示しない）が形成されている。の第１
層３０には電源リードが形成されている。この第１層３
０の表面上に第２層４０が配置されている。この第２層
４０によって、第１層３０は、基板搭載部１０の辺に近
い部分は被覆されるが、半導体基板１に近いボンディン
グ部分は露出している。この第２層４０は基板搭載部１
０の周辺部にキャビティ部１１を囲むように形成されて
いる。インナーリードの第２層４０には信号リードが形
成されている。この第２層４０の表面上に外部端子が植
設される第３層（図示しない）が配置形成されている。
この第３層５０によって、第２層４０は基板搭載部１０
の辺に近い部分は被覆されるが、半導体基板１に近いボ
ンディング部分は露出している。
【００２９】この実施例の特徴は、信号リードが形成さ
れたセラミック層の第２層の形状に特徴がある。図の第
２層は、中央部分が基板搭載部の１辺の中央部を示し、
その両端が基板搭載部の角部を示している。そしてこの
第２層は中央部分が低く、両端の角部に行くに従って高
くなるように段差が形成されている。しかし、この中央
部分の低い領域は、下層の第１層よりは高くなってい
る。低い領域にボンディングワイヤを接合すると、信号
リードの半導体基板１に対して奥の方（即ち、基板搭載
部の辺に近く、半導体基板１と遠ざかる方向）に接合点
を置くことができる。第２層４０上の信号リード４１の
列はすべて同じワイヤ長のボンディングワイヤ４２で半
導体基板１の電極パッド（図示せず）に電気的に接続さ
れる。また第１層３０の電源リード３１に接続されたボ
ンディングワイヤ３２は半導体基板１の電極パッドにボ
ンディングされ、また、別のボンディングワイヤ３３は
キャビティ部１１底部の電源層（図示せず）にボンディ
ングされる。このように、信号リードを載せる第２層に
低い部分を形成することにより、その部分のボンディン
グ始点を従来より奥（基板搭載部の辺に近い領域）に設
定可能になり、ピン間でのワイヤ長バラツキを押さえる
ことができ、電気特性のピン間依存性が無くなる。この
ように基板搭載部１０の信号リード４１が形成されてい
る第２層４０が形成する開口部１５の形状を基板搭載部
の４角形より多角の８角形にする事により支障なく信号
リード４１と半導体基板１の電極パッド（図示せず）に
ボンディングワイヤ４２でボンディングする事ができ、
しかも第２層４０の信号リード４１はすべて同じワイヤ
長にすることができる。
【００３０】次に、図９を参照して第６の実施例を説明
する。図は半導体装置の平面図である。この実施例にお
いて外部端子はその形成される領域（ピン領域）のみ示
しているが、図１３に示す外部端子（ピン）９と同じ様
に配置構成されている。半導体基板１は多層のセラミッ
ク基板からなる基板搭載部１０の中央部分に接合されて
いる。基板搭載部１０の周辺部分には、半導体基板１の
各辺を囲むようにセラミック層の第１層６０が形成され
ている。第１層にはインナーリード６１が形成されてお
り、このインナーリードは電源系リード及び信号系リー
ドから構成されている。基板搭載部１０の各辺及び辺に
近い部分に配置されたインナーリード６１の外部端子に
接続する側の端部は基板搭載部１０の外部端子を支持す
るピン領域が形成されたセラミック層の第２層７０に被
覆されており、他端は露出していて半導体基板１と対向
している。半導体基板１が搭載されている基板搭載部１
０の中央部分はキャビティ部１１になっていて、そのキ
ャビティ部底面は電源層になっている。半導体基板１
は、エポキシ樹脂などの導電性接着材によってこのキャ
ビティ部１１底面に固着されている。インナーリード６
１はボンディングワイヤ６２によって半導体基板１表面
の電極パッド（図示せず）に接続されている。またボン
ディングワイヤ６２のワイヤ長はすべて等しくしてい
る。
【００３１】外部端子は基板搭載部１０の周辺部の表面
のピン領域に植設されている。この外部端子は基板搭載
部１０内部に形成された導電路を介してインナーリード
６１に電気的に接続されている。半導体基板１はキャッ
プ（図示せず）によってボンディングワイヤなどととも
にシールされている。この実施例では、第２層６０が形
成するキャビティ部１１の形状が４角形の基板搭載部１
０より多角形になっている。基板搭載部１０の各辺はそ
れぞれ２つのキャビティ部１１の辺に対向しているので
このキャビティ部は８角形をしている。従来からインナ
ーリードの所定の位置から電極パッドへワイヤボンディ
ングを行う場合それが行ない易いように実施される。し
たがって、通常インナーリードの接続点を奥の方（電極
パッドから離れた領域）にすることしない。なぜなら接
続点を奥に置くと第１層のようなセラミック層の角部に
ボンディングワイヤが当り、そこで切断する可能性が高
くなるからである。その結果、従来ではボンディングワ
イヤのワイヤ長は信号リードによってまちまちであっ
た。そのため半導体装置の高周波領域での使用は難しか
ったが、本発明のようにこのワイヤ長をすべて等しくす
ることによってこの難点を解消することができた。
【００３２】この実施例ではワイヤ長を等しくするため
にインナーリードを載せる第１層の形状を変えている。
すなわち、第１層が形成するキャビティ部の形状を基板
搭載部の形状より多角形にすることにより、基板搭載部
１０の１辺の中央部分のインナーリードの長さを従来よ
り短くする。そして、基板搭載部１０の前記中央部分に
おける電極パッドと第１層との間の距離を従来より長く
する。この様に構成することによってワイヤボンディン
グのインナーリードにおける接続点を電極パッドから離
れた奥の領域に設定することができる。この実施例はリ
ードフレームから形成したインナーリードを適用するこ
とができる。
【００３３】次に、図１０及び図１１を参照して第７の
実施例を説明する。図１０は半導体装置の基板搭載部の
インナーリード部分とキャビティ部の一部を示す斜視図
であり、半導体基板及び基板搭載部の一部を示してい
る。図１１はこの実施例の効果を説明する基板搭載部の
断面図である。基板搭載部１０中心部のキャビティ部１
１には導電性接着材１３によって半導体基板１が固着さ
れている。基板搭載部１０のセラミック基板２０の上に
電源リード３１を形成した第１層３０及び信号リード４
１を形成した第２層が形成されている。信号リード４１
と半導体基板１の電極パッド（図示せず）とはボンディ
ングワイヤ４２で接続され、電源リード３１と前記電極
パッドとはボンディングワイヤ３２で接続される。又電
源リード３１とキャビティ部１１底面の電源層（図示せ
ず）とはボンディングワイヤ３３で接続される。この第
２層の低い領域３４上の電源リード３１にはボンディン
グワイヤ３３が接続されている。低い領域３４のボンデ
ィングワイヤ３３は電源リード３１の奥（半導体基板と
離れる方向）の方にボンディングする事ができる。
【００３４】図１１を参照してこの実施例の効果を説明
する。半導体装置の小形化が進む中で基板搭載部１０の
セラミック基板２０上のキャビティ部１１の大きさは限
られセラミック層の第２層３０とキャビティ部１１上に
導電性接着材１３で固着された半導体基板１との間のボ
ンディングワイヤが形成されるクリアランスＸは限りが
ある。低い部分３４を形成せず段差がないと、クリアラ
ンスを広げるために強引にボンディングの始点を第１層
上の電源リードの奥に設ける場合ボンディングワイヤ３
５のボンディング終点のワイヤが外れたり、丸い部分に
ワイヤが接触して切断されることが多くなる。また場合
によってはボンディングツールが半導体基板に当たって
ボンディングが出来なくなる。そのため、第１層３０に
低い領域３４を有する段差を形成するとクリアランスＹ
が増加し、増加分ΔＸだけボンディング余裕が生じる。
【００３５】次に、図１２を参照して第８の実施例を説
明する。図は多層構造の基板搭載部のセラミック層、ボ
ンディングワイヤ及び半導体基板を記載した基板搭載部
の斜視図である。基板搭載部１０は、周辺部にインナー
リードが多層構造に配置されたセラミック層の第１層３
０及び第２層４０を有し、さらに基板搭載部１０表面の
辺に沿って外部端子が植設された外部端子が形成されて
いる。外部端子９が植設された状態は、図１３に示され
た通りである。基板搭載部１０の中央部分には半導体基
板１を搭載するキャビティ部１１が形成されている。半
導体基板１はキャビティ部１１に配置された搭載板１４
（図５参照）の上に導電性接着材１３で接着されてい
る。キャビティ部１１は周辺部のインナリードの第１層
に囲まれて凹状になっていて、その底部は電源層となる
金属層（図示しない）が形成されている。インナーリー
ドの第１層３０には電源リードが形成されている。この
第１層３０の表面上にインナーリードの第２層４０が配
置されている。この第２層４０によって、第１層３０
は、基板搭載部１０の辺に近い部分は被覆されるが、半
導体基板１に近いボンディング部分は露出している。こ
の第２層４０は基板搭載部１０の周辺部にキャビティ部
１１を囲むように形成されている。インナーリードの第
２層４０には信号リードが形成されている。
【００３６】この実施例の特徴は信号リードが形成され
たセラミック層の第１層及び第２層の形状に特徴があ
る。すなわち、第１層及び第２層は所定の領域が他の領
域より低くなっている。しかし、この第２層の低い領域
は、下層の第１層よりは高くなっている。低い領域にボ
ンディングワイヤを接合すると、半導体基板１に対して
奥の方（即ち、基板搭載部の辺に近く、半導体基板１と
遠ざかる方向）に接合点を置くことができる。第２層４
０上の信号リード４１の列はすべて同じワイヤ長のボン
ディングワイヤ４２で半導体基板１の電極パッド（図示
せず）に電気的に接続される。また、第１層３０の電源
リード３１に接続されたボンディングワイヤ３２は半導
体基板１の電極パッドにボンディングされ、また、別の
ボンディングワイヤ３３はキャビティ部１１底部の搭載
板１４にボンディングされる。このように、信号リード
を載せる第２層に低い領域４４を設けることにより、そ
の領域のボンディング始点を従来より奥（基板搭載部の
辺に近い領域）に設定可能になり、ピン間でのワイヤ長
バラツキを押さえることができ、電気特性のピン間依存
性が無くなる。また、電源リードを載せる第１層に低い
領域３４を設けることにより、ボンディングワイヤをキ
ャビティ部の電源層にボンディングする際クリアランス
を稼ぐことができる。
【００３７】
【発明の効果】本発明は、キャビティ部又は信号リード
を載せるセラミック層に形成され、キャビティ部を囲む
開口部の形状を角型の基板搭載部より多角形にするか、
もしくは、基板搭載部の信号リードを載せる前記セラミ
ック層に段差を形成することにより容易に信号リード／
半導体基板の接続電極間のボンディングワイヤ長のバラ
ツキを少なくして半導体装置の電気特性のピン間依存性
を減少させ高周波領域での動作特性を向上させる。ま
た、半導体基板のチップ厚が増大しても基板搭載部のキ
ャビティ部へのワイヤボンディングを可能にして、キャ
ビティ部に特定の電位を持たせ大電流下での使用及び高
速動作に対応させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】第１の実施例の半導体装置の平面図。
【図３】第１の実施例の基板搭載部の斜視図。
【図４】第２の実施例の半導体装置の平面図。
【図５】第３の実施例の半導体装置の斜視図。
【図６】第３の実施例の基板搭載部の斜視図。
【図７】第４の実施例の半導体装置の斜視図。
【図８】第５の実施例の半導体装置の斜視図。
【図９】第６の実施例の半導体装置の平面図。
【図１０】第７の実施例の半導体装置の斜視図。
【図１１】第７の実施例の半導体装置の断面図。
【図１２】第８の実施例の半導体装置の斜視図。
【図１３】従来の半導体装置の斜視図。
【図１４】図１３に示すＡ領域の部分拡大平面図。
【図１５】従来の半導体装置の斜視図。
【図１６】ボンディングツールの作用を説明する従来の
半導体装置の断面図。
【図１７】ボンディングツールの作用を説明する従来の
半導体装置の断面図。
【符号の説明】
１ 半導体基板 ９ 外部端子 １０ 基板搭載部 １１ キャビティ部 １２ アセンブリマーク １３ 導電性接着材 １４ 搭載板 １５ 基板搭載部の開口部 １６ 電極パッド ２０ セラミック基板 ３０ セラミック層の第１層 ３１ 電源リード ３２、３３、３５、４２、６２ ボンディングワイ
ヤ ３４、４４ 低い領域 ４０ セラミック層の第２層 ４１ 信号リード ５０ セラミック層の第３層 ６０ セラミック層 ６１ インナーリード ９０ ピン領域

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路が形成された半導体基板と、 主面中央部分に形成されたキャビティ部に前記半導体基
    板が固着されている基板搭載部と、 前記基板搭載部の主面周辺部分にその先端が前記半導体
    基板に対向するように配置され、信号リードと電源リー
    ドとを有する複数のインナーリードと、 前記インナーリードの先端部と前記半導体基板に形成さ
    れた接続電極とを接続するボンディングワイヤとを備
    え、 前記インナーリードの中の信号リードと前記半導体基板
    の接続電極とを結ぶ前記ボンディングワイヤのワイヤ長
    はすべて実質的に等しく、前記インナーリードは前記基
    板搭載部周辺部に少なくとも２層に積層されたセラミッ
    ク層の表面に形成されており、且つ前記信号リードを支
    持する前記セラミック層に形成された開口部の開口形状
    は、基板搭載部より角の多い多角形であることを特徴と
    する半導体装置。
  2. 【請求項２】 集積回路が形成された半導体基板と、 主面中央部分に形成されたキャビティ部に前記半導体基
    板が固着されている基板搭載部と、 前記基板搭載部の主面周辺部分にその先端が前記半導体
    基板に対向するように配置され、信号リードと電源リー
    ドとを有する複数のインナーリードと、 前記インナーリードの先端部と前記半導体基板に形成さ
    れた接続電極とを接続するボンディングワイヤとを備
    え、 前記インナーリードの中の信号リードと前記半導体基板
    の接続電極とを結ぶ前記ボンディングワイヤのワイヤ長
    はすべて実質的に等しく、前記インナーリードは前記キ
    ャビティ部を構成する１層のセラミック層の表面に形成
    され、この層の上には電源リード及び信号リードが形成
    されており、さらに、このセラミック層の中央部分に形
    成された前記キャビティ部の開口形状は前記基板搭載部
    より角の多い多角形であることを特徴とする半導体装
    置。
  3. 【請求項３】 前記キャビティ部底面上には所定の位置
    にアセンブリマークを形成することを特徴とする請求項
    １又は請求項２に記載の半導体装置。
  4. 【請求項４】 前記信号リードを支持するセラミック層
    において、その所定の領域を他の領域より低くしてそこ
    に段差を設け、かつ、この所定の領域に形成されている
    信号リードにボンディングされるボンディングワイヤの
    接合点は、前記他の領域の信号リードにボンディングさ
    れるボンディングワイヤの接合点より前記半導体基板か
    ら離れていることを特徴とする請求項１乃至請求項３の
    いずれかに記載の半導体装置。
  5. 【請求項５】 前記信号リードを支持するセラミック層
    において、この基板搭載部の角に近い部分は高く、この
    基板搭載部の辺の中央部分になるほど低くするように段
    差を形成することを特徴とする請求項１乃至請求項４の
    いずれかに記載の半導体装置。
  6. 【請求項６】 前記電源リードを支持するセラミック層
    において、その所定の領域を他の領域より低くしてそこ
    に段差を設け、且つこの所定の領域に形成されている電
    源リードにボンディングされるボンディングワイヤの接
    合点は、前記他の領域の電源リードにボンディングされ
    るボンディングワイヤの接合点より前記半導体基板から
    離れていることを特徴とする請求項１乃至請求項５のい
    ずれかに記載の半導体装置。
  7. 【請求項７】 集積回路が形成された半導体基板と、 主面中央部分に形成されたキャビティ部に前記半導体基
    板が固着されている基板搭載部と、 前記基板搭載部の主面周辺部分にその先端が前記半導体
    基板に対向するように配置され、信号リードと電源リー
    ドとを有する複数のインナーリードと、 前記インナーリードの先端部と前記半導体基板に形成さ
    れた接続電極又は前記キャビティ部の電源層とを接続す
    るボンディングワイヤとを備え、 前記基板搭載部は前記インナーリードを支持するセラミ
    ック層を有しており、 このセラミック層には、所定の領域を他の領域より低く
    してそこに段差を設けられており、かつ、この所定の領
    域に形成されている電源リードにボンディングされるボ
    ンディングワイヤの接合点は、前記他の領域の電源リー
    ドにボンディングされるボンディングワイヤの接合点よ
    り前記半導体基板から離れていることを特徴とする半導
    体装置。
JP12964094A 1994-05-19 1994-05-19 半導体装置 Expired - Fee Related JP3247544B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12964094A JP3247544B2 (ja) 1994-05-19 1994-05-19 半導体装置
US08/444,039 US5627408A (en) 1994-05-19 1995-05-18 Wire bonding structure for semiconductor devices
KR1019950012574A KR100192631B1 (ko) 1994-05-19 1995-05-19 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12964094A JP3247544B2 (ja) 1994-05-19 1994-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH07321160A JPH07321160A (ja) 1995-12-08
JP3247544B2 true JP3247544B2 (ja) 2002-01-15

Family

ID=15014511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12964094A Expired - Fee Related JP3247544B2 (ja) 1994-05-19 1994-05-19 半導体装置

Country Status (3)

Country Link
US (1) US5627408A (ja)
JP (1) JP3247544B2 (ja)
KR (1) KR100192631B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP3609692B2 (ja) * 2000-05-24 2005-01-12 松下電器産業株式会社 高周波信号増幅装置およびその製造方法
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6847123B2 (en) * 2002-04-02 2005-01-25 Lsi Logic Corporation Vertically staggered bondpad array
DE10245452A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
JP2022154813A (ja) * 2021-03-30 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073874B2 (ja) * 1987-07-22 1995-01-18 工業技術院長 半導体装置
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby

Also Published As

Publication number Publication date
KR100192631B1 (ko) 1999-06-15
KR950034638A (ko) 1995-12-28
JPH07321160A (ja) 1995-12-08
US5627408A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
US6806564B2 (en) Semiconductor apparatus with decoupling capacitor
US6593647B2 (en) Semiconductor device
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP3247544B2 (ja) 半導体装置
JP2938344B2 (ja) 半導体装置
JPH0454973B2 (ja)
JP3269025B2 (ja) 半導体装置とその製造方法
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
JP3203228B2 (ja) 半導体装置とその製造方法
KR100243376B1 (ko) 반도체 패키지 및 그 제조방법
JP4251418B2 (ja) Ｉｃパッケージ
CN110581121A (zh) 半导体封装
JP2007141947A (ja) 半導体装置およびその製造方法
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH11251488A (ja) セラミックパッケージ
KR200313831Y1 (ko) 바텀리드패키지
KR20020064415A (ko) 반도체 패키지
JPH04359464A (ja) 半導体装置
JPH10189819A (ja) 半導体装置及びその製造方法
JPH04124867A (ja) 半導体パッケージ
JPH0653345A (ja) 低融点ガラス封止型パッケージ
JP2001274283A (ja) 半導体装置及びその製造方法
JP2002319600A (ja) 半導体装置及びその製造方法
JPH05326820A (ja) 混成集積回路装置
JPH08139112A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees