JPH0653345A - 低融点ガラス封止型パッケージ - Google Patents
低融点ガラス封止型パッケージInfo
- Publication number
- JPH0653345A JPH0653345A JP4221940A JP22194092A JPH0653345A JP H0653345 A JPH0653345 A JP H0653345A JP 4221940 A JP4221940 A JP 4221940A JP 22194092 A JP22194092 A JP 22194092A JP H0653345 A JPH0653345 A JP H0653345A
- Authority
- JP
- Japan
- Prior art keywords
- package
- point glass
- lead frame
- low melting
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージの高周波特性を改善するととも
に、パッケージの多ピン化図る。 【構成】 パッケージ基板１０に低融点ガラス１８を用
いてリードフレーム１６をガラス溶着した低融点ガラス
封止型パッケージにおいて、前記パッケージ基板１０を
セラミック製とし、該パッケージ基板１０に電源層１２
あるいは接地層１４等に用いる導体層を設けたことを特
徴とする。
に、パッケージの多ピン化図る。 【構成】 パッケージ基板１０に低融点ガラス１８を用
いてリードフレーム１６をガラス溶着した低融点ガラス
封止型パッケージにおいて、前記パッケージ基板１０を
セラミック製とし、該パッケージ基板１０に電源層１２
あるいは接地層１４等に用いる導体層を設けたことを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は低融点ガラス封止型パッ
ケージに関する。
ケージに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】セラ
ミック基体にリードフレームをガラス溶着するパッケー
ジとして、従来、サーディップあるいはサークワッドタ
イプのパッケージがある。これらのパッケージはパッケ
ージ本体にセラミックを使用した製品で比較的安価に製
造できる製品として提供されている。しかしながら、最
近はこれら低融点ガラス封止型パッケージにおいても多
ピン化が進み、リードフレームのリードパターンがます
ます高密度になっている。とくにリードフレームのイン
ナーリード部分はリードを配置するスペースが限られて
いるからリードは細幅でかつリード間隔を微細に形成せ
ざるを得ず、この結果、リードフレームの加工が困難で
あるという問題点がある。
ミック基体にリードフレームをガラス溶着するパッケー
ジとして、従来、サーディップあるいはサークワッドタ
イプのパッケージがある。これらのパッケージはパッケ
ージ本体にセラミックを使用した製品で比較的安価に製
造できる製品として提供されている。しかしながら、最
近はこれら低融点ガラス封止型パッケージにおいても多
ピン化が進み、リードフレームのリードパターンがます
ます高密度になっている。とくにリードフレームのイン
ナーリード部分はリードを配置するスペースが限られて
いるからリードは細幅でかつリード間隔を微細に形成せ
ざるを得ず、この結果、リードフレームの加工が困難で
あるという問題点がある。
【０００３】また、低融点ガラス封止型パッケージは高
速素子搭載用としては従来それほど用いられていない
が、上記のように半導体装置が多ピン化するとともに、
素子も高速化し、これらの素子を搭載するパッケージの
電気的特性に対して優れた高周波特性が要求されるよう
になってきた。そこで、本発明はこれら問題点を解消す
べくなされたものであり、その目的とするところは、高
周波用のパッケージとして高速素子を好適に搭載するこ
とができ、かつパッケージの多ピン化に対しても効果的
に対応することのできる低融点ガラス封止型パッケージ
を提供しようとするものである。
速素子搭載用としては従来それほど用いられていない
が、上記のように半導体装置が多ピン化するとともに、
素子も高速化し、これらの素子を搭載するパッケージの
電気的特性に対して優れた高周波特性が要求されるよう
になってきた。そこで、本発明はこれら問題点を解消す
べくなされたものであり、その目的とするところは、高
周波用のパッケージとして高速素子を好適に搭載するこ
とができ、かつパッケージの多ピン化に対しても効果的
に対応することのできる低融点ガラス封止型パッケージ
を提供しようとするものである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッケージ基板
に低融点ガラスを用いてリードフレームをガラス溶着し
た低融点ガラス封止型パッケージにおいて、前記パッケ
ージ基板をセラミック製とし、該パッケージ基板に電源
層あるいは接地層等に用いる導体層を設けたことを特徴
とする。また、前記基板をセラミック製とし、該パッケ
ージ基板の半導体チップの接合面に前記リードフレーム
と半導体チップとを電気的に接続するための中継パター
ンとしての配線パターンを設けたことを特徴とする。ま
た、前記パッケージ基板の内部に電源層あるいは接地層
等の導体層を設けたことを特徴とする。また、前記リー
ドフレームと半導体チップとを接続する中継パターンと
しての配線パターンと電源層等に用いる導体層を設けた
セラミック体を、前記パッケージ基板にガラス溶着した
ことを特徴とする。
するため次の構成を備える。すなわち、パッケージ基板
に低融点ガラスを用いてリードフレームをガラス溶着し
た低融点ガラス封止型パッケージにおいて、前記パッケ
ージ基板をセラミック製とし、該パッケージ基板に電源
層あるいは接地層等に用いる導体層を設けたことを特徴
とする。また、前記基板をセラミック製とし、該パッケ
ージ基板の半導体チップの接合面に前記リードフレーム
と半導体チップとを電気的に接続するための中継パター
ンとしての配線パターンを設けたことを特徴とする。ま
た、前記パッケージ基板の内部に電源層あるいは接地層
等の導体層を設けたことを特徴とする。また、前記リー
ドフレームと半導体チップとを接続する中継パターンと
しての配線パターンと電源層等に用いる導体層を設けた
セラミック体を、前記パッケージ基板にガラス溶着した
ことを特徴とする。
【０００５】
【作用】パッケージの基板となるセラミック基板に電源
層あるいは接地層となる導体層を設けたことによって、
信号ラインに対するインピーダンスを的確にコントロー
ルでき好適なインピーダンスマッチングをとることがで
きる。また、デカップリングコンデンサーを容易に組み
込むことができ優れた高周波特性を有するパッケージと
して提供できる。また、セラミック基板に半導体チップ
とリードフレームとを電気的に接続する際の中継パター
ンとしての配線パターンを設けることによって、有効に
多ピン化に対応することができる。
層あるいは接地層となる導体層を設けたことによって、
信号ラインに対するインピーダンスを的確にコントロー
ルでき好適なインピーダンスマッチングをとることがで
きる。また、デカップリングコンデンサーを容易に組み
込むことができ優れた高周波特性を有するパッケージと
して提供できる。また、セラミック基板に半導体チップ
とリードフレームとを電気的に接続する際の中継パター
ンとしての配線パターンを設けることによって、有効に
多ピン化に対応することができる。
【０００６】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係る低融点ガラ
ス封止型パッケージを用いた半導体装置の一実施例の構
成を示す説明図である。同図で１０はパッケージ基板を
構成するセラミック製の基板で、本実施例ではセラミッ
ク製のパッケージ基板１０の内部に電源層１２と接地層
１４を設けたことを特徴とする。これら電源層１２、接
地層１４は多層セラミック基板を製造する場合と同様に
して形成される。１６はパッケージ基板１０にガラス溶
着したリードフレーム、１８はリードフレーム１６およ
びキャップ２２を溶着した低融点ガラスである。
づいて詳細に説明する。図１は本発明に係る低融点ガラ
ス封止型パッケージを用いた半導体装置の一実施例の構
成を示す説明図である。同図で１０はパッケージ基板を
構成するセラミック製の基板で、本実施例ではセラミッ
ク製のパッケージ基板１０の内部に電源層１２と接地層
１４を設けたことを特徴とする。これら電源層１２、接
地層１４は多層セラミック基板を製造する場合と同様に
して形成される。１６はパッケージ基板１０にガラス溶
着したリードフレーム、１８はリードフレーム１６およ
びキャップ２２を溶着した低融点ガラスである。
【０００７】パッケージに半導体チップ２０を搭載する
場合は、パッケージ基板１０にリードフレーム１６をガ
ラス溶着した後、パッケージ基板１０上に半導体チップ
２０をダイ付けしてリードフレーム１６と半導体チップ
２０とをワイヤボンディングし、リードフレーム１６の
上面にキャップ２２を低融点ガラス１８でガラス溶着し
て気密に封止する。キャップ２２は金属製でもセラミッ
ク製でもよい。キャップ封止する場合はキャップ２２の
ガラス溶着面にあらかじめ低融点ガラスを塗布しておい
てガラス封止する。
場合は、パッケージ基板１０にリードフレーム１６をガ
ラス溶着した後、パッケージ基板１０上に半導体チップ
２０をダイ付けしてリードフレーム１６と半導体チップ
２０とをワイヤボンディングし、リードフレーム１６の
上面にキャップ２２を低融点ガラス１８でガラス溶着し
て気密に封止する。キャップ２２は金属製でもセラミッ
ク製でもよい。キャップ封止する場合はキャップ２２の
ガラス溶着面にあらかじめ低融点ガラスを塗布しておい
てガラス封止する。
【０００８】パッケージ基板１０に設けた電源層１２と
接地層１４はリードフレーム１６の電源ラインと接地ラ
インに各々電気的に接続して所定電位に設定する。パッ
ケージ基板１０の半導体チップ搭載面にはビアによって
電源層１２、接地層１４と電気的に接続されるボンディ
ング部１５が形成され、半導体チップ２０あるいはリー
ドフレーム１６とワイヤボンディングによって接続され
る。本実施例のように電源層１２、接地層１４をリード
フレーム１６とは別に設けるようにすれば、リードフレ
ーム１６で電源ライン、接地ラインに割りふられている
リード本数を減らすことができ、リードフレーム１６の
多ピン化に有効に対応することができる。
接地層１４はリードフレーム１６の電源ラインと接地ラ
インに各々電気的に接続して所定電位に設定する。パッ
ケージ基板１０の半導体チップ搭載面にはビアによって
電源層１２、接地層１４と電気的に接続されるボンディ
ング部１５が形成され、半導体チップ２０あるいはリー
ドフレーム１６とワイヤボンディングによって接続され
る。本実施例のように電源層１２、接地層１４をリード
フレーム１６とは別に設けるようにすれば、リードフレ
ーム１６で電源ライン、接地ラインに割りふられている
リード本数を減らすことができ、リードフレーム１６の
多ピン化に有効に対応することができる。
【０００９】また、電源層１２、接地層１４を信号ライ
ンとは別層に設けることによって信号ラインに対するイ
ンピーダンスマッチングをとることが容易に可能にな
る。従来の低融点ガラス封止型パッケージでインピーダ
ンスマッチングをとる場合はガラス封着部分でのガラス
厚をコントロールしたりしなければならず、的確にイン
ピーダンスマッチングをとることが困難であるのに対し
て、本実施例のように多層セラミック基板内に電源層１
２、接地層１４を形成する場合は層間の間隔のコントロ
ールも的確にできて容易にインピーダンスマッチングを
とることが可能になる。また、高周波信号を扱う際には
電源電圧の変動を抑える等の目的で回路内にデカップリ
ングコンデンサーを設けることがあるが、この場合でも
電源層１２、接地層１４間の誘電率を適宜設定すること
によってデカップリングコンデンサーとして好適に作用
させることが可能である。
ンとは別層に設けることによって信号ラインに対するイ
ンピーダンスマッチングをとることが容易に可能にな
る。従来の低融点ガラス封止型パッケージでインピーダ
ンスマッチングをとる場合はガラス封着部分でのガラス
厚をコントロールしたりしなければならず、的確にイン
ピーダンスマッチングをとることが困難であるのに対し
て、本実施例のように多層セラミック基板内に電源層１
２、接地層１４を形成する場合は層間の間隔のコントロ
ールも的確にできて容易にインピーダンスマッチングを
とることが可能になる。また、高周波信号を扱う際には
電源電圧の変動を抑える等の目的で回路内にデカップリ
ングコンデンサーを設けることがあるが、この場合でも
電源層１２、接地層１４間の誘電率を適宜設定すること
によってデカップリングコンデンサーとして好適に作用
させることが可能である。
【００１０】なお、上記実施例では半導体チップ２０と
リードフレーム１６はワイヤボンディングによって直接
的に接続しているが、パッケージの基板上に配線パター
ンを形成し、配線パターンを中継パターンに利用して半
導体チップとリードフレームを接続するように構成して
もよい。図２は他の実施例として中央に半導体チップを
搭載するための矩形孔を設けた平板の枠体状に形成した
セラミック枠体２３をパッケージ基板２４上にガラス溶
着した例である。セラミック枠体２３の上面には中継パ
ターンとしての配線パターン２３ａを設け、セラミック
枠体２３の下面には電源層あるいは接地層等に用いる導
体層２３ｂを設ける。パッケージ基板２４はセラミック
でも金属でもよく、放熱性あるいは製造コスト等を考慮
して決めればよい。
リードフレーム１６はワイヤボンディングによって直接
的に接続しているが、パッケージの基板上に配線パター
ンを形成し、配線パターンを中継パターンに利用して半
導体チップとリードフレームを接続するように構成して
もよい。図２は他の実施例として中央に半導体チップを
搭載するための矩形孔を設けた平板の枠体状に形成した
セラミック枠体２３をパッケージ基板２４上にガラス溶
着した例である。セラミック枠体２３の上面には中継パ
ターンとしての配線パターン２３ａを設け、セラミック
枠体２３の下面には電源層あるいは接地層等に用いる導
体層２３ｂを設ける。パッケージ基板２４はセラミック
でも金属でもよく、放熱性あるいは製造コスト等を考慮
して決めればよい。
【００１１】半導体チップ２０を搭載する場合は、パッ
ケージ基板２４にセラミック枠体２３をガラス溶着し、
さらにその上にリードフレーム１６をガラス溶着した
後、パッケージ基板２４に半導体チップ２０を接合し、
半導体チップ２０と配線パターン２３ａとの間、および
配線パターン２３ａとリードフレーム１６との間をそれ
ぞれワイヤボンディングによって接続し、キャップ２２
をガラス溶着する。なお、セラミック枠体２３の下面の
導体層２３ｂとリードフレーム１６等との接続はビア接
続による。この実施例の場合もセラミック枠体２３に導
体層２３ｂを設けたことによって導体層２３ｂを電源層
あるいは接地層として用いることによってリードフレー
ム１６のリードを有効利用することができるとともに信
号ラインのインピーダンスを容易にマッチングさせるこ
とができる。
ケージ基板２４にセラミック枠体２３をガラス溶着し、
さらにその上にリードフレーム１６をガラス溶着した
後、パッケージ基板２４に半導体チップ２０を接合し、
半導体チップ２０と配線パターン２３ａとの間、および
配線パターン２３ａとリードフレーム１６との間をそれ
ぞれワイヤボンディングによって接続し、キャップ２２
をガラス溶着する。なお、セラミック枠体２３の下面の
導体層２３ｂとリードフレーム１６等との接続はビア接
続による。この実施例の場合もセラミック枠体２３に導
体層２３ｂを設けたことによって導体層２３ｂを電源層
あるいは接地層として用いることによってリードフレー
ム１６のリードを有効利用することができるとともに信
号ラインのインピーダンスを容易にマッチングさせるこ
とができる。
【００１２】図３はさらに他の実施例として板状に形成
したセラミック板２５をパッケージ基板２４上にガラス
溶着した例である。この実施例の場合もセラミック板２
５の上面に配線パターン２５ａを設けセラミック板２５
の下面に導体層２５ｂを設ける。セラミック板２５はパ
ッケージ基板２４の全面に低融点ガラス１８を用いてガ
ラス溶着される。図のように半導体チップ２０はセラミ
ック板２５上に接合され、ワイヤボンディングによって
配線パターン２５ａとリードフレーム１６とを接続す
る。セラミック板２５の導体層２５ｂとリードフレーム
１６あるいは半導体チップ２０との接続はビアを介して
行う。
したセラミック板２５をパッケージ基板２４上にガラス
溶着した例である。この実施例の場合もセラミック板２
５の上面に配線パターン２５ａを設けセラミック板２５
の下面に導体層２５ｂを設ける。セラミック板２５はパ
ッケージ基板２４の全面に低融点ガラス１８を用いてガ
ラス溶着される。図のように半導体チップ２０はセラミ
ック板２５上に接合され、ワイヤボンディングによって
配線パターン２５ａとリードフレーム１６とを接続す
る。セラミック板２５の導体層２５ｂとリードフレーム
１６あるいは半導体チップ２０との接続はビアを介して
行う。
【００１３】上記図２および図３に示すパッケージは配
線パターン２３ａ、２５ａおよび導体層２３ｂ、２５ｂ
を設けたセラミック体たるセラミック枠体２３、セラミ
ック板２５をパッケージ基板２４とは別体に設けること
を特徴とし、セラミック枠体２３、セラミック板２５を
パッケージ基板２４とは別に作製することによって容易
にパッケージを組み立てることができるという利点があ
る。セラミック枠体２３、セラミック板２５を作製する
場合には微細な配線パターンを形成したりインピーダン
スマッチングのために高精度の加工が必要となるから、
これらの高度な加工が要求される部分を別体とすること
によって製造効率をあげることができる。なお、上記実
施例ではセラミック枠体２３、セラミック板２５の上下
面に配線パターン２３ａ、２５ａと導体層２３ｂ、２５
ｂを設けた例を示したが、セラミック枠体２３、セラミ
ック板２５を多層セラミックとしてセラミック枠体２
３、セラミック板２５内に複数層の導体層を設けるよう
にしてももちろんかまわない。
線パターン２３ａ、２５ａおよび導体層２３ｂ、２５ｂ
を設けたセラミック体たるセラミック枠体２３、セラミ
ック板２５をパッケージ基板２４とは別体に設けること
を特徴とし、セラミック枠体２３、セラミック板２５を
パッケージ基板２４とは別に作製することによって容易
にパッケージを組み立てることができるという利点があ
る。セラミック枠体２３、セラミック板２５を作製する
場合には微細な配線パターンを形成したりインピーダン
スマッチングのために高精度の加工が必要となるから、
これらの高度な加工が要求される部分を別体とすること
によって製造効率をあげることができる。なお、上記実
施例ではセラミック枠体２３、セラミック板２５の上下
面に配線パターン２３ａ、２５ａと導体層２３ｂ、２５
ｂを設けた例を示したが、セラミック枠体２３、セラミ
ック板２５を多層セラミックとしてセラミック枠体２
３、セラミック板２５内に複数層の導体層を設けるよう
にしてももちろんかまわない。
【００１４】図４はセラミック製のパッケージ基板１０
の上面に中継パターンとして配線パターン１０ａを形成
することによってリードフレーム１６の多ピン化に好適
に対応できるようにしたパッケージの例を示す。図５は
配線パターン１０ａとリードフレーム１６のリード１６
ａとを接続する様子を示す説明図である。配線パターン
１０ａはリードフレーム１６の各々のリード配置に合わ
せてリード先端から半導体チップ２０に向けて形成す
る。リードフレーム１６はパッケージ基板１０の周縁部
に配線パターン１０ａと位置合わせしてガラス溶着す
る。半導体チップ２０とリード１６ａとは配線パターン
１０ａを中継パターンとし、図のように半導体チップ２
０と配線パターン１０ａの先端部、配線パターン１０ａ
の後端部とリード１６ａ端部とをそれぞれワイヤボンデ
ィングによって接続する。
の上面に中継パターンとして配線パターン１０ａを形成
することによってリードフレーム１６の多ピン化に好適
に対応できるようにしたパッケージの例を示す。図５は
配線パターン１０ａとリードフレーム１６のリード１６
ａとを接続する様子を示す説明図である。配線パターン
１０ａはリードフレーム１６の各々のリード配置に合わ
せてリード先端から半導体チップ２０に向けて形成す
る。リードフレーム１６はパッケージ基板１０の周縁部
に配線パターン１０ａと位置合わせしてガラス溶着す
る。半導体チップ２０とリード１６ａとは配線パターン
１０ａを中継パターンとし、図のように半導体チップ２
０と配線パターン１０ａの先端部、配線パターン１０ａ
の後端部とリード１６ａ端部とをそれぞれワイヤボンデ
ィングによって接続する。
【００１５】図５に示すように半導体チップ２０に近接
するボンディング位置ではリードの配置スペースが狭く
なりリード間隔およびリード幅が狭くなる。従来のリー
ドフレーム１６ではこのような微細パターンのリードを
形成することは困難であるが、セラミック基板上に配線
パターンを形成する方法であればスパッタリング、厚膜
プリントによってかなり微細なパターンまで形成するこ
とが可能である。したがって、図５に示すようにリード
フレーム１６のリード先端をパッケージ基板１０の周縁
部で止め、インナーリード部分をパッケージ基板１０上
に形成した配線パターン１０ａとすることによって、よ
り多ピンのリードフレーム１６を搭載することが可能に
なる。
するボンディング位置ではリードの配置スペースが狭く
なりリード間隔およびリード幅が狭くなる。従来のリー
ドフレーム１６ではこのような微細パターンのリードを
形成することは困難であるが、セラミック基板上に配線
パターンを形成する方法であればスパッタリング、厚膜
プリントによってかなり微細なパターンまで形成するこ
とが可能である。したがって、図５に示すようにリード
フレーム１６のリード先端をパッケージ基板１０の周縁
部で止め、インナーリード部分をパッケージ基板１０上
に形成した配線パターン１０ａとすることによって、よ
り多ピンのリードフレーム１６を搭載することが可能に
なる。
【００１６】図４に示す実施例は、パッケージ基板１０
の上面に中継パターンとして配線パターン１０ａを設け
たものであるが、前述した他の実施例と同様にパッケー
ジ基板１０を多層セラミック基板として電源層、接地層
等の導体層を内部に形成するようにしてももちろんかま
わない。
の上面に中継パターンとして配線パターン１０ａを設け
たものであるが、前述した他の実施例と同様にパッケー
ジ基板１０を多層セラミック基板として電源層、接地層
等の導体層を内部に形成するようにしてももちろんかま
わない。
【００１７】
【発明の効果】本発明に係る低融点ガラス封止型パッケ
ージによれば、上述したように、パッケージの高周波特
性を改善することができ、低融点ガラス封止型パッケー
ジで高速素子の搭載を可能にすることができる。また、
中継パターンとしての配線パターンをセラミック基板に
設けることによってパッケージの多ピン化を有効に図る
ことができる等の著効を奏する。
ージによれば、上述したように、パッケージの高周波特
性を改善することができ、低融点ガラス封止型パッケー
ジで高速素子の搭載を可能にすることができる。また、
中継パターンとしての配線パターンをセラミック基板に
設けることによってパッケージの多ピン化を有効に図る
ことができる等の著効を奏する。
【図１】低融点ガラス封止型パッケージに半導体チップ
を搭載した一実施例の構成を示す説明図である。
を搭載した一実施例の構成を示す説明図である。
【図２】低融点ガラス封止型パッケージに半導体チップ
を搭載した他の実施例を示す説明図である。
を搭載した他の実施例を示す説明図である。
【図３】低融点ガラス封止型パッケージに半導体チップ
を搭載したさらに他の実施例を示す説明図である。
を搭載したさらに他の実施例を示す説明図である。
【図４】セラミック基板の上面に中継パターンとしての
配線パターンを設けた実施例の断面図である。
配線パターンを設けた実施例の断面図である。
【図５】セラミック基板上の配線パターンの形成例を示
す説明図である。
す説明図である。
１０ パッケージ基板 １０ａ、配線パターン １０ｂ 導体層 １２ 電源層 １４ 接地層 １６ リードフレーム １６ａ リード １８ 低融点ガラス ２０ 半導体チップ ２２ キャップ ２３ セラミック枠体 ２３ａ 配線パターン ２３ｂ 導体層 ２４ パッケージ基板 ２５ セラミック板 ２５ａ 配線パターン ２５ｂ 導体層
Claims (4)
- 【請求項１】 パッケージ基板に低融点ガラスを用いて
リードフレームをガラス溶着した低融点ガラス封止型パ
ッケージにおいて、 前記パッケージ基板をセラミック製とし、該パッケージ
基板に電源層あるいは接地層等に用いる導体層を設けた
ことを特徴とする低融点ガラス封止型パッケージ。 - 【請求項２】 パッケージ基板に低融点ガラスを用いて
リードフレームをガラス溶着した低融点ガラス封止型パ
ッケージにおいて、 前記基板をセラミック製とし、該パッケージ基板の半導
体チップの接合面に前記リードフレームと半導体チップ
とを電気的に接続するための中継パターンとしての配線
パターンを設けたことを特徴とする低融点ガラス封止型
パッケージ。 - 【請求項３】 パッケージ基板の内部に電源層あるいは
接地層等の導体層を設けたことを特徴とする請求項２記
載の低融点ガラス封止型パッケージ。 - 【請求項４】 パッケージ基板に低融点ガラスを用いて
リードフレームをガラス溶着した低融点ガラス封止型パ
ッケージにおいて、 リードフレームと半導体チップとを接続する中継パター
ンとしての配線パターンと電源層等に用いる導体層を設
けたセラミック基板を、前記パッケージ基板にガラス溶
着したことを特徴とする低融点ガラス封止型パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221940A JPH0653345A (ja) | 1992-07-28 | 1992-07-28 | 低融点ガラス封止型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221940A JPH0653345A (ja) | 1992-07-28 | 1992-07-28 | 低融点ガラス封止型パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653345A true JPH0653345A (ja) | 1994-02-25 |
Family
ID=16774543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4221940A Pending JPH0653345A (ja) | 1992-07-28 | 1992-07-28 | 低融点ガラス封止型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955783A (en) * | 1997-06-18 | 1999-09-21 | Lsi Logic Corporation | High frequency signal processing chip having signal pins distributed to minimize signal interference |
-
1992
- 1992-07-28 JP JP4221940A patent/JPH0653345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955783A (en) * | 1997-06-18 | 1999-09-21 | Lsi Logic Corporation | High frequency signal processing chip having signal pins distributed to minimize signal interference |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315486A (en) | Hermetically packaged HDI electronic system | |
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US6215171B1 (en) | IC module | |
| JPH07321140A (ja) | 半導体装置 | |
| JP3247544B2 (ja) | 半導体装置 | |
| US5397918A (en) | Ceramic package for housing a semiconductor device | |
| JPH0653345A (ja) | 低融点ガラス封止型パッケージ | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JP2920066B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001110943A (ja) | Ｉｃパッケージ | |
| JPH0412538A (ja) | 半導体装置 | |
| JPS634662A (ja) | 電子回路装置 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPH05183098A (ja) | 半導体装置用パッケージ | |
| JPH01108751A (ja) | 集積回路装置 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JPH02238655A (ja) | 半導体パッケージ | |
| JP2003133462A (ja) | 高周波素子用パッケージ | |
| JPH065731A (ja) | セラミックパッケージ及び半導体装置 |