JPH01108751A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路装置に関し、更に、詳述すれば、セラ
ミック製等のケースに半導体集積回路チップを搭載し、
この半導体ｆ＆積回路チップをキャップにより封止した
集積回路装置に関する。

［従来の技術］ 第３図（ａ）、（ｂ）、（（：）は、夫々従来のこの種
の半導体集積回路装置を示す平面図、側面図及び縦断面
図である。セラミックケース基板１の下面にはリードビ
ン３が配設されており、基板１の上面に設けられたキャ
ビティ内には半導体集積回路チップ６が搭載されている
。このチップ６をセラミックケース基板１に収容した後
、金属製のキャップ２をシールリング４を介して電気溶
接手段等によりケース基板１に接着し、チップ６をキャ
ップ２により封止することによって半導体集積回路装置
が組み立てられる。

［発明が解決しようとする問題点コ ところで、近時の高度の設計技術及び高度の製造技術に
より設計し製造した集積回路チップはその性能が著しく
進歩している。特に、ディジタル回路素子においては、
そのスイッチング時間が著しく高速になっていると共に
、高集積化されて同時に動作する素子の数が多くなって
いる。このため、電源ラインに雑音電圧（ΔＶ＝Ｌｄｉ
／ｄｔ）が重畳し、電源電圧が雑音電圧によって変動す
ることがある。

しかも、半導体集積回路の論理電圧も低電圧化されるよ
うになり、集積回路動作を安定に保持することが増々難
しくなるという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
高速動作をする半導体集積回路チップが搭載された場合
であっても、その電源電圧の雑音を低減し、安定に動作
させることができる集積回路装置を提供することを目的
とする。

［問題点を解決するための手段］ 本発明に係る集積回路装置は、半導体集積回路チップが
搭載されるケースと、前記半導体集積回路チップをケー
ス内に封入するキャップと、前記半導体集積回路チップ
と前記ケースの外部端子とを接続する配線パターンと、
この配線パターンにおける電源パターンと接地パターン
との間に接続され前記キャップに配設されたコンデンサ
と、を有することを特徴とする。

［作用］ 本発明においては、半導体集積回路チップをケース内に
封入するキャップに、作り込みのコンデンサ又はチップ
コンデンサ等のコンデンサを実装しである。このコンデ
ンサは、半導体集積回路チップと、ケース外部端子とを
接続する配線パターンにおける電源パターンと接地パタ
ーンとの間に接続されている。これにより、集積回路の
高速スイッチング動作から生ずる電源雑音が低減され、
半導体集積回路チップの安定動作が可能となる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。第１図（ａ）、（ｂ）、（’ｃ）は夫々本発明
の第１の実施例に係る集積回路装置を示す平面図、側面
図及び縦断面図である。セラミックケース基板１には、
その中央上面にキャビティ７が形成されており、このキ
ャビティ７の底面上に半導体集積回路チップ６が搭載さ
れている。

セラミックケース基板１の下面には、複数のり−ドビン
３が配設されている。また、ケース内部に設けられた内
部リードは配線パターン（いずれも図示せず）によりケ
ース外部のリードピン３に接８によりケースの内部リー
ドと接続されており、この配線パターンにより、半導体
集積回路チップ６とケース外部の端子（リードピン３）
とが接続される。

そして、縁部に鍔を有するキャップ２が電気溶接手段に
よりセラミックケース基板１の上面に導電性材料のシー
ルリング４を介して接着固定され、半導体集積回路チッ
プ６がケース内に封止される。

このキャップ２にはその下面の内側にコンデンサ９が作
り込まれている。このコンデンサ９の電極板１１はキャ
ップ２と平行になるように電極部材５を介して基板１に
固定されており、この電極板１１とキャップ２との間に
誘電体１０が介装されている。これにより、キャップ２
自体が一方の電極となり、電極板１１との間に誘電体１
０が介装されたコンデンサ９が構成される。

このコンデンサ９の電極板１１は、前述のキャップ２を
シールリング４へ接着して封止する際に電極部材５に機
械的及び電気的に接続される。そ　　−して、例えば、
電極部材５をケース内部の配線パターンの電源パターン
に接続し、キャップ２を接地パターンに接続する。これ
により、半導体集積回路チップ６に接続された配線パタ
ーンの電源と接地との間にコンデンサ９が接続され、電
源雑音が低減される。

第２図（ａ）、（ｂ）及び（ｃ）は夫々本発明の第２の
実施例に係る集積回路装置を示す平面図、側面図及び縦
断面図である。この実施例においては、キャップ２にコ
ンデンサを作り込む替わりに、既製のチップコンデンサ
１２を実装し、このチップコンデンサ１２の一方の電極
をキャップ２の内面に半田付等により固定しである。

そして、第２図（Ｃ）に示すように、キャップ２を電気
溶接手段によりセラミックケース基板１上のシールリン
グ４に接着して半導体集積回路チップ６をケース内に封
止すると、キャップ２に実装したチップコンデ２９％他
方の電極がセラミックケース基板１上の電極部材５に接
続される。

これにより、半導体集積回路チップ６の電源と接地との
間にチップコンデンサ１２が極めて簡便に配設され、こ
のチップコンデンサ１２により電源雑音が低減される。

［発明の効果コ 以上説明したように、本発明によれば、半導体集積回路
チップに供給する電源パターンと接地パターンとの間に
接続されるコンデンサを、半導体集積回路チップを封止
するキャップに配設したから、集積回路の高速スイッチ
ング動作から生ずる電源雑音が低減され、半導体集積回
路チップを極めて安定して動作させることができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）及び（Ｃ）は夫々本発明の第１の
実施例に係る集積回路装置を示す平面図、側面図及び縦
断面図、第２図（ａ）、（ｂ）及び（ｃ）は夫々本発明
の第２の実施例に係る集積回路装置を示す平面図、側面
図及び縦断面図、第３図（ａ）、（ｂ）及び（ｃ）は夫
々従来の集積回路装置を示す平面図、側面図及び縦断面
図である。 １；セラミックケース基板、２；キャップ、３；リード
ビン、４；シールリング、５；電極部材、６；半導体集
積回路チップ、９；コンデンサ、１０；誘電体、１１；
電極板、１２；チップコンデンサ

Claims (3)

【特許請求の範囲】
1. （１）半導体集積回路チップが搭載されるケースと、前
   記半導体集積回路チップをケース内に封入するキャップ
   と、前記半導体集積回路チップと前記ケースの外部端子
   とを接続する配線パターンと、この配線パターンにおけ
   る電源パターンと接地パターンとの間に接続され前記キ
   ャップに配設されたコンデンサと、を有することを特徴
   とする集積回路装置。
2. （２）前記コンデンサは前記キャップを一方の電極とし
   てこのキャップに作り込まれていることを特徴とする特
   許請求の範囲第１項に記載の集積回路装置。
3. （３）前記コンデンサは前記キャップに実装されたチッ
   プコンデンサであることを特徴とする特許請求の範囲第
   １項に記載の集積回路装置。