JP2006080574A - 電子部品収納用パッケージ及びそれを用いた半導体装置 - Google Patents

電子部品収納用パッケージ及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP2006080574A
JP2006080574A JP2005350622A JP2005350622A JP2006080574A JP 2006080574 A JP2006080574 A JP 2006080574A JP 2005350622 A JP2005350622 A JP 2005350622A JP 2005350622 A JP2005350622 A JP 2005350622A JP 2006080574 A JP2006080574 A JP 2006080574A
Authority
JP
Japan
Prior art keywords
wiring layer
electronic component
ground wiring
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005350622A
Other languages
English (en)
Other versions
JP4164089B2 (ja
Inventor
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005350622A priority Critical patent/JP4164089B2/ja
Publication of JP2006080574A publication Critical patent/JP2006080574A/ja
Application granted granted Critical
Publication of JP4164089B2 publication Critical patent/JP4164089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品の作動時にそのグランドが接続された基体内部のグランド配線層が不安定となってノイズが発生し、電子部品が誤動作を起こす。
【解決手段】信号配線層2とそれを上下から挟む複数のグランド配線層4・5と電子部品6の搭載部とを有する基体1と、電子部品6を内部に収容するための凹部を有する蓋体7とから成る電子部品収納用パッケージであって、複数のグランド配線層4・5は、
電子部品6のグランドが電気的に接続されるとともに信号配線層2を上下から挟む第1のグランド配線層4と、第1のグランド配線層4とは電気的に独立した別個の外部端子を介して接地されるとともに信号配線層2およびその上下に位置する第1のグランド配線層4をさらに上下から挟むように配置された第2のグランド配線層5とから成り、かつ蓋体7の導電性の内壁である金属層8を第2のグランド配線層5に電気的に接続させている。
【選択図】図1

Description

本発明は電子部品を収納するための電子部品収納用パッケージ及びそれを用いた半導体装置に関するものである。
従来の電子部品収納用パッケージは、内部に互いに絶縁層を介して上下に配置された信号配線層・グランド配線層・電源配線層を有し、かつ上面に電子部品を搭載する搭載部を有する酸化アルミニウム質焼結体等の電気絶縁材料より成る基体と、同じく酸化アルミニウム質焼結体等の電気絶縁材料より成り、基体の搭載部に搭載される半導体素子等の電子部品を収容する空所を形成するための凹部を有する蓋体とから構成されている。そして、基体の搭載部に半導体素子等の電子部品を搭載固定するとともに、この電子部品の各端子を基体に設けた信号配線層・グランド配線層・電源配線層にボンディングワイヤや半田バンプ等を介して電気的に接続し、しかる後、基体上に蓋体を内部に電子部品を収容するようにして銀−エポキシ樹脂や半田等の導電性接着剤から成る封止材により接合させる。これによって最終製品としての電子装置が完成する。
しかしながら、この従来の電子部品収納用パッケージは、基体や蓋体に使用されている酸化アルミニウム質焼結体はノイズに対するシールド効果が低いこと、および近時の半導体素子等の電子部品は高速駆動が行なわれるようになってきておりノイズの影響を受け易いものとなってきていること等から、外部の近接位置にノイズ発生源があると内部に収容する半導体素子等の電子部品や基体に設けた信号線にノイズが極めて容易に侵入し、その結果、侵入したノイズによって半導体素子等の電子部品に誤動作を発生させてしまうという欠点を有していた。
また、高速駆動を行なう電子部品はそれ自体がノイズを発生し易く、電子部品が発生したノイズは他の装置に入り込んで誤動作等の悪影響を与えるという問題も有していた。
そこで、このような欠点を解消するために、基体に形成されている信号配線層を間に絶縁層を介してグランド配線層で挟み、かつ蓋体の凹部内壁に金属層を被着させるとともにこの金属層を基体のグランド配線層に電気的に接続させた電子部品収納用パッケージが提案されている。
このような電子部品収納用パッケージの例を図2に示す。
図2に示す電子部品収納用パッケージにおいて、31は基体、32は信号配線層、33はグランド配線層、34は電源配線層、35は半導体素子、36は蓋体、37は蓋体36の内壁に形成された導電性の金属層、38は外部リード端子である。41は電子部品収納用パッケージが実装される配線基板、42は配線基板41内部の電源配線層、43は配線基板41内部のグランド配線層であり、信号配線層32と配線基板41の信号配線層(図示せず)およびグランド配線層33と43、電源配線層34と42はそれぞれ外部リード端子38を介して電気的に接続される。
基体31には、その内部および表面に信号配線層32・グランド配線層33ならびに電源配線層34が配設されている。そして、基体31の上面中央部は半導体素子35や容量素子等の電子部品を搭載するための搭載部となっており、この搭載部には半導体素子35や容量素子等の電子部品が搭載される。
このパッケージでは信号配線層32は基体31の平面方向に延びる帯状のパターンであり、グランド配線層33は基体31の平面方向に広がり、少なくとも信号配線層32に対向した、より広い面積のパターンである。そして、信号配線層32および電源配線層34をグランド配線層33で上下から挟むことにより信号配線層32および電源配線層34を電磁的にシールドしている。
また、信号配線層32・グランド配線層33・電源配線層34からは貫通導体(32a)・33a・34aがそれぞれ各層間を電気的に接続するとともに基体31上面の搭載部に延びており、これら貫通導体(32a)・33a・34aの搭載部に導出した部位には、半導体素子35や容量素子等の電子部品の各電極と電気的に接続される接続用パッドが形成されている。そして、これらの接続用パッドには半導体素子35や容量素子等の電子部品の各電極がボンディングワイヤ39を介して接続される。
さらに、信号配線層32・グランド配線層33および電源配線層34からは、貫通導体32a・33a・34aがそれぞれ基体31下面にも延びており、これら貫通導体32a・33a・34aの基体31下面に導出した部位には、外部リード端子38が取着される端子用パッドが形成されている。そして、各端子用パッドには外部リード端子38が取着されている。
またさらに、基体31の上面外周部の蓋体36が接合される部位には枠状の封止用金属層が被着されており、この封止用金属層とグランド配線層33とが貫通導体33aにより電気的に接続されている。
一方、蓋体36には凹部内壁から下面にかけて金属層37が被着されており、この金属層37と基体31の封止用金属層とを銀−エポキシ樹脂や半田等の導電性接着剤から成る封止材40を介して接合することにより、蓋体36が基体31上面に接合されるとともに導電性の内壁である金属層37がグランド配線層33に電気的に接続される。
かかる電子部品収納用パッケージによれば、基体31内部の信号配線層32を上下からグランド配線層33で挟み、かつ蓋体36の凹部の導電性の内壁である金属層37を基体31のグランド配線層33に電気的に接続させていることから、基体31に形成した信号配線層32およびパッケージ内部に収容する半導体素子35等の電子部品はグランド配線層33および金属層37で電磁的にシールドされ、いわゆるEMI(Electro-Magnetic Interference :電磁波妨害)シールドが施されることとなって、基体31に形成した信号配線層32およびパッケージ内部に収容する半導体素子35等の電子部品への外部ノイズの侵入を有効に抑制することができる。その結果、内部に収容する半導体素子35等の電子部品を正常かつ安定に作動させることが可能となる。また同時に、内部に収容する半導体素子35等の電子部品等が発生するノイズの外部への漏出が有効に抑制されるので、近接して配置される他の装置に誤動作等の悪影響を与えることもない。
しかしながら、このような従来の電子部品収納用パッケージにおいては、基体31の上下方向および蓋体36の外周側からの基体31内部へのノイズの侵入の防止についてはほぼ完全であるものの、半導体素子35の作動時のスイッチング等によって半導体素子35のグランドに導通している基体31内部のグランド配線層33が不安定となって、このグランド配線層33からEMIノイズが発生するという問題点があった。このため、十分なEMIシールドの効果が得られず、内部に収容する半導体素子35等の電子部品や外部に近接して配置される他の装置に誤動作等の悪影響を与えることとなり、これらを正常かつ安定に作動させることが困難となるという解決すべき課題を有していた。
これに対して、この電子部品収納用パッケージの全体を金属シールドで覆い、この金属シールドを配線基板41のグランド配線層43と電気的に接続してグランドをとることによってEMI対策を施すことも考えられる。しかし、この場合には電子部品収納用パッケージの周囲に金属シールドを配置する空間が余分に必要となり、小型化を図ることができないという問題点があった。
本発明は上記のような従来技術の問題点に鑑みて案出されたものであり、その目的は、内部に収容する電子部品と接続されたグランド配線層から発生するノイズの悪影響を抑え、内部に収容する電子部品を長期間にわたり正常かつ安定に作動させることができる電子部品収納用パッケージを提供することにある。
本発明の電子部品収納用パッケージは、内部に信号配線層および該信号配線層を上下から挟む複数のグランド配線層を有するとともに上面に電子部品を搭載するための搭載部を有する基体と、前記搭載部に搭載される前記電子部品を内部に収容するための凹部を有する蓋体とから成り、前記基体と前記蓋体とを封止材を介して接合することによって内部に前記電子部品を気密に収容するようになした電子部品収納用パッケージであって、前記複数のグランド配線層は、前記電子部品のグランドが電気的に接続されるとともに前記信号配線層を上下から挟む第1のグランド配線層と、該第1のグランド配線層とは電気的に独立した別個の外部端子を介して接地されるとともに前記信号配線層およびその上下に位置する前記第1のグランド配線層をさらに上下から挟むように配置された第2のグランド配線層とを含み、さらに前記蓋体の内壁を導電性となして前記第2のグランド配線層に電気的に接続させたことを特徴とするものである。
また、本発明の電子装置は、上記本発明の電子部品収納用パッケージの前記搭載部に、前記電子部品として半導体素子を搭載するとともに、該半導体素子が前記凹部内に収容されるようにして前記蓋体を前記基体に接合してなることを特徴とするものである。
本発明の電子部品収納用パッケージによれば、基体の信号配線層を基体の信号配線層を複数のグランド配線層で挟むとともに、これら複数のグランド配線層を、電子部品のグランドが電気的に接続されるとともに信号配線層を上下から挟む第1のグランド配線層と、第1のグランド配線層とは電気的に独立した別個の外部端子を介して接地されるとともに信号配線層およびその上下に位置する第1のグランド配線層をさらに上下から挟むように配置された第2のグランド配線層とから成るものとし、この第2のグランド配線層を蓋体の導電性の内壁と電気的に接続させたことから、電子部品の作動時にこの電子部品のグランドが電気的に接続された第1のグランド配線層から発生するEMIノイズが、安定したグランド状態の第2のグランド配線層および蓋体の内壁により完全にシールドされることとなる。その結果、内部に収容する電子部品や外部に近接して配置される他の装置に誤動作等の悪影響を与えることがなくなり、これらを正常かつ安定に作動させることができるものとなる。
以上のように本発明によれば、内部に収容する電子部品と接続されたグランド配線層から発生するノイズの悪影響を抑え、内部に収容する電子部品を長期間にわたり正常かつ安定に作動させることができる電子部品収納用パッケージを提供することができた。
次に、本発明を添付の図面に基づき詳細に説明する。
図1は本発明の電子部品収納用パッケージとして電子部品である半導体素子を収容する半導体素子収納用パッケージを例に示す断面図である。図1に示す電子部品収納用パッケージにおいて、1は基体、2は信号配線層、3は電源配線層、4は第1のグランド配線層、5は第2のグランド配線層、6は電子部品としての半導体素子、7は蓋体、8は蓋体7の内壁に形成された導電性の金属層、9は外部リード端子である。
12は電子部品収納用パッケージが実装される配線基板、13は配線基板12内部の電源配線層、14は配線基板12内部のグランド配線層である。また、信号配線層(図示せず)が配線基板12の上面および下面に形成されている。そして、信号配線層2と配線基板12の信号配線層、電源配線層3と電源配線層13、および第1のグランド配線層4・第2のグランド配線層5とグランド配線層14はそれぞれ外部リード端子9を介して電気的に接続される。
基体1は、概ね四角形の板状の部材であり、酸化アルミニウム質焼結体やムライト質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・ガラスセラミックス等の無機電気絶縁材料や、各種の有機電気絶縁材料あるいは有機絶縁樹脂中に無機絶縁粉末を分散含有させた複合電気絶縁材料で構成されている。
また、基体1の上面中央部には半導体素子6や容量素子等の電子部品を搭載する搭載部が形成されており、この搭載部には半導体素子6が半田等を介して取着固定される。
基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムおよび酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダおよび溶剤・可塑剤等を添加混合して泥漿状となすとともに、この泥漿物をドクターブレード法やカレンダーロール法等によりシート状に成形して複数枚のグリーンシート(生シート)を得て、しかる後、このグリーンシートに適当な打ち抜き加工を施すとともに所定の順に積層してグリーンシート積層体となし、最後にこのグリーンシート積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
基体1はまた、その内部および上下面に信号配線層2・電源配線層3・第1のグランド配線層4・第2のグランド配線層5が配設されている。これらの信号配線層2・電源配線層3・第1のグランド配線層4・第2のグランド配線層5は、半導体素子6の各電極(信号電極・グランド電極・電源電極)を配線基板12の信号配線層(図示せず)・電源配線層13・グランド配線層14等の外部電気回路に接続するための導電路として機能する。
信号配線層2は基体1の平面方向に延びる細い帯状のパターンである。第1のグランド配線層4・第2のグランド配線層5および電源配線層3は基体1の平面方向に広がる広面積のパターンである。第1のグランド配線層4は少なくとも信号配線層2に対向してそれより広い面積を有しており、パッケージに収容される半導体素子6のグランドが電気的に接続される。また、第2のグランド配線層5は基体1内で第1のグランド配線層4の外側に位置して第1のグランド配線層4と対向し、それより広い面積を有しており、第1のグランド配線層4とは別に外部電気回路のグランドと電気的に接続されるとともに、蓋体7の導電性の内壁である金属層8と電気的に接続されている。
そして、信号配線層2は第1のグランド配線層4および第2のグランド配線層5で上下から挟まれているとともに、第1のグランド配線層4は第2のグランド配線層5で上下から挟まれており、これにより信号配線層2と第1のグランド配線層4ならびに半導体素子6がそれぞれ電磁的にシールドされている。
そのため、信号配線層2に上下からノイズが入り込もうとしてもそのノイズは上下のグランド配線層4・5で遮断され、信号配線層2にノイズが入り込んで半導体素子6を誤動作させることはない。
さらに、半導体素子6の作動時にそのグランドが電気的に接続された第1のグランド配線層4が不安定となってノイズが発生したとしても、このノイズは第1のグランド配線層4の外側に位置する安定したグランド状態の第2のグランド配線層5によってシールドされるため、このノイズが半導体素子6自身や外部に近接して配置される他の装置に誤動作等の悪影響を与えることがない。
信号配線層2・電源配線層3・第1のグランド配線層4・第2のグランド配線層5からはそれぞれ貫通導体2a・3a・4a・5aがパッケージの仕様に応じて各層間ならびに基体1の上面および下面等に延びている。この貫通導体2a・3a・4aの基体1上面に導出した部分には、半導体素子6や容量素子等の電子部品の各電極と電気的に接続される接続用パッドが形成されている。
そして、これらの接続パッドには半導体素子6の各電極(信号電極・グランド電極・電源電極)や容量素子等の各電極(グランド電極・電源電極)がボンディングワイヤ10等を介して接続される。なお、ボンディングワイヤ10に代えて半田バンプ等を用い、いわゆるフリップチップ実装構造としてもよい。
ここで半導体素子6とともに搭載部に搭載される容量素子は、第1のグランド配線層4および電源配線層3を介して半導体素子6と電気的に接続され、グランド電位や電源電位が過渡的に変動した場合にこの容量素子から半導体素子6に電荷を供給することにより、これらの電位の変動による半導体素子6の誤動作を防止するためのものである。
さらに、信号配線層2・電源配線層3・第1のグランド配線層4・第2のグランド配線層5からは、それぞれ貫通導体2a・3a・4a・5aがそれぞれ基体1下面に延びており、これら貫通導体2a・3a・4a・5aで基体1下面に導出した部位には、外部リード端子9が取着された端子用パッドが形成されている。
なお、外部リード端子9に代えて例えば半田ボール等のバンプ電極として、この電子部品収納用パッケージを配線基板12にいわゆるフリップチップ実装してもよい。
また、第2のグランド配線層5から基体1上面の外周部に導出された貫通導体5aには、基体1に蓋体7を接合するための封止用金属層が形成され、この封止用金属層には蓋体7が導電性接着剤等から成る封止材11を介して接合される。これにより、蓋体7の凹部内壁から下面にかけて被着された金属層8が第2のグランド配線層5に電気的に接続される。
信号配線層2・電源配線層3・第1のグランド配線層4・第2のグランド配線層5は、例えばタングステンやモリブデン・銅・銀・金等の金属粉末メタライズ等によって形成されている。これらは、例えばタングステン等の金属粉末に適当な有機溶剤・溶媒を添加混合して得た金属ペーストを基体1となるグリーンシートの表面ならびにグリーンシート積層体の側面に従来周知のスクリーン印刷法等の厚膜手法を採用して印刷塗布しておくことによって、基体1の内部および上下面ならびに側面に被着形成される。
さらに基体1は、その上面に蓋体7が銀−エポキシ樹脂等の導電性接着剤から成る封止材11を介して接合され、これによって基体1と蓋体7とから成る容器内部に半導体素子6等の電子部品が気密に封止される。
蓋体7は、例えば酸化アルミニウム質焼結体やムライト質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・ガラスセラミックス焼結体等の電気絶縁材料から成り、その下面中央部に半導体素子6を内部に収容する空所を形成するための凹部が形成された椀状となっている。
蓋体7は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムおよび酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダおよび溶剤等を添加混合して得た原料粉末を所定形状のプレス金型内に充填するとともに一定圧力を印加して形成し、しかる後、この形成品を約1500℃の温度で焼成することによって製作される。
蓋体7はまた、その凹部の内壁から基体1との接合面にかけて銀−パラジウム等の金属から成る金属層8が形成されており、この金属層8は基体1の上面外周部に被着された封止用金属層に銀−エポキシ樹脂等の導電性接着剤から成る封止材11を介して電気的に接続されている。この場合、内部に収容される半導体素子6は、基体1に設けた第1のグランド配線層4および第2のグランド配線層5とこの第2のグランド配線層5に電気的に接続する蓋体7の金属層8とで完全にシールドされ、外部ノイズが蓋体7を介して入り込むことはなく、内部に収容する半導体素子6を正常かつ安定に作動させることが可能となる。同時に、内部に収容する半導体素子6が発生するノイズが蓋体7を介して外部に漏れることもなくなり、外部の装置に悪影響を与えることもない。
金属層8は、銀粉末およびパラジウム粉末に適当な有機バインダおよび溶剤を添加混合することによって得た金属ペーストを蓋体7の凹部の内壁および基体1との接合面に従来周知のスクリーン印刷法により塗布させ、しかる後、これを900 ℃の温度で焼き付けることによって蓋体7の凹部の内壁および基体1との接合面に被着される。
なお、蓋体7は全体を金属等の導電性材料で構成することによってその内壁を導電性としてもよく、この場合にも同様に密封容器の蓋体であって電磁波シールドとして機能させることができる。このような蓋体7用の金属材料としては、鉄−ニッケル合金や鉄−ニッケル−コバルト合金等を用いればよい。
かくして上述の電子部品収納用パッケージによれば、基体1の搭載部に半導体素子6等の電子部品を取着搭載した後、半導体素子6等の電子部品の各電極を基体1に形成した信号配線層2・電源配線層3・第1のグランド配線層4にボンディングワイヤ10を介して電気的に接続し、最後に基体1の上面に蓋体7を、この蓋体7の凹部の導電性の内壁である金属層8が基体1の上面外周部に第2のグランド配線層5と電気的に接続して形成された封止用金属層と電気的に接続するようにして銀−エポキシ樹脂等の導電性接着剤から成る封止材11を介して接合させ、基体1と蓋体7とから成る容器内部に半導体素子6を気密に封止することによって、最終製品としての半導体装置となる。
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例では蓋体7に被着させた金属層8を銀−パラジウムの金属粉末で形成したが、これをタングステンやモリブデン等の他の金属粉末で形成してもよい。
さらに、上述の例では半導体素子収納用パッケージを例にとって説明したが、本発明の電子部品収納用パッケージは水晶振動子やSAWフィルタ等の他の種類の電子部品を収容するパッケージにも適用可能である。
本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 従来の電子部品収納用パッケージの例を示す断面図である。
符号の説明
1・・・・・・基体
2・・・・・・信号配線層
3・・・・・・電源配線層
4・・・・・・第1のグランド配線層
5・・・・・・第2のグランド配線層
6・・・・・・半導体素子(電子部品)
7・・・・・・蓋体
8・・・・・・金属層(導電性の内壁)

Claims (2)

  1. 内部に信号配線層および該信号配線層を上下から挟む複数のグランド配線層を有するとともに上面に電子部品を搭載するための搭載部を有する基体と、前記搭載部に搭載される前記電子部品を内部に収容するための凹部を有する蓋体とから成り、前記基体と前記蓋体とを封止材を介して接合することによって内部に前記電子部品を気密に収容するようになした電子部品収納用パッケージであって、
    前記複数のグランド配線層は、前記電子部品のグランドが電気的に接続されるとともに前記信号配線層を上下から挟む第1のグランド配線層と、該第1のグランド配線層とは電気的に独立した別個の外部端子を介して接地されるとともに前記信号配線層およびその上下に位置する前記第1のグランド配線層をさらに上下から挟むように配置された第2のグランド配線層とを含み、さらに前記蓋体の内壁を導電性となして前記第2のグランド配線層に電気的に接続させたことを特徴とする電子部品収納用パッケージ。
  2. 請求項1記載の電子部品収納用パッケージの前記搭載部に、前記電子部品として半導体素子を搭載するとともに、該半導体素子が前記凹部内に収容されるようにして前記蓋体を前記基体に接合してなる半導体装置。
JP2005350622A 2005-12-05 2005-12-05 電子部品収納用パッケージ及びそれを用いた半導体装置 Expired - Fee Related JP4164089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005350622A JP4164089B2 (ja) 2005-12-05 2005-12-05 電子部品収納用パッケージ及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005350622A JP4164089B2 (ja) 2005-12-05 2005-12-05 電子部品収納用パッケージ及びそれを用いた半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35190698A Division JP3766556B2 (ja) 1998-12-10 1998-12-10 電子部品収納用パッケージ及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2006080574A true JP2006080574A (ja) 2006-03-23
JP4164089B2 JP4164089B2 (ja) 2008-10-08

Family

ID=36159718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005350622A Expired - Fee Related JP4164089B2 (ja) 2005-12-05 2005-12-05 電子部品収納用パッケージ及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4164089B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置

Also Published As

Publication number Publication date
JP4164089B2 (ja) 2008-10-08

Similar Documents

Publication Publication Date Title
CN108461450B (zh) 电子部件收纳用封装体、电子装置以及电子模块
US7808104B2 (en) Substrate for mounting electronic component and electronic apparatus including the substrate
JPH098217A (ja) 半導体素子収納用パッケージ
JP4164089B2 (ja) 電子部品収納用パッケージ及びそれを用いた半導体装置
JP3766556B2 (ja) 電子部品収納用パッケージ及びそれを用いた半導体装置
JP2013110214A (ja) 電子部品収納用パッケージ
JP2948998B2 (ja) 電子素子収納用パッケージ
JP2017084941A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP3538774B2 (ja) 配線基板
JP2000100983A (ja) 電子部品収納用パッケージ
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP6312256B2 (ja) 電子部品収納用パッケージ
US11056635B2 (en) Electronic component housing package, electronic device, and electronic module
US20220199499A1 (en) Package for housing electronic component, electronic device, and electronic module
JP2010129661A (ja) 電子装置の実装構造
JP2007157859A (ja) セラミック・パッケージ、集合基板、及び電子デバイス
JP2001185675A (ja) 半導体装置
JP2005136235A (ja) 配線基板
JP2020136310A (ja) 回路基板、電子部品および電子モジュール
JP2007294636A (ja) 電子部品収納用パッケージおよび電子装置
JP2004147110A (ja) 圧電振動子収納用パッケージ
JP2003303910A (ja) 配線基板
JP2006270013A (ja) 電子部品収納用パッケージおよび電子装置
JP2004022957A (ja) 電子部品搭載用基板
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080725

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees