JP2948998B2 - 電子素子収納用パッケージ - Google Patents
電子素子収納用パッケージInfo
- Publication number
- JP2948998B2 JP2948998B2 JP4344417A JP34441792A JP2948998B2 JP 2948998 B2 JP2948998 B2 JP 2948998B2 JP 4344417 A JP4344417 A JP 4344417A JP 34441792 A JP34441792 A JP 34441792A JP 2948998 B2 JP2948998 B2 JP 2948998B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- metallization layer
- wiring
- insulating frame
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Casings For Electric Apparatus (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＡＷフィルターや発
光素子等の小型電子素子を収容するための電子素子収納
用パッケージに関する。
光素子等の小型電子素子を収容するための電子素子収納
用パッケージに関する。
【０００２】
【従来の技術】従来、ＳＡＷフィルターや発光素子等の
小型電子素子を収容するための電子素子収納用パッケー
ジは、図３、図４に示すようにアルミナセラミックス等
の電気絶縁材料から成り、上面中央部に電子素子を搭載
するための搭載部１１ａ及び該搭載部１１ａ周辺から下
面にかけて導出するタングステン、モリブデン等の高融
点金属粉末から成る配線用メタライズ層１３を有する絶
縁基体１１と、同じくアルミナセラミックス等の電気絶
縁材料から成り、前記絶縁基体１１の上面外周部に接合
され、上面に金属製蓋体が接合される封止用メタライズ
層１４を有する絶縁枠体１２とから構成されており、絶
縁基体１１の搭載部１１ａに電子素子１５を半田、樹
脂、ガラス等の接着剤を介して接着固定するとともに電
子素子１５の各電極（接地電極を含む）をボンディング
ワイヤー１６を介して配線用メタライズ層１３に電気的
に接続し、しかる後、絶縁枠体１２の上面に被着させた
封止用メタライズ層１４に金属製蓋体１７を半田等の封
止材を介して接合させ、絶縁基体１１、絶縁枠体１２及
び蓋体１７から成る容器内部に電子素子１５を気密に封
止することによって最終製品としての電子部品となる。
小型電子素子を収容するための電子素子収納用パッケー
ジは、図３、図４に示すようにアルミナセラミックス等
の電気絶縁材料から成り、上面中央部に電子素子を搭載
するための搭載部１１ａ及び該搭載部１１ａ周辺から下
面にかけて導出するタングステン、モリブデン等の高融
点金属粉末から成る配線用メタライズ層１３を有する絶
縁基体１１と、同じくアルミナセラミックス等の電気絶
縁材料から成り、前記絶縁基体１１の上面外周部に接合
され、上面に金属製蓋体が接合される封止用メタライズ
層１４を有する絶縁枠体１２とから構成されており、絶
縁基体１１の搭載部１１ａに電子素子１５を半田、樹
脂、ガラス等の接着剤を介して接着固定するとともに電
子素子１５の各電極（接地電極を含む）をボンディング
ワイヤー１６を介して配線用メタライズ層１３に電気的
に接続し、しかる後、絶縁枠体１２の上面に被着させた
封止用メタライズ層１４に金属製蓋体１７を半田等の封
止材を介して接合させ、絶縁基体１１、絶縁枠体１２及
び蓋体１７から成る容器内部に電子素子１５を気密に封
止することによって最終製品としての電子部品となる。
【０００３】尚、前記絶縁基体１１に被着形成された配
線用メタライズ層１３は絶縁基体１１の下面に導出させ
た部位が外部電気回路基板の配線導体に半田等の導電性
接着剤を介して接合され、これによって内部に収容する
電子素子１５が外部電気回路に電気的に接続されるよう
になっている。
線用メタライズ層１３は絶縁基体１１の下面に導出させ
た部位が外部電気回路基板の配線導体に半田等の導電性
接着剤を介して接合され、これによって内部に収容する
電子素子１５が外部電気回路に電気的に接続されるよう
になっている。
【０００４】また前記電子素子収納用パッケージは、絶
縁基体１１の側面に半径約０．２ｍｍ程度の略半円状の
複数の切欠部１１ｂが形成されており、該切欠部１１ｂ
を介して配線用メタライズ層１３が絶縁基体１１の上面
から下面にかけて導出されている。
縁基体１１の側面に半径約０．２ｍｍ程度の略半円状の
複数の切欠部１１ｂが形成されており、該切欠部１１ｂ
を介して配線用メタライズ層１３が絶縁基体１１の上面
から下面にかけて導出されている。
【０００５】更に前記電子素子収納用パッケージは絶縁
枠体１２上面に被着させた封止用メタライズ層１４と絶
縁基体１１に被着させた配線用メタライズ層１３との間
に不要な静電結合が形成されて電子素子の動作が不安定
となることを防止するために通常、絶縁枠体１２に被着
させた封止用メタライズ層１４と絶縁基体１１に被着さ
せた配線用メタライズ層１３の一部（一般的には電子素
子の接地電極に接続される配線用メタライズ層１３）と
が絶縁枠体１２側面の切欠部１２ａに設けられた接続用
メタライズ層１８を介して電気的に接続されている。
枠体１２上面に被着させた封止用メタライズ層１４と絶
縁基体１１に被着させた配線用メタライズ層１３との間
に不要な静電結合が形成されて電子素子の動作が不安定
となることを防止するために通常、絶縁枠体１２に被着
させた封止用メタライズ層１４と絶縁基体１１に被着さ
せた配線用メタライズ層１３の一部（一般的には電子素
子の接地電極に接続される配線用メタライズ層１３）と
が絶縁枠体１２側面の切欠部１２ａに設けられた接続用
メタライズ層１８を介して電気的に接続されている。
【０００６】
【発明が解決しようとする課題】しかしながら、近時、
電子部品の小型化に伴い電子素子を収容する電子素子収
納用パッケージも小型化しており、絶縁枠体の幅が切欠
部の形成位置で極めて狭いものとなってきた。そのため
絶縁枠体上面の封止用メタライズ層に金属製蓋体を封止
材を介して接合させ電子素子収納用パッケージ内に電子
素子を収容した場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量が少なくなり、その結果、パッケージ
の気密封止の信頼性が低いものとなる欠点を有してい
た。
電子部品の小型化に伴い電子素子を収容する電子素子収
納用パッケージも小型化しており、絶縁枠体の幅が切欠
部の形成位置で極めて狭いものとなってきた。そのため
絶縁枠体上面の封止用メタライズ層に金属製蓋体を封止
材を介して接合させ電子素子収納用パッケージ内に電子
素子を収容した場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量が少なくなり、その結果、パッケージ
の気密封止の信頼性が低いものとなる欠点を有してい
た。
【０００７】
【目的】本発明は上記欠点に鑑み案出されたもので、そ
の目的は、内部に収容する電子素子の気密封止を完全と
し、電子素子を外部電気回路に確実、強固に接続するこ
とができる小型の電子素子収納用パッケージを提供する
ことにある。
の目的は、内部に収容する電子素子の気密封止を完全と
し、電子素子を外部電気回路に確実、強固に接続するこ
とができる小型の電子素子収納用パッケージを提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明は、側面に切欠部
を有し、上面から前記切欠部を介し下面にかけて導出す
る配線用メタライズ層を有する絶縁基体と、前記絶縁基
体の上面外周部に接合され、側面に切欠部を有し、上面
に封止用メタライズ層を有する絶縁枠体とから成る電子
素子収納用パッケージであって、前記絶縁枠体側面に設
けた切欠部の切欠断面積を絶縁基体側面に設けた切欠部
の切欠断面積より小さくするとともに絶縁枠体側面に設
けた切欠部に封止用メタライズ層と配線用メタライズ層
とを電気的に接続させる接続用メタライズ層を被着させ
たことを特徴とするものである。
を有し、上面から前記切欠部を介し下面にかけて導出す
る配線用メタライズ層を有する絶縁基体と、前記絶縁基
体の上面外周部に接合され、側面に切欠部を有し、上面
に封止用メタライズ層を有する絶縁枠体とから成る電子
素子収納用パッケージであって、前記絶縁枠体側面に設
けた切欠部の切欠断面積を絶縁基体側面に設けた切欠部
の切欠断面積より小さくするとともに絶縁枠体側面に設
けた切欠部に封止用メタライズ層と配線用メタライズ層
とを電気的に接続させる接続用メタライズ層を被着させ
たことを特徴とするものである。
【０００９】
【作用】絶縁枠体の側面に設けた切欠部の切欠断面積を
絶縁基体の側面に設けた切欠部の切欠断面積より小さく
したことから絶縁枠体の切欠部の幅を広くなすことがで
き、これによって絶縁枠体と金属製蓋体とを封止材を介
して接合させた場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量は多くなってパッケージの気密封止の
信頼性が大幅に向上する。
絶縁基体の側面に設けた切欠部の切欠断面積より小さく
したことから絶縁枠体の切欠部の幅を広くなすことがで
き、これによって絶縁枠体と金属製蓋体とを封止材を介
して接合させた場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量は多くなってパッケージの気密封止の
信頼性が大幅に向上する。
【００１０】また、前記絶縁基体の側面に形成された切
欠部の切欠断面積が大きいことから絶縁基体の下面に導
出された配線用メタライズ層を外部電気回路基板の配線
導体に半田等の導電性接着剤を介して接合させ、内部に
収容する電子素子を外部電気回路に電気的に接続する
際、絶縁基体側面の切欠部内に位置する配線用メタライ
ズ層と外部電気回路基板の配線導体との間に導電性接着
剤の溜まり（メニスカス）が形成され、これによって配
線用メタライズ層と外部電気回路基板の配線導体との接
合が強固となり、電子素子を外部電気回路に確実、強固
に電気的接続することが可能となる。
欠部の切欠断面積が大きいことから絶縁基体の下面に導
出された配線用メタライズ層を外部電気回路基板の配線
導体に半田等の導電性接着剤を介して接合させ、内部に
収容する電子素子を外部電気回路に電気的に接続する
際、絶縁基体側面の切欠部内に位置する配線用メタライ
ズ層と外部電気回路基板の配線導体との間に導電性接着
剤の溜まり（メニスカス）が形成され、これによって配
線用メタライズ層と外部電気回路基板の配線導体との接
合が強固となり、電子素子を外部電気回路に確実、強固
に電気的接続することが可能となる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１、図２は本発明にかかる電子素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は絶縁枠体で
ある。この絶縁基体１と絶縁枠体２とで電子素子３が収
容される半導体素子収納用パッケージが形成される。
る。図１、図２は本発明にかかる電子素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は絶縁枠体で
ある。この絶縁基体１と絶縁枠体２とで電子素子３が収
容される半導体素子収納用パッケージが形成される。
【００１２】前記絶縁基体１は略矩形状の平板であり、
その上面中央部には電子素子が搭載される搭載部１ａを
有し、前記搭載部１ａには電子素子３が半田、ガラス、
樹脂等の接着剤を介して接着固定される。
その上面中央部には電子素子が搭載される搭載部１ａを
有し、前記搭載部１ａには電子素子３が半田、ガラス、
樹脂等の接着剤を介して接着固定される。
【００１３】前記絶縁基体１はアルミナ質焼結体、ムラ
イト質焼結体、窒化アルミニウム質焼結体、炭化珪素質
焼結体、ガラス−セラミック質焼結体等の電気絶縁材料
から成り、例えばアルミナ質焼結体から成る場合、アル
ミナ、シリカ、カルシア、マグネシア等の原料粉末に適
当なバインダー及び溶剤を添加混合して泥漿となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法等のシート形成技術を採用してセラミックグリ
ーンシート（セラミック生シート）を得、次に前記セラ
ミックグリーンシートを打ち抜き加工法により所定形状
となすとともにこれを約１６００℃の高温で焼成するこ
とによって製作される。
イト質焼結体、窒化アルミニウム質焼結体、炭化珪素質
焼結体、ガラス−セラミック質焼結体等の電気絶縁材料
から成り、例えばアルミナ質焼結体から成る場合、アル
ミナ、シリカ、カルシア、マグネシア等の原料粉末に適
当なバインダー及び溶剤を添加混合して泥漿となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法等のシート形成技術を採用してセラミックグリ
ーンシート（セラミック生シート）を得、次に前記セラ
ミックグリーンシートを打ち抜き加工法により所定形状
となすとともにこれを約１６００℃の高温で焼成するこ
とによって製作される。
【００１４】また前記絶縁基体１には上面の電子素子搭
載部１ａ周辺から側面を介し下面にかけて導出する配線
用メタライズ層４が被着形成されており、該配線用メタ
ライズ層４の電子素子搭載部１ａ周辺には電子素子３の
各電極がボンディングワイヤー５を介して電気的に接続
され、また絶縁基体１の下面に導出した部位には図示し
ない外部電気回路基板の配線導体が半田等の導電性接着
剤を介して電気的に接続される。
載部１ａ周辺から側面を介し下面にかけて導出する配線
用メタライズ層４が被着形成されており、該配線用メタ
ライズ層４の電子素子搭載部１ａ周辺には電子素子３の
各電極がボンディングワイヤー５を介して電気的に接続
され、また絶縁基体１の下面に導出した部位には図示し
ない外部電気回路基板の配線導体が半田等の導電性接着
剤を介して電気的に接続される。
【００１５】前記配線用メタライズ層４はタングステ
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、例えばタングステン、モリブデン等の金属粉末に適
当なバインダー、溶剤を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体１の電子素子搭載部１
ａ周辺から側面を介し下面にかけて被着形成される。
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、例えばタングステン、モリブデン等の金属粉末に適
当なバインダー、溶剤を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体１の電子素子搭載部１
ａ周辺から側面を介し下面にかけて被着形成される。
【００１６】更に、前記絶縁基体１の側面には切欠部１
ｂが形成されており、該切欠部１ｂは配線用メタライズ
層４の側面通路として作用するとともに配線用メタライ
ズ層４を外部電気回路基板の配線導体に半田等の導電性
接着剤を介して接続させる際、導電性接着剤の一部を内
部に収容することによって配線用メタライズ層４と外部
電気回路基板の配線導体との間に良好なメニスカスを形
成させる作用を為す。
ｂが形成されており、該切欠部１ｂは配線用メタライズ
層４の側面通路として作用するとともに配線用メタライ
ズ層４を外部電気回路基板の配線導体に半田等の導電性
接着剤を介して接続させる際、導電性接着剤の一部を内
部に収容することによって配線用メタライズ層４と外部
電気回路基板の配線導体との間に良好なメニスカスを形
成させる作用を為す。
【００１７】前記絶縁基体１の切欠部１ｂは半円状を成
しており、その半径が０．２ｍｍ以下となると配線用メ
タライズ層４と外部電気回路基板の配線導体との間に良
好なメニスカスを形成するのが困難となることから半径
を０．２ｍｍ以上とした半円状となすことが好ましく、
絶縁基体１の全体形状を考慮すれば０．２乃至１．０ｍ
ｍとしておくことが好ましい。
しており、その半径が０．２ｍｍ以下となると配線用メ
タライズ層４と外部電気回路基板の配線導体との間に良
好なメニスカスを形成するのが困難となることから半径
を０．２ｍｍ以上とした半円状となすことが好ましく、
絶縁基体１の全体形状を考慮すれば０．２乃至１．０ｍ
ｍとしておくことが好ましい。
【００１８】尚、前記切欠部１ｂは絶縁基体１となるセ
ラミックグリーンシートに予め打ち抜き加工法により半
円の打ち抜き加工を施しておくことによって絶縁基体１
の側面に形成される。
ラミックグリーンシートに予め打ち抜き加工法により半
円の打ち抜き加工を施しておくことによって絶縁基体１
の側面に形成される。
【００１９】また前記絶縁基体１の上面外周部には絶縁
枠体２が電子素子搭載部１ａを囲繞するようにして接合
されている。
枠体２が電子素子搭載部１ａを囲繞するようにして接合
されている。
【００２０】前記絶縁枠体２はアルミナ質焼結体、ムラ
イト質焼結体、窒化アルミニウム質焼結体、炭化珪素質
焼結体、ガラス−セラミック質焼結体等の電気絶縁材料
から成り、例えばアルミナ質焼結体から成る場合、アル
ミナ、シリカ、カルシア、マグネシア等の原料粉末に適
当なバインダー及び溶剤を添加混合して泥漿となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法等のシート形成技術を採用してセラミックグリ
ーンシート（セラミック生シート）を得、次に前記セラ
ミックグリーンシートを打ち抜き加工法により所定の枠
状となすとともにこれを絶縁基体１となるセラミックグ
リーンシート上に載置させ、しかる後、前記絶縁基体１
と成るセラミックグリーンシートと絶縁枠体２と成る枠
状のセラミックグリーンシートとを約１６００℃の高温
で焼成し、両者を焼結一体化させることによって絶縁基
体１の上面外周部に接合される。
イト質焼結体、窒化アルミニウム質焼結体、炭化珪素質
焼結体、ガラス−セラミック質焼結体等の電気絶縁材料
から成り、例えばアルミナ質焼結体から成る場合、アル
ミナ、シリカ、カルシア、マグネシア等の原料粉末に適
当なバインダー及び溶剤を添加混合して泥漿となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法等のシート形成技術を採用してセラミックグリ
ーンシート（セラミック生シート）を得、次に前記セラ
ミックグリーンシートを打ち抜き加工法により所定の枠
状となすとともにこれを絶縁基体１となるセラミックグ
リーンシート上に載置させ、しかる後、前記絶縁基体１
と成るセラミックグリーンシートと絶縁枠体２と成る枠
状のセラミックグリーンシートとを約１６００℃の高温
で焼成し、両者を焼結一体化させることによって絶縁基
体１の上面外周部に接合される。
【００２１】前記絶縁枠体２はまたその上面に枠状の封
止用メタライズ層６が被着形成されており、該封止用メ
タライズ層６は金属製蓋体８を絶縁枠体２上に接合させ
る際の下地金属層として作用し、封止用メタライズ層６
に金属製の蓋体８を半田等の封止材９を介し接合させる
ことによって絶縁基体１と絶縁枠体２と蓋体８とから成
る容器内部に電子素子３が気密に封止される。
止用メタライズ層６が被着形成されており、該封止用メ
タライズ層６は金属製蓋体８を絶縁枠体２上に接合させ
る際の下地金属層として作用し、封止用メタライズ層６
に金属製の蓋体８を半田等の封止材９を介し接合させる
ことによって絶縁基体１と絶縁枠体２と蓋体８とから成
る容器内部に電子素子３が気密に封止される。
【００２２】前記封止用メタライズ層６はタングステ
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、配線用メタライズ層４と同様の方法によって絶縁枠
体２の上面に枠状に被着形成される。
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、配線用メタライズ層４と同様の方法によって絶縁枠
体２の上面に枠状に被着形成される。
【００２３】また、前記絶縁枠体２はその側面に切欠部
２ｂが形成されており、該切欠部２ｂは後述する封止用
メタライズ層６と配線用メタライズ層４とを接続させる
接続用メタライズ層７の通路として作用を為す。
２ｂが形成されており、該切欠部２ｂは後述する封止用
メタライズ層６と配線用メタライズ層４とを接続させる
接続用メタライズ層７の通路として作用を為す。
【００２４】前記絶縁枠体２の側面に形成する切欠部２
ｂは絶縁枠体２となるセラミックグリーンシートに予め
打ち抜き加工法により半円の打ち抜き加工を施しておく
ことによって絶縁枠体２の側面に半円状に形成され、そ
の半径が０．１５ｍｍを越えると絶縁枠体２の切欠部２
ｂを形成した位置の幅が狭くなり、絶縁枠体２上面の封
止用メタライズ層６に金属製蓋体８を封止材９を介して
接合させ電子素子収納用パッケージ内に電子素子３を収
容した場合、絶縁枠体２と金属製蓋体８との間に介在す
る封止材９の量が少なくなってパッケージの気密封止の
信頼性が低いものとなる危険性がある。従って、前記絶
縁枠体２に形成する切欠部２ｂは半径０．１５ｍｍ以下
の半円状としておくことが好ましく、切欠部２ｂ内に接
続用メタライズ層７を形成することを考慮すれば０．０
５乃至０．１５ｍｍとしておくことが良い。
ｂは絶縁枠体２となるセラミックグリーンシートに予め
打ち抜き加工法により半円の打ち抜き加工を施しておく
ことによって絶縁枠体２の側面に半円状に形成され、そ
の半径が０．１５ｍｍを越えると絶縁枠体２の切欠部２
ｂを形成した位置の幅が狭くなり、絶縁枠体２上面の封
止用メタライズ層６に金属製蓋体８を封止材９を介して
接合させ電子素子収納用パッケージ内に電子素子３を収
容した場合、絶縁枠体２と金属製蓋体８との間に介在す
る封止材９の量が少なくなってパッケージの気密封止の
信頼性が低いものとなる危険性がある。従って、前記絶
縁枠体２に形成する切欠部２ｂは半径０．１５ｍｍ以下
の半円状としておくことが好ましく、切欠部２ｂ内に接
続用メタライズ層７を形成することを考慮すれば０．０
５乃至０．１５ｍｍとしておくことが良い。
【００２５】更に前記絶縁枠体２の側面に形成した切欠
部２ｂには接続用メタライズ配線層７が被着形成されて
おり、該接続用メタライズ層７は絶縁枠体２に被着させ
た封止用メタライズ層６と絶縁基体１に被着させた配線
用メタライズ層４の一部とを電気的に接続させ、封止用
メタライズ層６と配線用メタライズ層４との間に不要な
静電結合が形成されるのを有効に防止する作用を為し、
これによって前記静電結合により搭載する電子素子３の
作動が不安定となることは皆無となる。
部２ｂには接続用メタライズ配線層７が被着形成されて
おり、該接続用メタライズ層７は絶縁枠体２に被着させ
た封止用メタライズ層６と絶縁基体１に被着させた配線
用メタライズ層４の一部とを電気的に接続させ、封止用
メタライズ層６と配線用メタライズ層４との間に不要な
静電結合が形成されるのを有効に防止する作用を為し、
これによって前記静電結合により搭載する電子素子３の
作動が不安定となることは皆無となる。
【００２６】前記接続用メタライズ層７はタングステ
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、封止用メタライズ層６と同様の方法によって絶縁枠
体２の側面切欠部２ｂ内に被着形成される。
ン、モリブデン、マンガン、銅、銀等の金属粉末から成
り、封止用メタライズ層６と同様の方法によって絶縁枠
体２の側面切欠部２ｂ内に被着形成される。
【００２７】かくして本発明の電子素子収納用パッケー
ジによれば、絶縁基体１の電子素子搭載部１ａに電子素
子３を半田、ガラス、樹脂等の接着剤を介して接着固定
するとともに該電子素子３の各電極をボンディングワイ
ヤー５を介して配線用メタライズ層４に接続させ、しか
る後、絶縁枠体２上面の封止用メタライズ層６に金属製
蓋体８を金−錫半田等の封止材９を介して接合させ、絶
縁基体１と絶縁枠体２と蓋体８とからなる容器内部に電
子素子３を気密に封止すことによって製品としての電子
装置が完成する。
ジによれば、絶縁基体１の電子素子搭載部１ａに電子素
子３を半田、ガラス、樹脂等の接着剤を介して接着固定
するとともに該電子素子３の各電極をボンディングワイ
ヤー５を介して配線用メタライズ層４に接続させ、しか
る後、絶縁枠体２上面の封止用メタライズ層６に金属製
蓋体８を金−錫半田等の封止材９を介して接合させ、絶
縁基体１と絶縁枠体２と蓋体８とからなる容器内部に電
子素子３を気密に封止すことによって製品としての電子
装置が完成する。
【００２８】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では電子素
子収納用パッケージの絶縁基体１及び絶縁枠体２をそれ
ぞれ１枚のセラミックグリーンシートで形成したが、複
数枚のセラミックグリーンシートを積層したもので形成
してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では電子素
子収納用パッケージの絶縁基体１及び絶縁枠体２をそれ
ぞれ１枚のセラミックグリーンシートで形成したが、複
数枚のセラミックグリーンシートを積層したもので形成
してもよい。
【００２９】また、前述の実施例では絶縁枠体２の上面
に被着させた封止用メタライズ層６に金属製の蓋体８を
金−錫半田等の封止材９を介して接合していたが、封止
用メタライズ層６に金属枠体を銀ろう等のろう材を介し
て接合させ、該金属枠体に金属製の蓋体８をシームウエ
ルド法により溶接し接合させてもよい。
に被着させた封止用メタライズ層６に金属製の蓋体８を
金−錫半田等の封止材９を介して接合していたが、封止
用メタライズ層６に金属枠体を銀ろう等のろう材を介し
て接合させ、該金属枠体に金属製の蓋体８をシームウエ
ルド法により溶接し接合させてもよい。
【００３０】更に、上述の実施例では絶縁基体１の側面
に形成した切欠部１ｂ及び絶縁枠体２の側面に形成した
切欠部２ｂをいずれも半円状となしたが半円状のものに
限るることなく長半円状やコの字状であってもよい。
に形成した切欠部１ｂ及び絶縁枠体２の側面に形成した
切欠部２ｂをいずれも半円状となしたが半円状のものに
限るることなく長半円状やコの字状であってもよい。
【００３１】更にまた、上述の実施例では絶縁基体１の
切欠部１ｂ及び絶縁枠体２の切欠部２ｂがいずれも絶縁
基体１及び絶縁枠体２の各辺中央部に形成されている
が、各辺中央部に限定されるものではなく、絶縁基体１
及び絶縁枠体２の角部に形成しても良い。この場合、切
欠部１ｂ、２ｂの断面形状は扇状やＬ字状となる。
切欠部１ｂ及び絶縁枠体２の切欠部２ｂがいずれも絶縁
基体１及び絶縁枠体２の各辺中央部に形成されている
が、各辺中央部に限定されるものではなく、絶縁基体１
及び絶縁枠体２の角部に形成しても良い。この場合、切
欠部１ｂ、２ｂの断面形状は扇状やＬ字状となる。
【００３２】
【発明の効果】本発明の電子素子収納用パッケージによ
れば、絶縁枠体の側面に設けた切欠部の切欠断面積を絶
縁基体の側面に設けた切欠部の切欠断面積より小さくし
たことから絶縁枠体の切欠部の幅を広くなすことがで
き、これによって絶縁枠体と金属製蓋体とを封止材を介
して接合させた場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量は多くなってパッケージの気密封止の
信頼性が大幅に向上する。
れば、絶縁枠体の側面に設けた切欠部の切欠断面積を絶
縁基体の側面に設けた切欠部の切欠断面積より小さくし
たことから絶縁枠体の切欠部の幅を広くなすことがで
き、これによって絶縁枠体と金属製蓋体とを封止材を介
して接合させた場合、絶縁枠体と金属製蓋体との間に介
在する封止材の量は多くなってパッケージの気密封止の
信頼性が大幅に向上する。
【００３３】また、前記絶縁基体の側面に形成された切
欠部の切欠断面積が大きいことから絶縁基体の下面に導
出された配線用メタライズ層を外部電気回路基板の配線
導体に半田等の導電性接着剤を介して接合させ、内部に
収容する電子素子を外部電気回路に電気的に接続する
際、絶縁基体側面の切欠部内に位置する配線用メタライ
ズ層と外部電気回路基板の配線導体との間に導電性接着
剤の溜まりが形成され（メニスカスが形成され）、これ
によって配線用メタライズ層と外部電気回路基板の配線
導体との接合が強固となり、電子素子を外部電気回路に
確実、強固に電気的接続することが可能となる。
欠部の切欠断面積が大きいことから絶縁基体の下面に導
出された配線用メタライズ層を外部電気回路基板の配線
導体に半田等の導電性接着剤を介して接合させ、内部に
収容する電子素子を外部電気回路に電気的に接続する
際、絶縁基体側面の切欠部内に位置する配線用メタライ
ズ層と外部電気回路基板の配線導体との間に導電性接着
剤の溜まりが形成され（メニスカスが形成され）、これ
によって配線用メタライズ層と外部電気回路基板の配線
導体との接合が強固となり、電子素子を外部電気回路に
確実、強固に電気的接続することが可能となる。
【図１】本発明の電子素子収納用パッケージの一実施例
を示す断面図である。
を示す断面図である。
【図２】図１に示した電子素子収納用パッケージの平面
図である。
図である。
【図３】従来の電子素子収納用パッケージの断面図であ
る。
る。
【図４】図３に示した電子素子収納用パッケージの平面
図である。
図である。
１・・・絶縁基体 １ａ・・搭載部 １ｂ・・絶縁基体に形成した切欠部 ２・・・絶縁枠体 ２ｂ・・絶縁枠体に形成した切欠部 ３・・・電子素子 ４・・・配線用メタライズ層 ６・・・封止用メタライズ層 ７・・・接続用メタライズ層
Claims (1)
- 【請求項１】側面に切欠部を有し、上面から前記切欠部
を介し下面にかけて導出する配線用メタライズ層を有す
る絶縁基体と、前記絶縁基体の上面外周部に接合され、
側面に切欠部を有し、上面に封止用メタライズ層を有す
る絶縁枠体とから成る電子素子収納用パッケージであっ
て、前記絶縁枠体側面に設けた切欠部の切欠断面積を絶
縁基体側面に設けた切欠部の切欠断面積より小さくする
とともに絶縁枠体側面に設けた切欠部に封止用メタライ
ズ層と配線用メタライズ層とを電気的に接続させる接続
用メタライズ層を被着させたことを特徴とする電子素子
収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344417A JP2948998B2 (ja) | 1992-12-24 | 1992-12-24 | 電子素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344417A JP2948998B2 (ja) | 1992-12-24 | 1992-12-24 | 電子素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196577A JPH06196577A (ja) | 1994-07-15 |
| JP2948998B2 true JP2948998B2 (ja) | 1999-09-13 |
Family
ID=18369096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4344417A Expired - Fee Related JP2948998B2 (ja) | 1992-12-24 | 1992-12-24 | 電子素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948998B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP4862220B2 (ja) * | 2001-03-08 | 2012-01-25 | セイコーエプソン株式会社 | 表面実装用電子部品のパッケージ |
| JP3872399B2 (ja) * | 2002-08-12 | 2007-01-24 | 京セラ株式会社 | 配線基板 |
| JP4189312B2 (ja) * | 2003-12-24 | 2008-12-03 | 京セラ株式会社 | 配線基板 |
-
1992
- 1992-12-24 JP JP4344417A patent/JP2948998B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196577A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006114986A1 (ja) | 電子部品搭載用基板及びそれを用いた電子装置 | |
| JP2948998B2 (ja) | 電子素子収納用パッケージ | |
| JP2007150759A (ja) | 圧電振動子収納用パッケージおよび圧電振動装置 | |
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JPH05335433A (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP4332037B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2005311144A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP5213663B2 (ja) | 電子装置の実装構造 | |
| JP2005101376A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3866128B2 (ja) | 配線基板 | |
| JP2001308211A (ja) | 電子部品収納用パッケージ | |
| JP3523445B2 (ja) | 配線基板 | |
| JP4454165B2 (ja) | 電子部品搭載用基板 | |
| JPH11126836A (ja) | 圧電振動子収納用パッケージ | |
| JP4164089B2 (ja) | 電子部品収納用パッケージ及びそれを用いた半導体装置 | |
| JP2004140111A (ja) | 配線基板 | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2003179175A (ja) | 配線基板 | |
| JP3766556B2 (ja) | 電子部品収納用パッケージ及びそれを用いた半導体装置 | |
| JP2003303910A (ja) | 配線基板 | |
| JP3872400B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP3145602B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297579B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |