JP4454165B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP4454165B2
JP4454165B2 JP2001022249A JP2001022249A JP4454165B2 JP 4454165 B2 JP4454165 B2 JP 4454165B2 JP 2001022249 A JP2001022249 A JP 2001022249A JP 2001022249 A JP2001022249 A JP 2001022249A JP 4454165 B2 JP4454165 B2 JP 4454165B2
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
notch
layer
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001022249A
Other languages
English (en)
Other versions
JP2002231836A (ja
Inventor
竜次 高戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001022249A priority Critical patent/JP4454165B2/ja
Publication of JP2002231836A publication Critical patent/JP2002231836A/ja
Application granted granted Critical
Publication of JP4454165B2 publication Critical patent/JP4454165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や水晶振動子・表面弾性波素子等の電子部品を搭載するための電子部品搭載用基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子や水晶振動子・表面弾性波素子等の電子部品を搭載するための電子部品搭載用基板は、例えば図3に上面図で、図4に蓋体を取着した状態の図3のB−B断面図で示すように、セラミックスから成る略四角平板状の下部絶縁層31の上面に、同じくセラミックスから成る略四角枠状の上部絶縁層32を積層してなる容器本体33に、メタライズ配線層39が被着形成されて構成されている。
【0003】
容器本体33は、上部絶縁層32で囲まれた下部絶縁層31の上面中央部に電子部品35を搭載するための搭載部36を有している。この搭載部36には電子部品35がロウ材や樹脂・ガラス等の接合材を介して固着される。メタライズ配線層39は、この搭載部36の周辺から容器本体33の外部に導出するように設けられている。このメタライズ配線層39には電子部品35の電極がボンディングワイヤ38を介して電気的に接続される。また、上部絶縁層32の上面には金属蓋体34を接合するための封止用メタライズ層40が被着形成され、その封止用メタライズ層40の上にはシールリング41が接合されている。このシールリング41には金属蓋体34が例えばシームウエルド法により接合される。
【0004】
この電子部品搭載用基板の容器本体33は、メタライズ配線層39が容器本体33の外部に導出される部位において上部絶縁層32の上面から上部絶縁層32および下部絶縁層31の側面にかけて切り欠いた切欠き部42が形成されており、メタライズ配線層39が切欠き部42の表面に導出され、このメタライズ配線層39を介して電子部品35の電極が外部電気回路に接続される。
【0005】
そして、この従来の電子部品搭載用基板によれば、下部絶縁層31の搭載部36に電子部品35を半田や樹脂等の接着剤を介して搭載するとともに電子部品35の各電極をボンディングワイヤ38等を介してメタライズ配線層39に電気的に接続し、しかる後、シールリング41の上面に金属蓋体34をシーム溶接等により接合して、容器本体33および蓋体34から成る容器内部に電子部品35を気密に収容することによって最終製品としての電子部品装置となる。
【0006】
なお、この従来の例では封止用メタライズ層40にシールリング41を接合し、このシールリング41に金属蓋体34を接合するようになした例を示したが、封止用メタライズ層40にシールリング41を接合せずに金属蓋体34を直接ロウ付けする場合もある。
【0007】
【発明が解決しようとする課題】
しかしながら、このような電子部品搭載用基板では近時、電子部品装置の小型化に伴い枠状の上部絶縁層32の幅が切欠き部42の形成位置において極めて狭いものとなってきた。その結果、上部絶縁層32の上面の封止用メタライズ層40の幅が狭くなり、シールリング41を接合するとき、あるいはシールリング41を用いない場合であれば封止用メタライズ層40に蓋体34をロウ付けするときに、切欠き部42の形成位置においてシールリング41あるいは蓋体34と封止用メタライズ層40との接合幅が狭くなってしまうためにシールリング41あるいは蓋体34と封止用メタライズ層40とが良好に接合されず、そのため蓋体34をシールリング41に接合するときの熱応力あるいは封止用メタライズ層40に蓋体34をロウ付けするときの熱応力により、封止用メタライズ層40とシールリング41あるいは蓋体34とが剥離することがあるという問題点があり、気密封止された容器におけるリーク発生の原因となるという問題点があった。
【0008】
また、上部絶縁層32の幅が切欠き部42の形成位置において極めて狭いものとなるために上部絶縁層32の強度が切欠き部42の形成位置において極めて弱く、容器本体33に電子部品35を搭載した後に蓋体34を接合するときの熱応力により上部絶縁層32にクラックが発生することがあるという問題点があり、同じくリーク発生の原因となるという問題点があった。
【0009】
このように、従来の電子部品搭載用基板においては、電子部品装置の小型化とともに気密封止の信頼性が低くなるという問題点が生じてきた。
【0010】
本発明はかかる従来技術の問題点に鑑み案出されたものであり、その目的は、上部絶縁層の切欠き部の形成位置においても充分な封止幅を確保することができる、気密封止された容器におけるリークが発生することがなく、また上部絶縁層の切欠き部の形成位置において充分な強度が確保できる、クラックによるリークが発生することもなく気密信頼性に優れる電子部品搭載用基板を提供することにある。
【0011】
【課題を解決するための手段】
本発明の電子部品搭載用基板は、上面に電子部品を搭載するための搭載部を有する下部絶縁層と、この下部絶縁層上に前記搭載部を取り囲むようにして積層された、その上面に蓋体が取着される枠状の上部絶縁層とからなる容器本体に、前記搭載部から前記容器本体の外部に導出され、前記電子部品の電極を外部電気回路に接続するための複数のメタライズ配線層が被着形成されて成る電子部品搭載用基板であって、前記上部絶縁層は、上面から側面にかけて切り欠いた切欠き部を形成するとともに、上面の幅が前記切欠き部とその左右の部分とで同等となるようにこの切欠き部と反対側の側面を膨らませて膨らみを持たせてあり、該膨らみは、上面側から見て前記搭載部に被着形成された前記メタライズ配線層と重なる位置に形成されていることを特徴とするものである。
【0012】
本発明の電子部品搭載用基板によれば、上部絶縁層は上面の幅が切欠き部とその左右の部分とで同等となるように切欠き部と反対側の側面を膨らませて膨らみを持たせてあり、この膨らみは、上面側から見て搭載部に被着形成されたメタライズ配線層と重なる位置に形成されているので、上部絶縁層の上面にシールリングあるいは蓋体を接合し取着するときに、上部絶縁層の上面の切欠き部の形成位置においても接合部材が上面の幅を確保した膨らみの部分にいきわたり、あるいは膨らみの部分で十分な溶接幅で溶接して、他の部分と同等の接合幅を得ることができるため、シールリングあるいは蓋体を接合部材を介して上部絶縁層に強固に接合して取着することができ、気密封止された容器においてリークが発生することがない。
【0013】
また、本発明の電子部品搭載用基板によれば、上部絶縁層の上面について切欠き部の形成位置においても他の部分と同等の幅を確保することができるため、上部絶縁層の強度が切欠き部の形成位置において極めて弱くなることもなく、容器本体に電子部品を搭載した後に蓋体を接合するときの熱応力により上部絶縁層にクラックが発生することがなく、気密封止された容器においてリークが発生することがない。
【0014】
【発明の実施の形態】
本発明の電子部品搭載用基板について添付の図面を基に以下に説明する。図1は本発明の電子部品搭載用基板の実施の形態の一例を示した上面図であり、図2は蓋体を取着した状態の図1におけるA−A断面図である。これらの図において1は下部絶縁層、2は枠状の上部絶縁層であり、4は蓋体である。下部絶縁層1の上面外周部に上部絶縁層2が積層一体化されることによって本発明の電子部品搭載用基板が形成される。
【0015】
下部絶縁層1は、酸化アルミニウム質焼結体等のセラミックスからなる略四角平板であり、電子部品5を支持するための支持体として機能する。そして、その上面中央部には電子部品5を搭載するための搭載部6を有しており、搭載部6の周辺から外部にかけて導出された電子部品5の電極がボンディングワイヤ8を介して接続される複数のメタライズ配線層9が形成されている。
【0016】
また、下部絶縁層1にはその側面に切欠き部12が複数形成されている。そして、下部絶縁層1の上面からこの切欠き部12の表面を介して下部絶縁層1の下面にメタライズ配線層9が導出され、このメタライズ配線層9は電子部品5の各電極を外部電気回路に接続するための導電路として機能する。メタライズ配線層9はタングステンやモリブデン・銀・銅等の金属粉末メタライズから形成されている。
【0017】
また、下部絶縁層1の上面外周部に積層された上部絶縁層2は、下部絶縁層1と同質のセラミックスからなる略四角枠状の絶縁層であり、下部絶縁層1との間で電子部品5を収容するための容器本体3を形成するものであり、下部絶縁層1上面の搭載部6に電子部品5が搭載されることにより、この容器本体3内に電子部品5が収容される。
【0018】
上部絶縁層2には上面から側面にかけて、下部絶縁層1側面の切り欠き部12に連通するように切り欠いた切欠き部14が形成されている。また、切欠き部14の表面には必要に応じてメタライズ配線層9の一部が被着されている。さらに、上部絶縁層2の上面には蓋体4を接合するためのタングステンやモリブデン等の金属粉末メタライズから成る封止用メタライズ層10が被着され、その上には鉄−ニッケル−コバルト合金から成るシールリング11が銀ロウ等のロウ材を介して取り付けられている。
【0019】
下部絶縁層1および上部絶縁層2は酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・ガラスセラミックス等の電気絶縁材料から成り、例えば酸化アルミニウム質焼結体から成る場合であれば、アルミナ・シリカ・カルシア・マグネシア等の原料粉末に適当なバインダおよび溶剤を添加混合して泥しょう状となすとともに、これを従来周知のドクターブレード法やカレンダーロール法等のシート形成技術を採用してセラミックグリーンシートを得て、次にこれらのセラミックグリーンシートを打ち抜き加工法により所定形状となすとともに、下部絶縁層1となるセラミックグリーンシートの上に上部絶縁層2となるセラミックグリーンシートを積層して焼成することにより得られる。
【0020】
また、メタライズ配線層9および封止用メタライズ層10はタングステン・モリブデン等の金属粉末に適当なバインダや溶剤を添加混合して得た金属ペーストを下部絶縁層1および上部絶縁層2となるセラミックグリーンシートに従来周知のスクリーン印刷法により所定のパターンに印刷塗布しておき、これをセラミックグリーンシートとともに焼成することによって被着形成される。
【0021】
なお、これらのメタライズ配線層9および封止用メタライズ層10はその露出する表面にニッケル・金等の耐蝕性に優れ、かつ半田との濡れ性に優れる金属をめっき法により1〜20μmの厚みに被着させておくと、メタライズ配線層9および封止用メタライズ層10の酸化腐蝕を有効に防止することができるとともに、メタライズ配線層9を電子部品5や外部電気回路基板の配線導体に強固に接続することができる。従って、メタライズ層の表面には、ニッケル・金等の耐蝕性に優れ、かつ半田との濡れ性に優れる金属をめっき法により1〜20μmの厚みに被着させておくことが好ましい。
【0022】
そして本発明においては、上部絶縁層2の上面の幅が切欠き部14とその左右の部分とで同等となるように、切欠き部14と反対側の側面を膨らませて膨らみ15をたせてあり、この膨らみ15は、上面側から見て搭載部6に被着形成されたメタライズ配線層9と重なる位置に形成されている。このように膨らみ15をたせている形状としたことから、電子部品装置が小型化しても上部絶縁層2の幅が切欠き部14の形成位置において極めて狭いものとなることがない。その結果、上部絶縁層2の上面に銀ロウを介してシールリング11を接合するとき、膨らみ15の部分においても銀ロウ溜り7が充分に形成されるためシールリング11と封止用メタライズ層10とが良好に接合され、容器本体3に電子部品5を搭載した後にシーム溶接等により蓋体4をシールリング11に接合するときの熱応力によりシールリング11と封止用メタライズ層10とが剥離することがなくなり、気密封止された容器においてリークが発生するようなことがない。
【0023】
そしてまた、上部絶縁層2を切欠き部14と反対側の側面に膨らみ15をもたせている形状としたことから、上部絶縁層2の幅が切欠き部14の形成位置において極めて狭いものとなることがないので上部絶縁層2の切欠き部14近傍の強度が強くなり、容器本体3に電子部品5を搭載した後にシーム溶接等により蓋体4をシールリング11に接合するときの熱応力により上部絶縁層2にクラックが発生することがなく、気密封止された容器においてリークが発生するようなことがない。
【0024】
この上部絶縁層2の側面に形成される膨らみ15は、例えば、上部絶縁層2となるセラミックグリーンシートを所定の形状に打ち抜くときに、膨らみ15が形成されるように加工された金型を用いて打ち抜くことにより形成される。
【0025】
切欠き部14の部分においてその反対側の側面を膨らませるとき、その上部絶縁層2の上面の幅すなわち壁厚みは0.35mm程度以上とするのが良い。切欠き部14に対応させて膨らみ15を設けた部分における上部絶縁層2の上面の幅が0.35mm程度未満では、銀ロウを介してシールリングを接合するとき、膨らみ15の部分において銀ロウ溜り7が充分に形成されるのに必要な封止用メタライズ層10の幅が確保しにくくなってシールリング11と封止用メタライズ層10とが良好に接合されないことがある。また、シーム溶接等により蓋体4をシールリング11に接合するときの熱応力によりシールリング11と封止用メタライズ層10とが剥離してリークが発生することがある。さらにまた、切欠き部14の部分の壁厚みが薄いため充分な強度が得られ難く、シーム溶接等により蓋体4をシールリング11に接合するときの熱応力によりクラックが発生することがありリークの原因となることがある。
【0026】
なお、膨らみ15は、切欠き部14の形状に対応した形状で膨らませれば良く、あるいは切欠き部14の形状と異なる形状で膨らませても良い。例えば、切欠き部14が半円形ならば膨らみ15も半円形に、切欠き部14が長円形ならば長円形に、切欠き部14が正方形ならば正方形に、切欠き部14が長方形ならば長方形に、切欠き部14が三角形ならば三角形にして膨らませれば良く、半円形の切欠き部14に対して正方形の膨らみ15としたり、長方形の切欠き部14に長円形の膨らみ15としても良い。
【0027】
また、これらの膨らみ15は丸みを持たせた曲線形状で膨らませても良く、また直線形状で膨らませても良い。いずれの場合も、切欠き部14を形成した部分における上部絶縁層2の上面の幅すなわち壁厚みが、切欠き部14が形成されていない部分と同等以上の幅(壁厚み)となるように膨らませれば良い。
【0028】
なお、切欠き部14が上部絶縁層2の角部に有る場合でも、同様にその反対側の側面を膨らませれば良い。さらにまた、切欠き部14は上部絶縁層2の内側にあっても良く、その場合には反対側である外側の側面を膨らませれば良い。
【0029】
そして、このような本発明の電子部品搭載用基板の搭載部6に電子部品5を搭載した後、鉄−ニッケル−コバルト等より成る金属製蓋体4をシーム溶接法等の溶接により接合することにより最終製品としての電子部品装置が完成する。
【0030】
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の一例では容器本体3が2層であったが3層以上であってもよい。また、下部絶縁層1と上部絶縁層2との外形寸法は同じでなくても良く、どちらかが他よりも大きい形状であっても良い。さらに、下部絶縁層1の切欠き部12は形成されていなくても良い。
【0031】
また、上述の例では封止用メタライズ層10にシールリング11をロウ付けしてこのシールリング11に蓋体4をシーム溶接により溶接するようになしたが、シールリング11を用いずに蓋体4を封止用メタライズ層10に直接シーム溶接あるいは金−錫合金等を介したロウ付けにて接合して取着してもよい。
【0032】
かくして、本発明の電子部品搭載用基板によれば、極めて小型であっても充分な気密封止ができるとともに、上部絶縁層2にクラックが発生することのない気密信頼性の高い電子部品搭載用基板を提供することができる。
【0033】
【発明の効果】
本発明は電子部品搭載用基板の上部絶縁層の切欠き部と反対側の側面を、上面の幅が切欠き部とその左右の部分とで同等となるように膨らませて膨らみを持たせてあり、この膨らみは、上面側から見て搭載部に被着形成されたメタライズ配線層と重なる位置に形成されていることから、電子部品搭載用基板が極めて小型であっても、上部絶縁層の上面に設けた封止用メタライズ層に銀ロウを介してシールリングを接合するとき、あるいは封止用メタライズ層に蓋体を接合するときに、切欠き部の形成位置においても接合幅が十分確保されるとともに銀ロウ溜りが充分に形成され、シールリングあるいは蓋体と封止用メタライズ層とを良好に接合することができ、また、蓋体をシールリングに接合するときの熱応力によりシールリングあるいは蓋体と封止用メタライズ層とが剥離することがなく、気密封止された容器においてリークが発生することがない。
【0034】
また、上部絶縁層の幅すなわち壁厚みについて切欠き部の形成位置においても他の部分と同等の幅を確保することができるため、上部絶縁層の強度が弱くなることがない。それにより、蓋体を接合するときの熱応力により上部絶縁層にクラックが発生することがなくなり、気密封止された容器においてリークが発生することがない。
【0035】
以上のように、本発明によれば気密信頼性の高い電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の電子部品搭載用基板の実施の形態の一例を示す上面図である。
【図2】蓋体を取着した状態の図1に示す電子部品搭載用基板のA−A断面図である。
【図3】従来の電子部品搭載用基板の例を示す上面図である。
【図4】蓋体を取着した状態の図3に示す電子部品搭載用基板のB−B断面図である。
【符号の説明】
1・・・下部絶縁層
2・・・上部絶縁層
3・・・容器本体
4・・・蓋体
5・・・電子部品
6・・・搭載部
9・・・メタライズ配線層
14・・・切欠き
15・・・膨らみ

Claims (1)

  1. 上面に電子部品を搭載するための搭載部を有する下部絶縁層と、該下部絶縁層上に前記搭載部を取り囲むようにして積層された、その上面に蓋体が取着される枠状の上部絶縁層とからなる容器本体に、前記搭載部から前記容器本体の外部に導出され、前記電子部品の電極を外部電気回路に接続するための複数のメタライズ配線層が被着形成されて成る電子部品搭載用基板であって、前記上部絶縁層は、上面から側面にかけて切り欠いた切欠き部を形成するとともに、上面の幅が前記切欠き部とその左右の部分とで同等となるようにこの切欠き部と反対側の側面を膨らませて膨らみを持たせてあり、該膨らみは、上面側から見て前記搭載部に被着形成された前記メタライズ配線層と重なる位置に形成されていることを特徴とする電子部品搭載用基板。
JP2001022249A 2001-01-30 2001-01-30 電子部品搭載用基板 Expired - Fee Related JP4454165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001022249A JP4454165B2 (ja) 2001-01-30 2001-01-30 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022249A JP4454165B2 (ja) 2001-01-30 2001-01-30 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2002231836A JP2002231836A (ja) 2002-08-16
JP4454165B2 true JP4454165B2 (ja) 2010-04-21

Family

ID=18887693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022249A Expired - Fee Related JP4454165B2 (ja) 2001-01-30 2001-01-30 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP4454165B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101019227B (zh) * 2005-03-11 2010-05-19 株式会社大真空 电子元件容器和压电谐振装置
JP4654104B2 (ja) * 2005-10-05 2011-03-16 日本特殊陶業株式会社 セラミックパッケージ

Also Published As

Publication number Publication date
JP2002231836A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP3699609B2 (ja) 電子部品搭載用基板
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP4454165B2 (ja) 電子部品搭載用基板
JPH11126847A (ja) 電子部品収納用パッケージ
JP3556567B2 (ja) 電子部品収納用パッケージ
JP4614594B2 (ja) 電子部品収納用パッケージ
JP2948998B2 (ja) 電子素子収納用パッケージ
JP4332037B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH0645468A (ja) 電子部品収納用パッケージ
JP2002043701A (ja) 多数個取りセラミック配線基板およびセラミック配線基板
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3866128B2 (ja) 配線基板
JP4167614B2 (ja) 電子部品収納用パッケージ
JP4345971B2 (ja) セラミックパッケージの製造方法
JP2002231845A (ja) 電子部品収納用パッケージ
JPH11126836A (ja) 圧電振動子収納用パッケージ
JP4355097B2 (ja) 配線基板の製造方法
JP4562301B2 (ja) 電子部品収納用パッケージ
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2002158305A (ja) 電子部品収納用パッケージ
JP4331957B2 (ja) 圧電振動子収納用パッケージ
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP3464137B2 (ja) 電子部品収納用パッケージ
JP2002184885A (ja) 電子部品収納用パッケージおよびその製造方法
JPH08115990A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees