JP3145602B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3145602B2
JP3145602B2 JP07196795A JP7196795A JP3145602B2 JP 3145602 B2 JP3145602 B2 JP 3145602B2 JP 07196795 A JP07196795 A JP 07196795A JP 7196795 A JP7196795 A JP 7196795A JP 3145602 B2 JP3145602 B2 JP 3145602B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor element
pad
die pad
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07196795A
Other languages
English (en)
Other versions
JPH08274207A (ja
Inventor
美津夫 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP07196795A priority Critical patent/JP3145602B2/ja
Publication of JPH08274207A publication Critical patent/JPH08274207A/ja
Application granted granted Critical
Publication of JP3145602B2 publication Critical patent/JP3145602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、例えば電界効果トランジスタ等の
半導体素子を収納するための半導体素子収納用パッケー
ジは、図３に示すように、酸化アルミニウム質焼結体等
の電気絶縁材料から成り、その上面中央部に半導体素子
24が導電性接着部材27を介して取着されるダイパッド26
及び該ダイパッド26の周辺に前記半導体素子24の各電極
がボンディングワイヤー29を介して電気的に接続される
複数のボンディングパッド28とを有する平板状の絶縁基
体21と、前記絶縁基体21の上面外周部に、前記ダイパッ
ド26及びボンディングパッド28を囲繞するようにして積
層一体化された絶縁枠体22と、蓋体23とから主に構成さ
れ、前記絶縁基体21のダイパッド26に半導体素子24を金
−シリコンろう材等の導電性接着部材27を介して接着固
定するとともに該半導体素子24の各電極をボンディング
パッド28にボンディングワイヤー２９を介して電気的に
接続し、しかる後、前記絶縁枠体２２上面に蓋体23をろ
う材、ガラス、樹脂等の封止材を介して接合し、絶縁基
体21と絶縁枠体22と蓋体23とから成る容器25内部に半導
体素子24を気密に封止することによって製品としての半
導体装置となる。
【０００３】また、前記電界効果トランジスタ等の半導
体素子24は、シリコン等の半導体材料から成る半導体基
板上面にトランジスタを構成する各電極が形成されると
ともに半導体基板がこれらの電極から電気的に浮いた構
造となっており、半導体基板が電気的に浮いているとト
ランジスタの作動が不安定なものとなるため、通常、半
導体基板の下面をサブストレート電圧と呼ばれる電圧
（０ボルト又は所定のバイアス電圧）に接続することに
よりトランジスタの作動を安定なものとしている。
【０００４】尚、前記半導体素子24を構成する半導体基
板下面をサブストレート電圧に接続するには、絶縁基体
21上面に被着されたダイパッド26とボンディングパッド
28の少なくとも一つを接続導体30により予め電気的に接
続しておき、しかる後、ダイパッド26に半導体素子24を
金−シリコンろう材等の導電性接着部材27を介して接着
固定するとともに前記接続導体30によりダイパッド26と
電気的に接続されたボンディングパット28を外部のサブ
ストレート電圧に接続する方法が採られている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、ダイパッドとボン
ディングパッドの少なくとも一つとが絶縁基体上で接続
導体により接続されているため、ダイパッドに半導体素
子を金−シリコンろう材等の導電性接着部材を介して接
着固定した場合、導電性接着部材の一部が接続導体上を
通ってボンディングパッド上に流出し、該流出した導電
性接着部材のためにボンディングパッドとボンディング
ワイヤーとの接続が困難となるという欠点を有してい
た。
【０００６】そこで、前記接続導体上に、酸化アルミニ
ウム質焼結体等の、導電性接着部材との濡れ性の悪い材
料から成る流入防止膜を被着させ、該流入防止膜により
導電性接着部材がダイパットからボンディングパッドへ
流入するのを防止することが考えられる。
【０００７】しかしながら、この場合、前記接続導体上
に前記流入防止膜が被着されているため、半導体素子の
電極をボンディングワイヤーを介してボンディングパッ
ドに接続する場合、ボンディングワイヤーを流入防止膜
を越えてボンディングパッドに接続しなければならず、
そのためボンディングパッド上でボンディングワイヤー
を接続可能な領域が小さく、且つダイパッドから遠いも
のとなり、ボンディングパッドへのボンディングワイヤ
ーの接続が困難となるという欠点を誘発するとともにボ
ンディングワイヤーの長さが長いものとなってしまい、
該長いボンディングワイヤーのために半導体素子の電極
から外部電気回路までのインダクタンスが大きなものと
なり、その結果、半導体素子の電極から外部電気回路ま
でのインダクタンスが大きなことに起因して半導体素子
に誤動作を発生させてしまうという欠点を誘発する。
【０００８】
【発明の目的】本発明は、かかる従来の半導体素子収納
用パッケージの欠点に鑑み案出されたものであり、その
目的は、半導体素子の各電極とボンディングパッドとを
半導体素子に誤動作を起こさせない短いボンディングワ
イヤーにより容易、且つ強固に電気的に接続することが
可能な半導体素子収納用パッケージを提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明は、上面に半導体
素子が導電性接着部材を介して接着固定されるダイパッ
ドと、半導体素子の電極がボンディングワイヤーを介し
て電気的に接続される複数のボンディングパッドと、前
記ダイパッドとボンディングパッドの少なくとも一つを
接続する接続導体とが被着形成された平板状の絶縁基体
と、前記絶縁基体上面に前記ダイパッド及びボンディン
グパッドを囲繞するようにして接合された絶縁枠体と、
蓋体とから成る半導体素子収納用パッケージであって、
前記絶縁基体の接続導体上に前記導電性接着部材との濡
れ性が悪い流入防止膜が被着されているとともに該流入
防止膜上に前記ボンディングパッドの一部が前記ダイパ
ッドに対して反対側から延出していることを特徴とする
ものである。
【００１０】
【作用】本発明の半導体素子収納用パッケージは、接続
導体上に導電性接着部材との濡れ性が悪い材料から成る
流入防止膜が被着されていることから、導電性接着部材
がダイパッドからボンディングパッドに流入することは
一切なく、また該流入防止膜上にボンディングパッドの
一部が延出していることから、ボンディングパッド上で
ボンディングワイヤーを接続可能な領域を大きく、且つ
ダイパッドから近いものとなすことができる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は絶縁枠体、3
は蓋体である。この絶縁基体1 と絶縁枠体2 と蓋体3 と
で半導体素子4 を収容するための容器5 が構成される。
【００１２】前記絶縁基体1 は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成る概ね四角形状の平板であり、半導体素
子を支持するための支持部材として作用を為し、その上
面には後述する絶縁枠体2 が積層一体化されている。
【００１３】前記絶縁基体1 は、例えば酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、溶剤等を添加混合して泥漿状の
セラミックスラリーを得るとともに前記セラミックスラ
リーを従来周知のドクターブレード法を採用してシート
状となすことによりセラミックグリーンシートを得、し
かる後、前記セラミックグリーンシートに適当な打ち抜
き加工や切断加工等を施すとともにこれを還元雰囲気
中、約1600℃の温度で焼成することによって製作され
る。
【００１４】また前記絶縁基体1は、その上面中央部に
半導体素子4が接着固定されるダイパッド6が被着形成さ
れており、該ダイパッド6には半導体素子4が金−シリコ
ンろう材等の導電性接着部材7を介して接着固定され
る。
【００１５】前記ダイパッド6 は、タングステン、モリ
ブデン、マンガン、銀、銅等の金属粉末から成り、例え
ばタングステンから成る場合、タングステン粉末に適当
な有機バインダー、溶剤を添加混合して得た金属ペース
トを絶縁基体1 となるセラミックグリーンシートに従来
周知のスクリーン印刷法を採用して印刷塗布しておき、
これを絶縁基体1 となるセラミックグリーンシートを焼
成するのと同時に焼成することにより絶縁基体1 の上面
中央部に被着される。
【００１６】前記ダイパッド6 は、またその表面にニッ
ケルや金等の耐食性に優れ、且つ導電性接着部材7 との
濡れ性に優れる金属から成るめっき金属層を0.1 〜20μ
ｍ程度の厚みに被着させておくと、ダイパッド6 が酸化
腐食するのを有効に防止することができるとともにダイ
パッド6 に半導体素子4 を導電性接着部材7 を介して容
易、且つ強固に接着固定することができる。従って、通
常、前記ダイパッド6の表面にはニッケルや金等の耐食
性に優れ、且つ導電性接着部材7 との濡れ性に優れる金
属から成るめっき金属層が被着される。
【００１７】更に、前記絶縁基体1 は、その上面でダイ
パッド6 の周辺に複数のボンディングパッド8 が被着形
成されており、該ボンディングパッド8 には半導体素子
4 の各電極がボンディングワイヤー9 を介して電気的に
接続される。
【００１８】前記ボンディングパッド8 は、タングステ
ン、モリブデン、マンガン、銀、銅等の金属粉末から成
り、例えばタングステンから成る場合、タングステン粉
末に適当な有機バインダー、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるセラミックグリーンシー
トに従来周知のスクリーン印刷法を採用して印刷塗布し
ておき、これを絶縁基体1 となるセラミックグリーンシ
ートを焼成するのと同時に焼成することによって絶縁基
体1 上面のダイパッド6 周辺に被着される。
【００１９】尚、前記ボンディングパッド8 は、その表
面にニッケルや金等の耐食性に優れ、且つボンディング
ワイヤー9 との接続性に優れる金属から成るめっき金属
層を0.1 〜20μｍ程度の厚みに被着させておくと、ボン
ディングパッド8 が酸化腐食するのを有効に防止するこ
とができるとともにボンディングパッド8 にボンディン
グワイヤー9 を容易、且つ強固に接続することができ
る。従って、通常、前記ボンディングパッド8 の表面に
はニッケルや金等の耐食性に優れ、且つボンディングワ
イヤー9 との接続性に優れる金属から成るめっき金属層
が被着される。
【００２０】また、前記ボンディングパッド8 のうち少
なくとも一つは、接続導体10によりダイパッド6 と接続
されており、該ダイパッド6 と接続されたボンディング
パッド8 を外部の所定電位に接続することにより、ダイ
パッド6 に導電性接着部材7を介して接着固定された半
導体素子4 の下面が所定電位となり、これによって半導
体素子4 が安定に作動することとなる。
【００２１】前記接続導体10は、ダイパッド6 及びボン
ディングパッド8 と同様にタングステン、モリブデン、
マンガン、銀、銅等の金属粉末から成り、例えばタング
ステンから成る場合、タングステン粉末に適当な有機バ
インダー、溶剤を添加混合して得た金属ペーストを絶縁
基体1 となるセラミックグリーンシートに従来周知のス
クリーン印刷法を採用して印刷塗布しておき、これを絶
縁基体1 となるセラミックグリーンシートを焼成するの
と同時に焼成することにより絶縁基体1 上面でダイパッ
ド6 とボンディングパッド8 の少なくとも一つとを接続
するように被着される。
【００２２】前記接続導体10はまたその上面の一部に流
入防止膜11が被着されている。前記流入防止膜11は、例
えば酸化アルミニウム質焼結体、窒化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセ
ラミックス焼結体等の導電性接着部材7との濡れ性が悪
い材料から成り、ダイパッド6に半導体素子4を導電性接
着部材7を介して接着固定する際に導電性接着部材7の一
部がダイパッド6から接続導体10を介してボンディング
パッド8に流入するのを防止する作用を為す。
【００２３】前記流入防止膜11は、導電性接着部材7 と
濡れ性の悪い材料から成ることから、ダイパッド6 に半
導体素子4 を導電性接着部材7 を介して接着固定する際
に導電性接着部材7 の一部がダイパッド6 から接続導体
10を介してボンディングパッド8 に流入することを有効
に防止することができ、その結果、ボンディングワイヤ
ー9 をボンディングパッド8 に強固に接続することがで
きる。
【００２４】前記流入防止膜11は、例えば絶縁基体1と
なる原料粉末に適当な有機バインダー、溶剤を添加混合
して得た絶縁ペーストを、前記絶縁基体1となるセラミ
ックグリーンシート上に印刷塗布させた接続導体10とな
る金属ペースト上に従来周知のスクリーン印刷法を採用
して印刷塗布しておき、これを前記絶縁基体1となるセ
ラミックグリーンシート等を焼成するのと同時に焼成す
ることによって前記接続導体10上に被着される。
【００２５】また、前記流入防止膜11上には、前記ボン
ディングパッド8 の一部8aがダイパッド6 に対して反対
側から延出しており、該メタライズパッド8 で、流入防
止膜11上に延出した部位8aにボンディングワイヤー9 が
接続されている。
【００２６】前記ボンディングパッド8 の一部8aが流入
防止膜11上に延出していることから、ボンディングパッ
ド8 でボンディングワイヤー9 が接続可能な領域を広
く、且つダイパッド6 に近いものとすることができ、そ
の結果、半導体素子4 の各電極とボンディングパッド8
とを半導体素子4 に誤動作を起こさせない短いボンディ
ングワイヤー9 により容易に電気的に接続することが可
能となる。
【００２７】前記ボンディングパッド8 の一部8aは、ダ
イパッド6 及びボンディングパッド8 となる金属ペース
トと実質的に同一の金属ペーストを、前記絶縁基体1 と
なるセラミックグリーンシートに印刷塗布させたボンデ
ィングパッド8 となる金属ペースト及び流入防止膜11と
なる絶縁ペースト上に印刷塗布しておき、これを前記絶
縁基体1 となるセラミックグリーンシート等を焼成する
のと同時に焼成することによって流入防止膜11上にダイ
パッド6 に対して反対側から延出するようにして被着さ
れる。
【００２８】また、前記絶縁基体1 には、その上面から
側面を介して底面に導出し、且つ前記ボンディングパッ
ド8 に連続するメタライズ配線層12が被着形成されてい
る。
【００２９】前記メタライズ配線層12は、ボンディング
パッド8 を外部電気回路に接続するための導電路として
作用し、該メタライズ配線層12で絶縁基体1 下面に導出
した部位には外部電気回路に接続される外部リード端子
13が銀ろう等のろう材を介して取着されている。
【００３０】前記メタライズ配線層12は、タングステ
ン、モリブデン、マンガン、銀、銅等の金属粉末から成
り、例えばタングステンから成る場合、タングステン粉
末に適当な有機バインダー、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるセラミックグリーンシー
トに従来周知のスクリーン印刷法を採用して印刷塗布し
ておき、これを絶縁基体1 となるセラミックグリーンシ
ートを焼成するのと同時に焼成することにより絶縁基体
1 上面から側面を介して底面に導出し、且つ前記ボンデ
ィングパッド8 と連続するようにして被着される。
【００３１】尚、前記メタライズ配線層12は、その表面
にニッケルや金等の耐食性に優れ、且つ銀ろう等のろう
材との濡れ性に優れる金属から成るめっき金属層を0.1
〜20μｍ程度の厚みに被着させておくと、メタライズ配
線層12が酸化腐食するのを有効に防止することができる
とともにメタライズ配線層12に外部リード端子13を容
易、且つ強固に接続することができる。従って通常、前
記メタライズ配線層12の表面にはニッケルや金等の耐食
性に優れ、且つ銀ろう等のろう材との濡れ性に優れる金
属から成るめっき金属層が被着される。
【００３２】また、前記メタライズ配線層12に銀ろう等
のろう材を介して取着された外部リード端子13は、半導
体素子4 の各電極を外部電気回路に電気的に接続するた
めの接続手段として作用し、該外部リード端子13を外部
電気回路基板の配線導体に半田等を介して接続すること
により半導体素子4 がボンディングワイヤー9 、メタラ
イズパッド8 、メタライズ配線層12及び外部リード端子
13を介して外部電気回路に電気的に接続されることとな
る。
【００３３】前記外部リード端子13は、鉄−ニッケル−
コバルト合金や鉄−ニッケル合金等の金属から成り、該
鉄−ニッケル−コバルト合金等の金属から成る板材に従
来周知の打ち抜き加工法やエッチング加工法等の金属加
工を施すことにより所定の形状に製作される。
【００３４】更に、前記外部リード端子13をメタライズ
配線層12に銀ろう等のろう材を介して取着するには、前
記外部リード端子13の一端とメタライズ配線層12とをこ
れらの間に例えば箔状の銀ろう材を挟んで対向配置させ
るとともにこれらを約800 〜900 ℃の温度に加熱し、銀
ろう材を一旦溶融させ後、冷却固化することによって行
われる。
【００３５】また更に、前記絶縁基体1 の上面にはダイ
パッド6 及びボンディングパッド8を囲繞するようにし
て枠状の絶縁枠体2 が積層一体化されている。
【００３６】前記絶縁枠体2は、絶縁基体1とで半導体素
子4を収容するための空所となる凹部を形成する作用を
為し、絶縁基体1上面にダイパッド6及びボンディングパ
ッド8を囲繞するようにして積層一体化されることによ
り、半導体素子4を収容するための空所となる凹部が形
成される。
【００３７】前記絶縁枠体2 は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合、酸化アルミニウム、酸化珪素、酸化マグネ
シウム、酸化カルシウム等の原料粉末に適当な有機バイ
ンダー、溶剤等を添加混合して泥漿状のセラミックスラ
リーを得るとともに前記セラミックスラリーを従来周知
のドクターブレード法を採用してシート状となすことに
よりセラミックグリーンシートを得、しかる後、前記セ
ラミックグリーンシートに適当な打ち抜き加工や切断加
工等を施すとともにこれを前記絶縁基体1 となるセラミ
ックグリーンシート上に熱圧着し、これを前記絶縁基体
1 となるセラミックグリーンシートを焼成するのと同時
に焼成することにより絶縁基体1上面にダイパッド6 及
びボンディングパッド8 を囲繞するようにして積層一体
化される。
【００３８】前記絶縁枠体２の上面にはまた、蓋体3 が
金−錫ろう材、半田、ガラス、樹脂等の封止材を介し
て、或いはシームウエルド法等の溶接法により接合さ
れ、これによって絶縁基体1 と絶縁枠体2 と蓋体3 とか
ら成る容器5 内部に半導体素子4が気密に封止されるこ
ととなる。
【００３９】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1 のダイパッド6 上に半導体素
子4 を金−シリコンろう材等の導電性接着部材7 を介し
て接着固定するとともに該半導体素子4 の各電極をボン
ディングワイヤー9 を介してボンディングパッド8 に電
気的に接続し、最後に絶縁枠体2 の上面に蓋体3 を接合
することにより製品としての半導体装置となる。
【００４０】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、ダイパッドとボンディングパッドを接続する接
続導体上に導電性接着部材との濡れ性が悪い材料からな
成る流入防止膜が被着されていることから、導電性接着
部材がダイパッドからボンディングパッドに流入するこ
とは一切なく、従って、ボンディングワイヤーをメタラ
イズパッドに強固に接続することができる。
【００４１】また前記流入防止膜上にボンディングパッ
ドの一部を延出させたことからボンディングパット上で
ボンディングワイヤーを接続可能な領域を大きく、且つ
ダイパッドから近いものとなすことができ、その結果、
半導体素子の各電極とボンディングパッドとを半導体素
子に誤動作を起こさせない短いボンディングワイヤーに
より容易に電気的に接続することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す蓋体を除いた平面図である。
【図２】図１のＸーＸ線断面図である。
【図３】従来の半導体素子収納用パッケージの一例を示
す断面図である。
【符号の説明】
１・・・・・・絶縁基体 ２・・・・・・絶縁枠体 ３・・・・・・蓋体 ４・・・・・・半導体素子 ６・・・・・・ダイパッド ７・・・・・・導電性接着部材 ８・・・・・・ボンディングパッド ９・・・・・・ボンディングワイヤー １０・・・・・・接続導体 １１・・・・・・流入防止膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】上面に半導体素子が導電性接着部材を介し
    て接着固定されるダイパッドと、半導体素子の電極がボ
    ンディングワイヤーを介して電気的に接続される複数の
    ボンディングパッドと、前記ダイパッドとボンディング
    パッドの少なくとも一つを接続する接続導体とが被着形
    成された平板状の絶縁基体と、前記絶縁基体上面に前記
    ダイパッド及びボンディングパッドを囲繞するようにし
    て接合された絶縁枠体と、蓋体とから成る半導体素子収
    納用パッケージであって、前記絶縁基体の接続導体上に
    前記導電性接着部材との濡れ性が悪い流入防止膜が被着
    されているとともに該流入防止膜上に前記ボンディング
    パッドの一部が前記ダイパッドに対して反対側から延出
    していることを特徴とする半導体素子収納用パッケー
    ジ。
JP07196795A 1995-03-29 1995-03-29 半導体素子収納用パッケージ Expired - Fee Related JP3145602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07196795A JP3145602B2 (ja) 1995-03-29 1995-03-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07196795A JP3145602B2 (ja) 1995-03-29 1995-03-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH08274207A JPH08274207A (ja) 1996-10-18
JP3145602B2 true JP3145602B2 (ja) 2001-03-12

Family

ID=13475761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07196795A Expired - Fee Related JP3145602B2 (ja) 1995-03-29 1995-03-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3145602B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470946B1 (ko) * 2013-01-22 2014-12-09 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법

Also Published As

Publication number Publication date
JPH08274207A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
JPH11126847A (ja) 電子部品収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3145602B2 (ja) 半導体素子収納用パッケージ
JP3556567B2 (ja) 電子部品収納用パッケージ
JP4614594B2 (ja) 電子部品収納用パッケージ
JP2948998B2 (ja) 電子素子収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH08288415A (ja) 半導体素子収納用パッケージ
JPH11126836A (ja) 圧電振動子収納用パッケージ
JP3164802B1 (ja) 電子部品収納用パッケージ
JP4279970B2 (ja) 電子部品収納用容器
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3297579B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2004140111A (ja) 配線基板
JP3138186B2 (ja) 半導体装置
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP2001185675A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees