JP3523445B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3523445B2
JP3523445B2 JP07867997A JP7867997A JP3523445B2 JP 3523445 B2 JP3523445 B2 JP 3523445B2 JP 07867997 A JP07867997 A JP 07867997A JP 7867997 A JP7867997 A JP 7867997A JP 3523445 B2 JP3523445 B2 JP 3523445B2
Authority
JP
Japan
Prior art keywords
conductor layer
notch
electronic component
wiring board
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07867997A
Other languages
English (en)
Other versions
JPH10275874A (ja
Inventor
芳幸 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP07867997A priority Critical patent/JP3523445B2/ja
Publication of JPH10275874A publication Critical patent/JPH10275874A/ja
Application granted granted Critical
Publication of JP3523445B2 publication Critical patent/JP3523445B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子や圧電
振動子・表面弾性波素子等の電子部品を搭載する、なら
びにそれらを気密に収容するための電子部品収納用パッ
ケージに使用される、配線基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子や圧電振動子・表面弾
性波素子等の電子部品を搭載する配線基板、ならびにそ
れら電子部品を収容するための電子部品収納用パッケー
ジに使用される配線基板は一般に、酸化アルミニウム質
焼結体や窒化アルミニウム質焼結体・ムライト質焼結体
・炭化珪素質焼結体・ガラスセラミックス質焼結体等の
電気絶縁材料から成り、その上面に電子部品が搭載され
る凹部等の搭載部が形成された絶縁基体と、絶縁基体の
搭載部周辺から下面にかけて導出するタングステン・モ
リブデン・マンガン・銅・銀等の金属粉末焼結体から成
るメタライズ配線導体層とから構成されており、絶縁基
体の搭載部の上面に電子部品をろう材・ガラス・樹脂等
の接着剤を介して搭載固定するとともにこの電子部品の
各電極をボンディングワイヤを介して配線導体層に電気
的に接続し、しかる後、電子部品収納用パッケージであ
れば絶縁基体の上面に蓋体を取着し、絶縁基体と蓋体と
から成る容器内部に電子部品を気密に封止することによ
って製品としての電子装置となる。このような電子装置
は、配線導体層で絶縁基体下面に導出した部位を外部電
気回路基板の配線導体に半田等を介して接続することに
より、内部に収容する半導体素子が外部電気回路に接続
されることとなる。
【０００３】また、かかる従来の配線基板は、その配線
基板に搭載した電子部品と配線導体層とのボンディング
ワイヤによる接続が一般に画像認識装置を利用した自動
機により行なわれていることから、配線導体層へのボン
ディングワイヤ接続の基準となる位置が画像認識装置に
より認識できるように絶縁基体の搭載部周辺に位置認識
マークが設けられている。
【０００４】この絶縁基体に設けられる位置認識マーク
は、通常、絶縁基体上で配線導体層に近接した位置に設
けられるが、絶縁基体上に配線導体層に近接して設ける
だけの領域が確保できない場合には、配線導体層の一部
に開口を形成することによって設けられる。
【０００５】なお、この従来の配線基板はセラミックグ
リーンシート積層法により製作され、具体的には、まず
複数枚のセラミックグリーンシートを準備するとともに
これらセラミックグリーンシートに適当な打ち抜き加工
を施し、次にそれらセラミックグリーンシートに焼成後
に配線導体層となる金属ペーストを従来周知のスクリー
ン印刷法を採用して所定パターンに印刷塗布するととも
にそれらセラミックグリーンシートを積層してセラミッ
クグリーンシート積層体となし、最後にこのセラミック
グリーンシート積層体を高温で焼成することによって製
作される。
【０００６】
【発明が解決しようとする課題】しかしながら、配線基
板においては、近年の電子装置の小型化・高密度化の要
求に伴って、ボンディングワイヤが接続される配線導体
層の幅が約0.2 ｍｍ以下と狭いものとなってきており、
このため配線導体層に位置認識マークとなる開口を形成
しようとすると、配線基板の絶縁基体となるセラミック
グリーンシートに配線導体層となる金属ペーストをスク
リーン印刷法により所定パターンに印刷塗布する際に位
置認識マークとなる開口の径を約0.2 ｍｍ未満と小さい
ものとせざるを得ないことから、配線導体層となる金属
ペーストの一部がその金属ペーストの有する表面張力の
影響等で開口を塞ごうとする力により開口内の絶縁基体
表面に濡れ広がり、位置認識マークとなる開口の形状が
いびつなものとなったり潰れてしまったりして、その結
果、画像認識装置で位置認識マークを正確に認識するこ
とができなくなり、画像認識装置を利用した自動機によ
りボンディングワイヤを所定の配線導体層に正確に接続
させることができなくなってしまうという欠点を有して
いた。
【０００７】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体上面に電子部品が搭載される搭載部および電子部
品が電気的に接続される配線導体層を金属ペーストを印
刷塗布して形成して成る配線基板であって、配線導体層
の一部に位置認識用の円形の切欠部を形成するととも
に、切欠部直下の絶縁基体に切欠部と同形状の穴を設け
たことを特徴とするものである。
【０００８】また、本発明の配線基板は、絶縁基体上面
に電子部品が搭載される搭載部および電子部品が電気的
に接続される配線導体層を形成し、搭載部上面に電子部
品が接合固定される搭載部導体層を金属ペーストを印刷
塗布して形成して成る配線基板であって、搭載部導体層
の一部に位置認識用の円形の切欠部を形成するととも
に、切欠部直下の絶縁基体に切欠部と同形状の穴を設け
たことを特徴とするものである。
【０００９】本発明の配線基板によれば、配線導体層の
一部に位置認識用の円形の切欠部を形成するとともに、
この切欠部直下の絶縁基体にその切欠部と同形状の穴を
設けたことから、配線基板の絶縁基体となるセラミック
グリーンシートに配線導体層となる金属ペーストをスク
リーン印刷法によりその一部に位置認識用の切欠部を形
成した所定パターンに印刷塗布した際に、金属ペースト
の一部がその金属ペーストの有する表面張力の影響等に
より切欠部を塞ごうとしても、その切欠部直下の絶縁基
体に切欠部と同形状の穴が設けられているために、切欠
部を塞ぐように濡れ広がることはできず、その結果、配
線導体層に所望の形状の切欠部を正確に形成することが
できる。
【００１０】また、本発明の配線基板によれば、搭載部
上面に形成された、電子部品が接合固定される搭載部導
体層の一部に位置認識用の円形の切欠部を形成するとと
もに、この切欠部直下の絶縁基体にその切欠部と同形状
の穴を設けたことから、配線基板の絶縁基体となるセラ
ミックグリーンシートに搭載部導体層となる金属ペース
トをスクリーン印刷法によりその一部に位置認識用の切
欠部を形成した所定パターンに印刷塗布した際に、金属
ペーストの一部がその金属ペーストの有する表面張力の
影響等により切欠部を塞ごうとしても、その切欠部直下
の絶縁基体に切欠部と同形状の穴が設けられているため
に、切欠部を塞ぐように濡れ広がることはできず、その
結果、搭載部導体層に所望の形状の切欠部を正確に形成
することができる。
【００１１】
【発明の実施の形態】次に本発明を添付の図面を基に説
明する。
【００１２】図１は本発明の配線基板を電子部品を収容
する電子部品収納用パッケージに適用した場合の実施の
形態の一例を示す断面図であり、同図において１は絶縁
基体、２は配線導体層である。この絶縁基体１と配線導
体層２とで電子部品３を搭載する配線基板４が構成され
る。
【００１３】絶縁基体１は、酸化アルミニウム質焼結体
や窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・ガラスセラミック焼結体等の電気絶縁材
料から成り、その上面に電子部品３を搭載するための凹
部等の搭載部１ａを有し、この搭載部１ａの上面に電子
部品３がろう材・ガラス・樹脂等の接着剤を介して搭載
固定される。
【００１４】絶縁基体１は、例えば酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム・酸化珪素・酸
化カルシウム・酸化マグネシウム等の原料粉末に適当な
バインダ・溶剤を添加混合して泥漿状となすとともにこ
れを従来周知のドクターブレード法等を採用してシート
状となすことによって複数枚のセラミックグリーンシー
トを得、しかる後、所定のセラミックグリーンシートの
各々に適当な打ち抜き加工を施すとともにこれらを上下
に積層し、高温（約1600℃）で焼成することによって製
作される。
【００１５】また、絶縁基体１には搭載部１ａ周辺から
下面等にかけて複数個の配線導体層２が被着形成されて
おり、この配線導体層２の搭載部１ａ内部の部位には電
子部品３の各電極がボンディングワイヤ５を介して電気
的に接続され、また絶縁基体１の下面等に導出された部
位は半田等の電気的接続手段を介して外部電気回路基板
の配線導体に電気的に接続される。
【００１６】配線導体層２は、タングステン・モリブデ
ン・マンガン・銅・銀等の金属粉末焼結体から成り、タ
ングステン等の金属粉末に適当な有機バインダ・溶剤を
添加混合して得た金属ペーストを絶縁基体１となるセラ
ミックグリーンシートに予め従来周知のスクリーン印刷
法により所定パターンに印刷塗布しておくことによって
絶縁基体１の搭載部１ａ内から下面等にかけて被着され
る。
【００１７】また、配線導体層２には、図２に配線基板
４の要部拡大平面図で示すように、その一部に位置認識
用の切欠部２ａが形成されている。
【００１８】切欠部２ａの形状は円形であり、画像認識
装置の仕様に応じてその装置で認識できる所望の種々の
大きさとすることができ、いずれの大きさであっても位
置認識を正確に行なうことができるものとなる。
【００１９】配線導体層２に形成された位置認識用の切
欠部２ａは、画像認識装置を利用した自動機によりボン
ディングワイヤ５を配線導体層に接続する際に画像認識
装置にボンディングワイヤ５を接続する基準となる位置
を認識させるための位置認識マークとして機能し、絶縁
基体１となるセラミックグリーンシートに配線導体層２
となる金属ペーストを所定パターンに塗布する際、その
パターンの一部に切欠部２ａとなる開口を設けておくこ
とによって形成される。
【００２０】さらに、絶縁基板１には、前記切欠部２ａ
直下の絶縁基体１上面にその切欠部２ａと同形状を有す
る穴１ｂが設けられている。
【００２１】この絶縁基体１に設けられた穴１ｂは、配
線導体層２となる金属ペーストを、その一部に位置認識
用の切欠部２ａを有するようにして絶縁基体１となるセ
ラミックグリーンシートに印刷塗布する際、印刷された
金属ペーストの一部がその金属ペーストの有する表面張
力の影響等で切欠部２ａ内の絶縁基体１表面に濡れ広が
るのを防止する作用をなす。
【００２２】これにより、絶縁基体１となるセラミック
グリーンシートに配線導体層２となる金属ペーストをス
クリーン印刷法により所定パターンに印刷塗布した際、
印刷された金属ペーストの一部がそのパターン中に形成
された切欠部２ａを塞ごうとしても、金属ペーストの濡
れ広がりは切欠部２ａと同形状で絶縁基体に設けられた
穴１ｂに有効に阻まれ、その結果、配線導体層２に所望
の形状の切欠部２ａが正確に形成され、画像認識装置で
切欠部２ａを正確に認識できるようになり、画像認識装
置を利用した自動機によりボンディングワイヤ５を所定
の配線導体層２に正確に接続させることができる。
【００２３】なお、絶縁基体１に設けた穴１ｂは、例え
ば絶縁基体１となるセラミックグリーンシートの所定位
置すなわち配線導体層２中に切欠部２ａを形成する位置
に従来周知のパンチング法やレーザ法等により切欠部２
ａと同形状の孔を穿孔しておくことによって、配線導体
層２の切欠部２ａの直下に同形状を有する穴１ｂとして
形成される。
【００２４】かくして本発明の配線基板を使用した電子
部品収納用パッケージによれば、絶縁基体１の搭載部１
ａの上面に電子部品３をろう材・ガラス・樹脂等の接着
剤を介して搭載固定するとともに電子部品３の各電極を
画像認識装置を利用した自動機によりボンディングワイ
ヤ５を介して配線導体層２に電気的に接続し、しかる
後、絶縁基体１の上面に金属やセラミック等から成る蓋
体６をガラス・樹脂・ろう材等の封止材を介して接合さ
せ、絶縁基体１と蓋体６とから成る容器内部に電子部品
３を気密に収容することによって製品としての電子装置
が完成する。
【００２５】次に、図３は本発明の配線基板の実施の形
態の他の例を示す図１と同様の断面図であり、同図にお
いて図１と同様の箇所には同じ符号を付してある。
【００２６】図３に示した配線基板においては、絶縁基
体１の搭載部１ａの上面に電子部品３を取着させるため
の下地金属層となる搭載部導体層２’を形成し、この搭
載部導体層２’の一部に位置認識用の切欠部２ａ’を形
成するとともに、この切欠部２ａ’直下の絶縁基体１上
面にその切欠部２ａ’と同形状の穴１ｂ’を設けたもの
である。
【００２７】このように搭載部導体層２’の一部に位置
認識用の切欠部２ａ’を形成した場合には、画像認識装
置を利用した自動機により電子部品３を絶縁基体１の搭
載部１ｓ上面の所定位置に正確に搭載させることができ
る。
【００２８】これら搭載部導体層２’およびその一部に
形成する位置認識用の切欠部２ａ’、ならびに穴１ｂ’
については、前述の配線導体層２およびその一部に形成
する位置認識用の切欠部２ａならびに穴１ｂと同様にし
て形成しあるいは設ければよい。
【００２９】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態の例では電子部品を収容する電子部品収納用パッ
ケージを例に説明したが、本発明の配線基板は電子部品
が搭載される多層回路基板等にも適用され得ることは言
うまでもない。
【００３０】
【発明の効果】本発明の配線基板によれば、配線導体層
の一部に位置認識用の円形の切欠部を形成するととも
に、この切欠部直下の絶縁基体にその切欠部と同形状の
穴を設けたことから、配線基板の絶縁基体となるセラミ
ックグリーンシートに配線導体層となる金属ペーストを
スクリーン印刷法によりその一部に位置認識用の切欠部
を形成した所定パターンに印刷塗布した際に、金属ペー
ストの一部がその金属ペーストの有する表面張力の影響
等により切欠部を塞ごうとしても、その切欠部直下の絶
縁基体に切欠部と同形状の穴が設けられているために、
切欠部を塞ぐように濡れ広がることはできず、その結
果、配線導体層に所望の形状の切欠部を正確に形成する
ことができる。
【００３１】また、本発明の配線基板によれば、搭載部
上面に形成された、電子部品が接合固定される搭載部導
体層の一部に位置認識用の円形の切欠部を形成するとと
もに、この切欠部直下の絶縁基体にその切欠部と同形状
の穴を設けたことから、配線基板の絶縁基体となるセラ
ミックグリーンシートに搭載部導体層となる金属ペース
トをスクリーン印刷法によりその一部に位置認識用の切
欠部を形成した所定パターンに印刷塗布した際に、金属
ペーストの一部がその金属ペーストの有する表面張力の
影響等により切欠部を塞ごうとしても、その切欠部直下
の絶縁基体に切欠部と同形状の穴が設けられているため
に、切欠部を塞ぐように濡れ広がることはできず、その
結果、搭載部導体層に所望の形状の切欠部を正確に形成
することができる。
【００３２】以上により、本発明の配線基板によれば、
配線導体層または搭載部導体層の一部に所望の形状の位
置認識用の切欠部を正確に形成することができ、その結
果、画像認識装置でそれら位置認識用の切欠部を正確に
認識することができるものとなり、画像認識装置を利用
した自動機によりボンディングワイヤを所定の配線導体
層に正確に接続させたり、あるいは画像認識装置を利用
した自動機により電子部品を絶縁基体の搭載部の所定の
位置に正確に搭載させたりすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板を電子部品を収容する電子部
品収納用パッケージに適用した場合の実施の形態の一例
を示す断面図である。
【図２】図１に示す配線基板の要部拡大平面図である。
【図３】本発明の配線基板の実施の形態の他の例を示す
断面図である。
【符号の説明】
１・・・・・・・絶縁基体 １ａ・・・・・・・搭載部 １ｂ、１ｂ’・・・切欠部と同形状の穴 ２・・・・・・・配線導体層 ２’・・・・・・搭載部導体層 ２ａ、２ａ’・・・位置認識用の切欠部 ３・・・・・・・電子部品 ４・・・・・・・配線基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 301 H01L 23/50 H01L 21/52

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁基体上面に電子部品が搭載される搭
    載部および前記電子部品が電気的に接続される配線導体
    層を金属ペーストを印刷塗布して形成して成る配線基板
    であって、前記配線導体層の一部に位置認識用の円形の
    切欠部を形成するとともに、該切欠部直下の絶縁基体に
    前記切欠部と同形状の穴を設けたことを特徴とする配線
    基板。
  2. 【請求項２】 絶縁基体上面に電子部品が搭載される搭
    載部および前記電子部品が電気的に接続される配線導体
    層を形成し、前記搭載部上面に前記電子部品が接合固定
    される搭載部導体層を金属ペーストを印刷塗布して形成
    して成る配線基板であって、前記搭載部導体層の一部に
    位置認識用の円形の切欠部を形成するとともに、該切欠
    部直下の絶縁基体に前記切欠部と同形状の穴を設けたこ
    とを特徴とする配線基板。
JP07867997A 1997-03-31 1997-03-31 配線基板 Expired - Fee Related JP3523445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07867997A JP3523445B2 (ja) 1997-03-31 1997-03-31 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07867997A JP3523445B2 (ja) 1997-03-31 1997-03-31 配線基板

Publications (2)

Publication Number Publication Date
JPH10275874A JPH10275874A (ja) 1998-10-13
JP3523445B2 true JP3523445B2 (ja) 2004-04-26

Family

ID=13668567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07867997A Expired - Fee Related JP3523445B2 (ja) 1997-03-31 1997-03-31 配線基板

Country Status (1)

Country Link
JP (1) JP3523445B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377470B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP6040993B2 (ja) * 2012-11-21 2016-12-07 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10275874A (ja) 1998-10-13

Similar Documents

Publication Publication Date Title
US6860006B2 (en) Method for manufacturing a monolithic ceramic electronic component
US5512786A (en) Package for housing semiconductor elements
JP3523445B2 (ja) 配線基板
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
JP2948998B2 (ja) 電子素子収納用パッケージ
JP2003007892A (ja) 配線基板
JP3911473B2 (ja) 半導体装置搭載基板
JP2001274280A (ja) 多数個取りセラミック配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4587587B2 (ja) 電子部品搭載用基板
JP2002359340A (ja) 多層回路基板
JP2002231845A (ja) 電子部品収納用パッケージ
JP3935833B2 (ja) 電子装置
JP4423181B2 (ja) 複数個取り配線基板
JP4514597B2 (ja) 電子部品実装用基板
JP3866128B2 (ja) 配線基板
JP2003218256A (ja) 電子部品収納用パッケージ
JP3164802B1 (ja) 電子部品収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3441319B2 (ja) 表面実装型半導体装置
JP2721793B2 (ja) 配線基板の製造方法
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3872400B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees