JP6040993B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6040993B2
JP6040993B2 JP2014548374A JP2014548374A JP6040993B2 JP 6040993 B2 JP6040993 B2 JP 6040993B2 JP 2014548374 A JP2014548374 A JP 2014548374A JP 2014548374 A JP2014548374 A JP 2014548374A JP 6040993 B2 JP6040993 B2 JP 6040993B2
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating substrate
semiconductor chip
mark
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014548374A
Other languages
English (en)
Other versions
JPWO2014080476A1 (ja
Inventor
貴之 松本
貴之 松本
啓太 大西
啓太 大西
古賀　万寿夫
万寿夫 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6040993B2 publication Critical patent/JP6040993B2/ja
Publication of JPWO2014080476A1 publication Critical patent/JPWO2014080476A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20656—Length ranges larger or equal to 5000 microns less than 6000 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電鉄・風力発電などに使われる半導体装置及びその製造方法に関する。
半導体装置の絶縁性を確保するために、装置内部にシリコーンゲル等の封止材を注入している。ワイヤボンド等の工程で絶縁基板の位置認識に使用する穴が絶縁基板の配線パターンに設けられている（例えば、特許文献１参照）。
特開２００２−２９９５５１号公報
この位置認識用の穴がはんだ付け部付近にある場合、はんだ付け部から流れ出たはんだが穴に流れ込むことがある。その際、はんだは自身の表面張力により球状や円盤状の形になる。このため、穴の径が３ｍｍ以下と小さい場合には、はんだが穴の底まで流れ込まず、穴の上部のみを覆うことがある。従って、穴の中に封止材が流れ込むことができずに空隙が生じる。
空隙内の空気の絶縁強度はシリコーンゲル等の封止材の絶縁強度の１０分の１程度である。従って、空隙内においてはんだと絶縁基板との間で部分放電が発生するという問題があった。また、位置認識用の穴の径を大きくすると組立に必要な領域を十分に確保できないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は部分放電の発生を防ぐことができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置の製造方法は、絶縁基板の配線パターン上にはんだ付け部を形成する工程と、前記配線パターンの外周を覆う保護膜と前記配線パターン上に配置されたマークをソルダーレジストにより同時に形成する工程と、前記絶縁基板上に半導体チップを実装する工程と、前記マークにより前記絶縁基板の位置を認識して前記半導体チップにワイヤをボンディングする工程と、前記はんだ付け部に電極をはんだにより接合する工程と、前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止材により封止する工程とを備えることを特徴とする。
本発明により、部分放電の発生を防ぐことができる。
本願発明の実施の形態１に係る半導体装置を示す平面図である。 図１のＩ−ＩＩに沿った断面図である。 本願発明の実施の形態１に係る半導体装置の製造工程を示す平面図である。 比較例に係る半導体装置を示す断面図である。 本願発明の実施の形態２に係る半導体装置を示す平面図である。 図５のＩ−ＩＩに沿った断面図である。 本願発明の実施の形態３に係る半導体装置を示す平面図である。 図７のＩ−ＩＩに沿った断面図である。 本願発明の実施の形態４に係る半導体装置を示す平面図である。 本願発明の実施の形態５に係る半導体装置を示す平面図である。 図１０のＩ−ＩＩに沿った断面図である。 本願発明の実施の形態６に係る半導体装置を示す平面図である。 図１２のＩ−ＩＩに沿った断面図である。 本願発明の実施の形態７に係る半導体装置を示す平面図である。 図１４のＩ−ＩＩに沿った断面図である。
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は本願発明の実施の形態１に係る半導体装置を示す平面図である。図２は図１のＩ−ＩＩに沿った断面図である。絶縁基板１の上面に配線パターン２が設けられ、下面に金属パターン３が設けられている。はんだ付け部４が配線パターン２上に設けられている。Ｎｉめっきマーク５が配線パターン２上に設けられている。はんだ付け部４とマークは同じ材質であるＮｉからなる。
半導体チップ６が絶縁基板１上に実装されている。ワイヤ７が半導体チップ６にボンディングされている。電極８がはんだ付け部４にはんだ９により接合されている。ベース板１０がはんだ１１により金属パターン３に接合されている。これら全体をケース１２が覆い、封止材１３が絶縁基板１、半導体チップ６、ワイヤ７、及び電極８を封止している。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図３は本願発明の実施の形態１に係る半導体装置の製造工程を示す平面図である。まず、絶縁基板１の配線パターン２上にはんだ付け部４とＮｉめっきマーク５をめっきにより同時に形成する。次に、絶縁基板１上に半導体チップ６を実装する。
次に、Ｎｉめっきマーク５により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。次に、はんだ付け部４に電極８をはんだ９により接合する。次に、ベース板１０をはんだ１１により金属パターン３に接合する。最後に、これら全体をケース１２で覆って、絶縁基板１、半導体チップ６、ワイヤ７、及び電極８を封止材１３により封止する。
続いて、本実施の形態の効果を比較例と比較して説明する。図４は比較例に係る半導体装置を示す断面図である。比較例では、位置認識用の穴１４が設けられている。はんだ付け部４から流れ出たはんだ９が穴１４の上部を覆って空隙が生じ、その空隙が原因ではんだ９と絶縁基板１との間で部分放電が発生するという問題がある。
一方、本実施の形態では、はんだ付け部４から流れ出たはんだ９がＮｉめっきマーク５を覆っても空隙は生じない。このため、部分放電の発生を防ぐことができる。また、Ｎｉめっきマーク５の大きさをφ３ｍｍ以下にすれば、組立に必要な領域を十分に確保できる。また、配線パターン２がＡｌの場合、はんだ付け部４を通常はＮｉめっきで製作する。そこで、はんだ付け部４とＮｉめっきマーク５をＮｉめっきにより同時に形成することで、工程数を減らすことができる。
実施の形態２．
図５は本願発明の実施の形態２に係る半導体装置を示す平面図である。図６は図５のＩ−ＩＩに沿った断面図である。なお、図５において半導体チップ６やワイヤ７は省略している。
実施の形態１のＮｉめっきマーク５の代わりに、ソルダーレジストからなるレジストマーク１５が配線パターン２上に配置されている。ソルダーレジストからなる保護膜１６が配線パターン２の外周を覆っている。この保護膜１６と
レジストマーク１５をソルダーレジストにより同時に形成する。このレジストマーク１５により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。その他の構成及び製造工程は実施の形態１と同様である。
ソルダーレジストからなるレジストマーク１５には、はんだ付け部４から流れ出たはんだ９が付着しないので空隙も生じない。このため、部分放電の発生を防ぐことができる。また、配線パターン２がＣｕであれば通常はんだ付け部４の周囲をソルダーレジストからなる保護膜１６で覆う。そこで、保護膜１６とレジストマーク１５をソルダーレジストにより同時に形成することで、工程数を減らすことができる。
実施の形態３．
図７は本願発明の実施の形態３に係る半導体装置を示す平面図である。図８は図７のＩ−ＩＩに沿った断面図である。なお、図７において半導体チップ６やワイヤ７は省略している。
ソルダーレジストからなる保護膜１６が絶縁基板１上に設けられている。この保護膜１６は、はんだ付け部４に配置された開口１７とはんだ付け部４以外に配置された開口１８を有する。電極８が開口１７を介してはんだ付け部４にはんだ９により接合されている。そして、開口１８により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。その他の構成及び製造工程は実施の形態１と同様である。
はんだ付け部４から流れ出たはんだ９はソルダーレジストからなる保護膜１６に付着しないので、開口１８までは到達せず、空隙も生じない。このため、部分放電の発生を防ぐことができる。また、配線パターン２がＣｕであれば通常はんだ付け部４の周囲をソルダーレジストからなる保護膜１６で覆う。そこで、保護膜１６の形成時に位置合わせマークである開口１８を形成することで、工程数を減らすことができる。
実施の形態４．
図９は本願発明の実施の形態４に係る半導体装置を示す平面図である。なお、図９において半導体チップ６やワイヤ７は省略している。
実施の形態１のＮｉめっきマーク５の代わりに、絶縁基板１の配線パターン２の外周部に切り欠き１９が設けられている。この切り欠き１９により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。その他の構成及び製造工程は実施の形態１と同様である。
はんだ付け部４から流れ出たはんだ９が切り欠き１９の上部を覆っても、配線パターン２のサイドから封止材１３が切り欠き１９内部に入り込むため、空隙が生じない。このため、部分放電の発生を防ぐことができる。なお、切り欠き１９が平面視で三角形であれば、配線パターン２のサイド側が広く開放して内部に封止材が入り込みやすくなる。
実施の形態５．
図１０は本願発明の実施の形態５に係る半導体装置を示す平面図である。図１１は図１０のＩ−ＩＩに沿った断面図である。なお、図１０において半導体チップ６やワイヤ７は省略している。
絶縁基板１は、溝２０により互いに分離された配線パターン２１，２２を有する。はんだ付け部４が配線パターン２１上に設けられ、実施の形態１のＮｉめっきマーク５の代わりに位置認識用の穴２３が配線パターン２２に設けられている。この穴２３により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。その他の構成及び製造工程は実施の形態１と同様である。
はんだ付け部４を設けた配線パターン２１と位置認識用の穴２３を設けた配線パターン２２を溝２０により分離することで、はんだ付け部４から流れ出たはんだ９が穴２３に到達しないため、部分放電の発生を防ぐことができる。そして、はんだ９が溝２０の上部を覆っても、配線パターン２のサイドから封止材１３が溝２０の内部に入り込むため、空隙が生じない。また、溝２０の幅を１ｍｍ以下にすれば、組立に必要な領域を十分に確保できる。
実施の形態６．
図１２は本願発明の実施の形態６に係る半導体装置を示す平面図である。図１３は図１２のＩ−ＩＩに沿った断面図である。なお、図１２において半導体チップ６やワイヤ７は省略している。
実施の形態１のＮｉめっきマーク５の代わりに位置認識用の穴２４が配線パターン２に設けられている。この穴２４により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。はんだ付け部４と穴２４の間隔は５ｍｍ以上離れている。その他の構成及び製造工程は実施の形態１と同様である。
はんだ付け部４と穴２４の間隔を５ｍｍ以上離すことにより、はんだ付け部４から流れ出たはんだ９が配線パターン２に到達しないため、部分放電の発生を防ぐことができる。また、ワイヤボンドの領域を広く確保しているので、組立に必要な領域を十分に確保できる。
実施の形態７．
図１４は本願発明の実施の形態７に係る半導体装置を示す平面図である。図１５は図１４のＩ−ＩＩに沿った断面図である。なお、図１４において半導体チップ６やワイヤ７は省略している。
絶縁基板１は、溝２０により互いに分離された配線パターン２１，２２を有する。はんだ付け部４が配線パターン２１上に設けられ、実施の形態１のＮｉめっきマーク５の代わりに位置認識用の穴２４が配線パターン２１に設けられ、位置認識用の穴２３が配線パターン２２に設けられている。この穴２３，２４により絶縁基板１の位置を認識して半導体チップ６にワイヤ７をボンディングする。はんだ付け部４と穴２４の間隔は５ｍｍ以上離れている。その他の構成及び製造工程は実施の形態１と同様である。
はんだ付け部４を設けた配線パターン２１と位置認識用の穴２３を設けた配線パターン２２を溝２０により分離することで、はんだ付け部４から流れ出たはんだ９が穴２３に到達しないため、部分放電の発生を防ぐことができる。また、同じ配線パターン２１に設けられたはんだ付け部４と穴２４の間隔を５ｍｍ以上離すことにより、はんだ付け部４から流れ出たはんだ９が配線パターン２に到達しないため、部分放電の発生を防ぐことができる。これにより、部分放電の発生を防ぎながら設計の自由度を向上させることができる。
なお、実施の形態５〜７において、位置認識用の穴２３，２４の代わりに、実施の形態１〜４のようなＮｉめっきマーク５、レジストマーク１５、ソルダーレジストの開口１８、切り欠き１９を用いてもよい。これにより部分放電の発生を更に確実に防ぐことができる。
１ 絶縁基板、２ 配線パターン、４ はんだ付け部、５ Ｎｉめっきマーク（マーク）、６ 半導体チップ、７ ワイヤ、８ 電極、９ はんだ、１３ 封止材、１５ レジストマーク（マーク）、１７ 開口（第１の開口）、１８ 開口（第２の開口）、１９ 切り欠き、２０ 溝、２１ 配線パターン（第１の配線パターン）、２２ 配線パターン（第２の配線パターン）、２３，２４ 穴（マーク）

Claims (6)

  1. 絶縁基板の配線パターン上にはんだ付け部を形成する工程と、
    前記配線パターンの外周を覆う保護膜と前記配線パターン上に配置されたマークをソルダーレジストにより同時に形成する工程と、
    前記絶縁基板上に半導体チップを実装する工程と、
    前記マークにより前記絶縁基板の位置を認識して前記半導体チップにワイヤをボンディングする工程と、
    前記はんだ付け部に電極をはんだにより接合する工程と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止材により封止する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 溝により互いに分離された第１及び第２の配線パターンを絶縁基板上に形成する工程と、
    前記第１の配線パターン上にはんだ付け部を形成する工程と、
    前記第２の配線パターンにマークを形成する工程と、
    前記絶縁基板上に半導体チップを実装する工程と、
    前記マークにより前記絶縁基板の位置を認識して前記半導体チップにワイヤをボンディングする工程と、
    前記はんだ付け部に電極をはんだにより接合する工程と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止材により封止する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 溝により互いに分離された第１及び第２の配線パターンを絶縁基板上に形成する工程と、
    前記第１の配線パターン上にはんだ付け部と第１のマークを形成する工程と、
    前記第２の配線パターンに第２のマークを形成する工程と、
    前記絶縁基板上に半導体チップを実装する工程と、
    前記第１及び第２のマークにより前記絶縁基板の位置を認識して前記半導体チップにワイヤをボンディングする工程と、
    前記はんだ付け部に電極をはんだにより接合する工程と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止材により封止する工程とを備え、
    前記はんだ付け部と前記第１のマークの間隔を５ｍｍ以上離すことを特徴とする半導体装置の製造方法。
  4. 配線パターンを有する絶縁基板と、
    前記配線パターン上に設けられたはんだ付け部と、
    前記配線パターンの外周を覆い、ソルダーレジストからなる保護膜と、
    前記配線パターン上に配置され、ソルダーレジストからなるマークと、
    前記絶縁基板上に実装された半導体チップと、
    前記半導体チップにボンディングされたワイヤと、
    前記はんだ付け部にはんだにより接合された電極と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止する封止材とを備えることを特徴とする半導体装置。
  5. 溝により互いに分離された第１及び第２の配線パターンを有する絶縁基板と、
    前記第１の配線パターン上に設けられたはんだ付け部と、
    前記第２の配線パターンに設けられたマークと、
    前記絶縁基板上に実装された半導体チップと、
    前記半導体チップにボンディングされたワイヤと、
    前記はんだ付け部にはんだにより接合された電極と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止する封止材とを備えることを特徴とする半導体装置。
  6. 溝により互いに分離された第１及び第２の配線パターンを有する絶縁基板と、
    前記第１の配線パターン上に設けられたはんだ付け部と、
    前記第１の配線パターンに設けられた第１のマークと、
    前記第２の配線パターンに設けられた第２のマークと、
    前記絶縁基板上に実装された半導体チップと、
    前記半導体チップにボンディングされたワイヤと、
    前記はんだ付け部にはんだにより接合された電極と、
    前記絶縁基板、前記半導体チップ、前記ワイヤ、及び前記電極を封止する封止材とを備え、
    前記はんだ付け部と前記第１のマークの間隔は５ｍｍ以上離れていることを特徴とする半導体装置。
JP2014548374A 2012-11-21 2012-11-21 半導体装置及びその製造方法 Active JP6040993B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080185 WO2014080476A1 (ja) 2012-11-21 2012-11-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP6040993B2 true JP6040993B2 (ja) 2016-12-07
JPWO2014080476A1 JPWO2014080476A1 (ja) 2017-01-05

Family

ID=50775681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014548374A Active JP6040993B2 (ja) 2012-11-21 2012-11-21 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US9257408B2 (ja)
JP (1) JP6040993B2 (ja)
KR (1) KR101688350B1 (ja)
CN (1) CN104798193B (ja)
DE (1) DE112012007155T5 (ja)
WO (1) WO2014080476A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377816B1 (ko) * 2016-04-28 2022-03-22 덴카 주식회사 세라믹 회로 기판 및 그 제조 방법
US11049803B2 (en) * 2017-11-17 2021-06-29 Mitsubishi Electric Corporation Semiconductor module
DE102019116103B4 (de) * 2019-06-13 2021-04-22 Notion Systems GmbH Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht
EP4068348B1 (en) * 2021-03-31 2023-11-29 Hitachi Energy Ltd Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module
CN113161281B (zh) * 2021-04-22 2021-12-14 四川斯艾普电子科技有限公司 一种用于焊料烧结基板时阻止焊料流动的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027536A (ja) * 1988-06-27 1990-01-11 Nec Corp 半導体装置
JPH03273654A (ja) * 1990-03-23 1991-12-04 Mitsubishi Materials Corp 混成集積回路
JPH0468575U (ja) * 1990-10-26 1992-06-17
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
JP2002299551A (ja) * 2001-04-02 2002-10-11 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2012074443A (ja) * 2010-09-28 2012-04-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863143A (ja) 1981-10-12 1983-04-14 Nec Corp 位置合わせ目印
JP2562652B2 (ja) 1988-03-16 1996-12-11 三洋電機株式会社 インバータパワーｉｃの保護回路及びその保護回路を集積化した混成集積回路
JPH02295141A (ja) * 1989-05-09 1990-12-06 Nec Corp 配線基板及びそのワイヤボンディング方法
JPH07297348A (ja) * 1994-04-21 1995-11-10 Hitachi Ltd 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法
JP3223835B2 (ja) 1997-03-28 2001-10-29 三菱電機株式会社 パワー半導体装置及びその製造方法
JP3523445B2 (ja) * 1997-03-31 2004-04-26 京セラ株式会社 配線基板
JP4607612B2 (ja) * 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
KR20070062079A (ko) * 2005-12-12 2007-06-15 삼성전자주식회사 위치 정렬 마크를 갖는 인쇄회로기판과 그 제조 방법
KR100809726B1 (ko) * 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
US8076776B2 (en) * 2009-06-16 2011-12-13 Intel Corporation Integrated circuit package having security feature and method of manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027536A (ja) * 1988-06-27 1990-01-11 Nec Corp 半導体装置
JPH03273654A (ja) * 1990-03-23 1991-12-04 Mitsubishi Materials Corp 混成集積回路
JPH0468575U (ja) * 1990-10-26 1992-06-17
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
JP2002299551A (ja) * 2001-04-02 2002-10-11 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2012074443A (ja) * 2010-09-28 2012-04-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
US20150262962A1 (en) 2015-09-17
WO2014080476A1 (ja) 2014-05-30
CN104798193A (zh) 2015-07-22
JPWO2014080476A1 (ja) 2017-01-05
DE112012007155T5 (de) 2015-08-06
US9257408B2 (en) 2016-02-09
KR20150063162A (ko) 2015-06-08
CN104798193B (zh) 2017-12-22
KR101688350B1 (ko) 2016-12-20

Similar Documents

Publication Publication Date Title
US8133759B2 (en) Leadframe
JP6244147B2 (ja) 半導体装置の製造方法
JP6040993B2 (ja) 半導体装置及びその製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JP2015072947A (ja) 半導体装置及びその製造方法
WO2015182284A1 (ja) 半導体装置
JP6092645B2 (ja) 半導体装置
WO2015015850A1 (ja) モジュールおよびその製造方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2009164240A (ja) 半導体装置
JP2009044157A (ja) 発光ダイオードパッケージ及びその製造方法
CN101937850A (zh) 封装制造方法和半导体装置
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP4982664B2 (ja) 電子デバイス装置およびその製造方法
JPWO2019082344A1 (ja) 半導体装置の製造方法
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP5104020B2 (ja) モールドパッケージ
JP2007141947A (ja) 半導体装置およびその製造方法
JP6923687B2 (ja) 発光装置
JP2006186282A (ja) 半導体装置およびその製造方法
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2009266905A (ja) 半導体装置
JP2015032705A (ja) モールドパッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161024

R150 Certificate of patent or registration of utility model

Ref document number: 6040993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250