JP2008227317A - 半導体装置、そのための配線基板、封止金型、および製造方法 - Google Patents

半導体装置、そのための配線基板、封止金型、および製造方法 Download PDF

Info

Publication number
JP2008227317A
JP2008227317A JP2007065934A JP2007065934A JP2008227317A JP 2008227317 A JP2008227317 A JP 2008227317A JP 2007065934 A JP2007065934 A JP 2007065934A JP 2007065934 A JP2007065934 A JP 2007065934A JP 2008227317 A JP2008227317 A JP 2008227317A
Authority
JP
Japan
Prior art keywords
sealing
wiring
resin
semiconductor element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007065934A
Other languages
English (en)
Inventor
Toshitaka Akaboshi
年隆 赤星
Shigeru Nonoyama
茂 野々山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007065934A priority Critical patent/JP2008227317A/ja
Publication of JP2008227317A publication Critical patent/JP2008227317A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板配線の設計自由度を確保しつつ、樹脂ばりによる不具合を抑制できるようにする。
【解決手段】配線基板３と、半導体素子４と、樹脂封止部６と、外部電極端子とを有する半導体装置において、配線基板３を、半導体素子搭載部１と複数の配線パターン２とが片面に設けられており、樹脂封止部６を形成する封止金型１２のエアベント部１７が当接する部位９に、前記配線パターン２の一部が基板外周に向けて引き出され、所定の位置で樹脂封止部６の領域に向けて折り返されているものとする。エアベント部１７が当接する部位９に流れ出す樹脂６′により発生する樹脂ばりを、配線パターン２によって樹脂封止部６の領域の近傍、つまりクランプ不良等を生じない領域に誘導することができる。
【選択図】図４

Description

本発明は、樹脂封止型の半導体装置、そのための配線基板、封止金型、および製造方法に関する。
ＡＶ機器等の電子機器の高性能化の要求に応えるために、半導体装置の高速化、多機能化が進んでいる。そのなかに、微細拡散プロセスによって作成された入出力端子が多い半導体素子に対応したＢＧＡ（Ball Grid Array）タイプの半導体装置がある。
ＢＧＡタイプの半導体装置を製造するには、配線パターンが形成された配線基板の片面に半導体素子を搭載し、この素子搭載面を樹脂封止し、もう片面に実装基板との接続端子となるボール電極等の外部接続端子を接合する。
この際に、生産性の向上のために、図５に示すような短冊状の基板を使用するのが一般的である。この基板は、最終的に個片に分割される配線基板３の領域（以下、単に配線基板３という）が複数連なって形成されているもので、配線基板３ごとに、半導体素子搭載部１および配線パターン２が形成されている。樹脂封止部６は、破線で示すように、配線基板３の端辺よりも若干内側に設けられる。なおこの短冊状基板には、図示したように、樹脂封止部６が形成される領域に連絡するように、樹脂を導入するためのランナー部およびゲート部８が設けられている。
樹脂封止の時には、半導体素子を搭載した短冊状基板を樹脂封止装置にクランプする。樹脂封止に用いるモールド金型には、樹脂封止部６に対応するキャビティの他に、樹脂注入に伴ってキャビティ内のエアを排出するためのエアベントが設けられている。キャビティ内での樹脂の未充填を防止し、成形性を良好にするためである。図５の短冊状基板の１つの配線基板３に、エアベントが当接する部位９を示す。上述のゲート部８に対向する１または複数の箇所とされる。
ところで、このエアベントを通じて、エアとともに樹脂がわずかに流れ出した場合は、樹脂封止部６の領域外の配線基板３上に薄ばり状に付着することとなる。上述のＢＧＡタイプの半導体装置のような、配線基板３の端辺よりも若干内側に樹脂封止部６を形成する製品、つまり樹脂封止部６が配線基板３上でかなりの大きな面積を占める製品では、エアベントから流れ出した樹脂が、配線基板３を個片に分割する切断位置を越えて付着することがある。このような状態であると、切断の際に短冊状基板をクランプする金型が付着樹脂により浮いてしまって的確な支持ができず、切断される配線基板３にクラックが発生することがある。
このため、図６に示すように、配線基板３上におけるエアベントが当接する部位９にダミーの金属パターン２ａを形成することで、樹脂６′の流れ出し、それによる樹脂ばりを抑制することが提案されている（たとえば特許文献１参照）。
特許第３２９９６５０号公報
しかしながら、上記したように配線基板３上にダミーの金属パターン２ａを形成すると、その金属パターン２ａのエリアには配線パターンを配置することができない。上述のエアベントが当接する部位９は一般に配線基板３のコーナー部なので、金属パターン２ａのエリア、したがって配線パターンを配置できないエリアは、基板コーナー部である。
基板コーナー部に配線パターン３の引き回しができないこと、その両側での配線パターンの引き回しの制約が大きくなることは、配線基板３の設計自由度を大きく妨げることとなり、場合によっては、所望の製品設計ができなくなってしまうという問題がある。
本発明は、上記問題に鑑み、製品の設計自由度を確保しつつ、樹脂ばりによる不具合を抑制できるようにすることを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体素子搭載部と複数の配線パターンとが片面に設けられており、前記半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型のエアベント部が当接する部位に、前記配線パターンの一部が前記封止領域内から基板外周に向けて引き出され、所定の位置で前記封止領域に向けて折り返されている配線基板と、前記配線基板の半導体素子搭載部に搭載され複数の配線パターンに電気的に接続された半導体素子と、前記半導体素子が搭載された配線基板の封止領域を封止した樹脂封止部と、前記配線基板の樹脂封止されない片面に搭載された外部電極端子とを有することを特徴とする。
本発明の配線基板は、半導体素子搭載部と複数の配線パターンとが片面に設けられており、前記半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型のエアベント部が当接する部位に、前記配線パターンの一部が樹脂封止領域内から基板外周に向けて引き出され、所定の位置で前記封止領域に向けて折り返されていることを特徴とする。
本発明の一括樹脂封止用の配線基板は、上記の配線基板の領域が複数に配列されていることを特徴とする。
いずれも、配線基板上、封止金型のエアベント部が当接する部位に発生する樹脂ばりを、配線パターンによって封止領域の近傍に誘導するものであり、配線パターンの折り返し位置を適宜に選定することで、配線基板、それを用いた半導体装置の製品の設計自由度を確保しつつ、樹脂ばりによるクランプ不良等の不具合を抑制することが可能である。
本発明の封止金型は、上記の配線基板の半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型であって、樹脂注入されるキャビティのコーナー部に連続したエアベント部が、前記コーナー部の近傍で分岐していることを特徴とする。配線基板上、封止金型のエアベント部が当接する部位に発生する樹脂ばりを、エアベント部自体によって封止領域の近傍に誘導するもので、上記と同様に、配線基板、それを用いた半導体装置の製品の設計自由度を確保しつつ、樹脂ばりによるクランプ不良等の不具合を抑制することが可能となる。
本発明の半導体装置の製造方法は、上記の配線基板の領域が複数に配列された一括樹脂封止用の配線基板を準備する工程と、前記複数の配線基板の領域の各々に半導体素子を搭載する工程と、各配線基板の領域の半導体素子と配線パターンとを電気的に接続する工程と、前記電気的接続の後に各配線基板の領域の半導体素子と配線パターンとを含む封止領域を封止金型を用いて樹脂封止する工程と、前記電気的接続の後に各配線基板の領域の樹脂封止されない片面に外部電極端子を搭載する工程と、前記樹脂封止の後に各配線基板の領域を個片に切断する工程とを有することを特徴とする。配線基板上、封止金型のエアベント部が当接する部位に発生する樹脂ばりを、配線パターンによって封止領域の近傍に誘導することができるので、樹脂ばりによるクランプ不良等の不具合を抑制することが可能である。
本発明は、配線基板上における封止金型のエアベント部が当接する部位に発生する樹脂ばりを、配線パターン、さらには封止金型のエアベント部自体によって、封止領域の近傍に誘導することができるものであり、配線基板、それを用いた半導体装置の設計自由度を確保しつつ、樹脂ばりによるクランプ不良等の不具合を抑制することが可能である。
以下、発明の実施の形態について、図面を参照しながら説明する。
図１は本発明の一実施形態の半導体装置の断面図である。半導体素子搭載部１と複数の配線パターン２とが片面に形成された配線基板３に半導体素子４が搭載され、半導体素子４上の電極と配線基板３上の配線パターン２とがワイヤ５にて電気的に接続され、半導体素子４とワイヤ５と複数の配線パターン２とを含む所定の領域を被覆する樹脂封止部６が形成されている。配線基板３のもう片面には、スルーホール（図示せず）等を通じて配線パターン２に電気的に接続する複数の電極端子（図示せず）が設けられており、各電極端子上に外部電極端子７が搭載されている。いわゆるＢＧＡタイプの半導体装置である。
この半導体装置の大きな特徴は、配線基板３の片面（素子搭載面）に形成された複数の配線パターン２の一部が、封止樹脂部６外まで引き回されている点である。このことについては後述する。
図２（ａ）（ｂ）は、図１の半導体装置を製造するために用いる短冊状基板（配線基板）の平面図および一部拡大図である。
図２（ａ）に示すように、この短冊状基板１１は、上記の配線基板３の領域（仮想線で囲む）を複数に連ねて形成されている。各配線基板３の領域に搭載される半導体素子を一括で樹脂封止するために用いられ、最終的に、配線基板３の領域（以下、単に配線基板３ともいう）ごとに個片に分割される。
各配線基板３には、上述の半導体素子搭載部１および配線パターン２が形成されている。半導体素子搭載部１に搭載された半導体素子（図示せず）と複数の配線パターン２とを覆う樹脂封止部６（破線で示す）は、配線基板３の端辺よりも若干内側に形成される。
この樹脂封止部６の領域に連続するように、樹脂を導入するためのランナー部およびゲート部８が形成されている。このランナー部およびゲート部８は通常、基板表面に金メッキ処理を施すことで形成されており、封止完了後にランナー部に残る不要な樹脂を剥離し易くするために設けられる。
また樹脂封止部６の領域のコーナー部に連続するように、封止金型のエアベント部が当接する部位９（以下、エアベント当接部位９という）が、上述のゲート部８に対向する１箇所（または複数箇所）に設定されている。
図２（ｂ）は配線基板３の一部を拡大図示している。樹脂封止部６の領域のコーナー部に連続したエアベント当接部位９に、上述した配線パターン２の一部が引き回されている。すなわち、樹脂封止部６の領域内で基板外周側へ延びている複数の配線パターン２の内の一部が、エアベント当接部位９に配線基板３のコーナーへ向かう方向に所定の位置まで引き出され、しかる後に折り返され、樹脂封止部６の領域の近傍に至っている。その結果、樹脂封止部６の領域のコーナー部の近傍に、２本の溝が、相並んで直線状に延びた後に左右に振り分けられて折り返される形で形成されている。図中の１０はスルーホールを示す。
図３を参照して、図１の半導体装置の製造方法を説明する。
図３（ａ）に示すように、短冊状基板１１の複数の配線基板３の領域の各々に半導体素子４を搭載し、図３（ｂ）に示すように、半導体素子４上の電極と配線基板３上の配線パターン２とをワイヤ５にて電気的に接続する。
次に、図３（ｃ）に示すように、電気的接続を終えた短冊状基板１１を封止金型１２にセットし、各配線基板３の領域の半導体素子４とワイヤ５と配線パターン２とを一括に樹脂封止して、図３（ｄ）に示すような樹脂封止部６を形成する。
封止金型１２は、図４（ａ）にも示すように、短冊状基板１１を挟みこむ上型１３と下型１４とを有し、上型１３に、樹脂封止部６に相応するキャビティ１６を形成する凹部が形成されている。
図４（ｂ）に、１つの配線基板３の領域に上型１３の対応部分を投影した状態で示す。上型１３のキャビティ１６（配線基板３の樹脂封止部６の領域）の１つのコーナー部にランナーおよびゲート部１８（配線基板３のランナーおよびゲート部８の領域）が連絡している。キャビティ１６の他のコーナー部（ゲート部１８と対角のコーナー部）に連絡するように上型１３にエアベント部１７が形成されている。
このエアベント部１７は、配線基板３のコーナーに向かう方向に幾分か直線状に延びた後、２つ（それ以上でもよい）に分岐され、その各々が配線基板３のコーナー部を避けるように両側へほぼ直角に屈折され、基板端辺へ至っている。このエアベント部１７のキャビティ１６寄りの直線状部分は、上述の配線パターン２による２本の溝の直線状部分とほぼ重なる。
このため、キャビティ１６内に樹脂を注入する際に、キャビティ１６内のエアはエアベント部１７を通じてスムーズに排出され、キャビティ１６内に樹脂の未充填箇所が生じることなく、樹脂封止部６が良好な成形性で形成されるだけでなく、エアベント部１７を通じてエアとともに樹脂がわずかに流れ出しても、図４（ｃ）に示すように、流れ出した樹脂６′は配線パターン２による溝内を流れ、折り返し部分に溜まり、折り返し部分より外側への流れ出しは防止される。
さらにこの場合、配線パターン２による２本の溝が左右に振り分けられて折り返されている形であること、またこの２本の溝の振り分け位置と合致するようにエアベント部１７が分岐していることから、樹脂６′の流れが２方向にほぼ均等に誘導されることになり、１つの溝の折り返し部分に溜まる樹脂６′量は抑えられ、折り返し部分より外側へのはみ出しは確実に防止される。
樹脂封止が終了したら、図３（ｅ）に示すように、各配線基板３の領域の反対面に、実装基板との接続に用いる半田等で形成された外部電極端子７を搭載する。最後に、配線基板３の領域の外周縁部をクランプ金型１５でクランプし、切断刃１９により配線基板３の領域ごとに切断して、図３（ｆ）に示すような、個片の半導体装置を得る。
この際に、上述のように、エアベント１７を通じてわずかに流れ出した樹脂６′は配線パターン２の折り返し部分にのみ溜まっているため、それが固化した樹脂ばりに切断時に用いるクランプ金型１５が接触することはなく、基板クラック等の不都合を抑えることができる。
なお、配線パターン２の引き回し部分は、クランプ金型が接触する基板外周縁部を避ければ、発生する樹脂ばりを誘導したい任意の位置に形成することができる。このように樹脂ばりを任意の位置に誘導するのが、従来のようなダミーパターンでなく、電気的接続に用いる配線パターン２であることは、従来よりも設計自由度が増すことを意味する。
つまり、配線パターン２の設計自由度を確保しつつ、樹脂ばりによる不具合を容易に抑制することができるのである。
以上、配線基板３上に単一の半導体素子４を搭載し、ワイヤボンディング法で電気的接続を行なった半導体装置について説明したが、配線基板３上に複数の半導体素子４を並べて或いは積層して搭載する構造や、半導体素子４をフリップチップ接続する構造であっても、同様にして、効果が得られる。
本発明は、樹脂封止型の半導体装置を、配線基板側の配線パターンの設計自由度を確保しつつ、樹脂ばりによる不具合を抑えて製造できるもので、入出力端子が多い半導体素子を搭載するタイプの半導体装置の構成として特に有用であり、かかる半導体装置はＡＶ機器等の電子機器に広く利用できる。
本発明にかかる半導体装置の断面図 図１の半導体装置を製造するために用いる本発明にかかる短冊状の配線基板の平面図および一部拡大図 図１の半導体装置の製造方法を説明する断面図 図１の半導体装置を製造する際に用いる本発明にかかる封止金型の一部の（ａ）断面図、（ｂ）投影図、（ｃ）樹脂の流れ出しを示す模式図 従来の短冊状の配線基板を示す平面図 樹脂ばり抑制のための金属パターンが形成された配線基板を用いた従来の半導体装置の一部拡大平面図
符号の説明
１：半導体素子搭載部
２：配線パターン
３：配線基板
４：半導体素子
５：ワイヤ
６：樹脂封止部
７：外部電極端子
８：ゲート部
９：エアベント部が当接する部位
11：短冊状配線基板
12：封止金型
13：上型
16：キャビティ
17：エアベント部

Claims (5)

  1. 半導体素子搭載部と複数の配線パターンとが片面に設けられており、前記半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型のエアベント部が当接する部位に、前記配線パターンの一部が前記封止領域内から基板外周に向けて引き出され、所定の位置で前記封止領域に向けて折り返されている配線基板と、
    前記配線基板の半導体素子搭載部に搭載され複数の配線パターンに電気的に接続された半導体素子と、
    前記半導体素子が搭載された配線基板の封止領域を封止した樹脂封止部と、
    前記配線基板の樹脂封止されない片面に搭載された外部電極端子とを有することを特徴とする半導体装置。
  2. 半導体素子搭載部と複数の配線パターンとが片面に設けられており、前記半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型のエアベント部が当接する部位に、前記配線パターンの一部が樹脂封止領域内から基板外周に向けて引き出され、所定の位置で前記封止領域に向けて折り返されていることを特徴とする配線基板。
  3. 請求項２記載の配線基板の領域が複数に配列されていることを特徴とする一括樹脂封止用の配線基板。
  4. 請求項２記載の配線基板の半導体素子搭載部と複数の配線パターンとを含む封止領域を樹脂封止する封止金型であって、
    樹脂注入されるキャビティのコーナー部に連続したエアベント部が、前記コーナー部の近傍で分岐していることを特徴とする封止金型。
  5. 請求項２記載の配線基板の領域が複数に配列された一括樹脂封止用の配線基板を準備する工程と、
    前記複数の配線基板の領域の各々に半導体素子を搭載する工程と、
    各配線基板の領域の半導体素子と配線パターンとを電気的に接続する工程と、
    前記電気的接続の後に各配線基板の領域の半導体素子と配線パターンとを含む封止領域を封止金型を用いて樹脂封止する工程と、
    前記電気的接続の後に各配線基板の領域の樹脂封止されない片面に外部電極端子を搭載する工程と、
    前記樹脂封止の後に各配線基板の領域を個片に切断する工程とを有することを特徴とする半導体装置の製造方法。
JP2007065934A 2007-03-15 2007-03-15 半導体装置、そのための配線基板、封止金型、および製造方法 Pending JP2008227317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007065934A JP2008227317A (ja) 2007-03-15 2007-03-15 半導体装置、そのための配線基板、封止金型、および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007065934A JP2008227317A (ja) 2007-03-15 2007-03-15 半導体装置、そのための配線基板、封止金型、および製造方法

Publications (1)

Publication Number Publication Date
JP2008227317A true JP2008227317A (ja) 2008-09-25

Family

ID=39845550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007065934A Pending JP2008227317A (ja) 2007-03-15 2007-03-15 半導体装置、そのための配線基板、封止金型、および製造方法

Country Status (1)

Country Link
JP (1) JP2008227317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012061A (ja) * 2013-06-27 2015-01-19 株式会社デンソー 電子装置およびその電子装置の製造方法
KR20190043444A (ko) * 2017-10-18 2019-04-26 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012061A (ja) * 2013-06-27 2015-01-19 株式会社デンソー 電子装置およびその電子装置の製造方法
KR20190043444A (ko) * 2017-10-18 2019-04-26 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP2019075498A (ja) * 2017-10-18 2019-05-16 三菱電機株式会社 半導体装置の製造方法
KR102037655B1 (ko) 2017-10-18 2019-10-29 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
US7397112B2 (en) Semiconductor package and lead frame therefor
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
JP4860939B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR20060042872A (ko) 반도체장치의 실장 방법
US10186432B2 (en) Method for manufacturing semiconductor device
JP2008227410A (ja) 半導体装置およびその製造方法
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
JP4982664B2 (ja) 電子デバイス装置およびその製造方法
JP4737995B2 (ja) 半導体装置
JP4889359B2 (ja) 電子装置
WO2016207999A1 (ja) 半導体装置の製造方法
JP6569610B2 (ja) 電子装置
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
JP2008177424A (ja) 半導体装置
JP2005277434A (ja) 半導体装置
JP2013012567A (ja) 半導体装置
JP2018093084A (ja) 半導体装置
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP2004172647A (ja) 半導体装置
JP2008244026A (ja) 半導体装置、その製造方法、およびそのための有機配線基板