JP2005277434A - 半導体装置 - Google Patents

Abstract

【課題】 微小な半導体装置の封止体を比較的容易に低コストで形成する。
【解決手段】 アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出させ、このアイランド或いはリードの側面と前記封止体の側面とを同一平面に構成し、アイランド或いはリードの下面部内方に凹部を設ける。個々の半導体装置に用いられるアイランド或いはリードの組を複数組一体に形成し、前記アイランド或いはリードの下面部内方に凹部が設けられたリードフレームに、複数の半導体素子のダイボンディングを行なう工程と、前記夫々の半導体素子と前記リードとを電気的に接続する工程と、複数の半導体素子を列毎に一つのキャビティとして一体に封止体をモールドする工程と、前記キャビティ及びリードフレームを切断し、個別の半導体装置に分離する工程とを有する。
【選択図】 図３

Description

本発明は、半導体装置に関し、特に、底面端子型の半導体装置に適用して有効な技術に関するものである。

半導体集積回路装置では、微細化の進展によって、より多くの回路を単一の半導体チップに搭載する高集積化が進められている。しかしながら、半導体集積回路を構成する全ての素子を単一チップに集積した場合には、モデルチェンジ等に伴う些細な仕様変更の度に、集積回路の再設計を行なうこととなり、迅速な対応が困難となる。そこで、こうした軽微な変更に対応するために、トランジスタ等回路素子の一部を集積化せずに実装基板上で半導体集積回路に外付けする構成とし、この外付けする回路素子を変えることによって、同一の半導体集積回路装置を用いたままで軽微な変更に対応する方法が採用されている。

そして、半導体分野においては、顧客実装面積・容積縮小を目的とした個別半導体装置の薄型化・小型化が常に求められている。こうした単体の回路素子にも小型化が求められており、例えば単体のトランジスタでは、顧客要求により外形寸法１００６（平面形状１ｍｍ×０．６ｍｍ）、或いは外形寸法０８０４（平面形状０．８ｍｍ×０．４ｍｍ）といった微小な半導体装置が求められている。

このため、発明者等は、製造が比較的容易で低コストであることから従来広く用いられている、リードフレームに固定した半導体素子にスルーモールド方式による樹脂封止によって、こうした微小な半導体装置の封止体を成形する方法について検討したが、従来方法による封止体の成形には問題があった。

即ち、検討した半導体装置は、図１に示すごとく、半導体素子１をアイランド２に固定し、半導体素子１とリード３の内端とをボンディングワイヤ４によって接続し、半導体素子１、アイランド２、リード３の上面及び内側面、ボンディングワイヤ４を樹脂を用いた封止体５（図１中破線図示）によって封止してある。

こうした半導体装置は、リードフレームに複数の半導体素子をボンディングした後に各素子２毎に１つのキャビティとして封止した後に、金型を用いてリードフレームを切断してある。しかし、リードの切断に金型を用いるため、切断後のリードは樹脂封止外形より若干突出した切り残し部が残り、この切り残し部による外形形状への影響は、半導体装置全体が微小であることから相対的に大きなものとなる。

加えて、トランスファーモールド方法によって樹脂を各キャビティに導入する際に、樹脂の流路となるゲートはパッケージ外形より狭めなければならないが、樹脂の流動性の観点からゲートの縮小には限界が有り、ゲートの寸法によって封止体の最小寸法形状が制約されることになる。

こうした問題を回避する方法としては、例えば、下記特許文献１に、セラミック又はガラスエポキシ樹脂の基板を用い、トランスファーモールド方式またはポッテイング方式によって樹脂封止を行ない、封止後にダイシングにより切断・分離して個別半導体装置を形成する技術が記載されている。

他に、例えば下記特許文献２には、リードフレームに複数の半導体素子を搭載し、トランスファーモールド方式又はポッテイング方式を用いて一括樹脂封止し、ダイシングによって個別の半導体装置に切断・分離する方法が開示されている。

特開平１１‐１０２９２４号公報 特開平１０‐３１３０８２号公報

特許文献１に記載の技術では、図２に示すように、半導体装置は、多層のセラミック基板３０の上面に形成された搭載部に、半導体素子１のダイボンディングを行い、半導体素子１の電極パッドとセラミック基板３０の電極端子とをボンディングワイヤ３により接続し、前記電極端子が基板３０の底面に形成された外部端子と内部配線によって接続され、半導体素子１、基板３０の上面及び内側面、ボンディングワイヤ４を樹脂を用いた封止体５（図２中破線図示）によって封止してある。

製造過程では、複数の半導体装置の基板３０が行列状に複数連続して形成されており、個々の半導体装置のダイボンディング・ワイヤボンディングが行なわれた後に、基板３０上面の複数の半導体素子２及びボンディングワイヤ４等を樹脂により一括して封止した後、ダイシングを用いて夫々切断し個別半導体装置を形成する。

この技術では、モールド時のゲート寸法に係らず、個別半導体の外形寸法の縮小が可能となる。しかし、セラミック基板のコストが従来のＣｕ、４２アロイ等を材料としたリードフレームに比べて高価であり、加えて基板表面には、金等の高価なメッキを導体として施さなければならないので製造原価が上昇する。また、セラミックは焼結材料の為、セラミック基板の焼成工程にて、焼成後の収縮誤差及び反りの問題が生じ、基板の歩留まり向上に限界がある等のデメリットが有り、更に、この結果、基板不具合部に不良処置（マーキング等）を施し、ダイボンディング時には不良部分にダイボンドを行なわないように工夫する等の処理が増加することとなる。

また、セラミック基板を用いた場合、セラミックが脆性をもっているために、上下金型により挟持しクランプ圧力を付加した時点で、若干の基板の反りによっても破損するおそれがあるので、従来方式である金型を用いたスルーモールド方式の採用は困難であり、レジンを塗布する等の別方法を用いる必要がある。レジンを塗布する場合、塗布の厚み及び平坦度の制御が難しくなる等の問題点が残っている。更に、基板上面を一括して樹脂封止する為、樹脂の収縮作用により分割前に大きな反りを生ずる。更には、ダイシング方法等に依って切削切断したパッケージの側面（セラミックと樹脂との接合界面）より水分が進入し、完成品の長期信頼性に影響を及ぼす可能性が有る等の問題点が、発明者等により明らかとなった。

また、特許文献２に記載の方法では、基板３０上面を一括して樹脂封止する為、比較的広い面積を１つのキャビティとして封止することとなり、封止後に樹脂が硬化する際の収縮作用による応力によって、樹脂の分割前に大きな反りやねじれが生じてしまう。加えて、半導体素子の搭載されるアイランド下面及びリード電極下面が、半導体装置下面に露出する為、個別半導体装置の封止体としては封止体下面部の絶縁範囲を広くすることが難しい。その結果として、実装基板の回路設計時にアイランド下面及びリード電極下面と配線との電気的ショートを回避する配慮が必要となる。半導体装置の下に位置する基板領域に配線を通すことが難しくなり、回路設計の自由度が低下する。また、搭載する半導体素子がパッケージ寸法に近くなるに連れて、アイランド寸法を大きくする必要があり、アイランド部とリード電極との距離を十分に確保することが次第に困難となる。

更に、前記半導体装置外形の一部は、封止体の絶縁材料が硬化した後に切断された面によって構成されるため、切断面からの水分の進入による個別半導体装置の封止信頼性低下という問題が残っている。また、個別半導体装置に切断する際の作業性及び切断精度に関して充分な検討が為されていない等の問題点も有る。

本発明の課題は、これらの問題を解決し、微小な半導体装置の封止体を比較的容易に低コストで行ない得る技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置において、半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出し、このアイランド或いはリードの側面と前記封止体の側面とが同一平面を構成し、アイランド或いはリードの下面部内方に凹部が設けられている。

また、アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置において、半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出し、このアイランド或いはリードの側面と前記封止体の側面とが同一平面を構成し、アイランド或いはリードの下面の内端が上面の内端に対して外端方向に後退させてある。

また、アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置において、半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出し、このアイランド或いはリードの側面と前記封止体の側面とが同一平面を構成し、アイランド或いはリードの下面部内方及び外方の夫々に凹部が設けられている。

また、アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置において、半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出し、このアイランド或いはリードの側面と前記封止体の側面とが同一平面を構成し、前記下面の内端を下面の外端方向に後退させ、前記下面の外端を下面の内端方向に後退させてある。

また、アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置の製造方法において、個々の半導体装置に用いられるアイランド或いはリードの組を複数組一体に形成し、前記アイランド或いはリードの下面部内方に凹部が設けられたリードフレームに、複数の半導体素子のダイボンディングを行なう工程と、前記夫々の半導体素子と前記リードとを電気的に接続する工程と、複数の半導体素子を列毎に一つのキャビティとして一体に封止体をモールドする工程と、前記キャビティ及びリードフレームを切断し、個別の半導体装置に分離する工程とを有する。
更に、前記切断された個別の半導体装置の側面に保護被膜を形成する工程とを有する。

かかる本発明によれば、半導体素子寸法に近似した半導体装置(ＣＳＰ)に関し、個別半導体素子搭載基板として金属材料を用いたリードフレームの使用が可能となり、セラミック基板を用いた場合より安価に製造することができる。

また、半導体装置下面に、絶縁層を樹脂モールド方法により形成したことにより、実装基板上に形成された回路配線との電気的短絡を防止することができる。
また、前記ダイシングによって、切断面に切断方向に沿って突起が生じるのを防止することができるので、実装不良の発生を防止することができる。

更に、切断面に保護膜を塗布することにより、水分の進入が防止できる結果、半導体装置の信頼性が向上する。保護膜の塗布されない半導体装置の下面では、アイランド及びリードに設けられた凹部によって水分の進入経路が長くなることによって耐湿性が向上する。

加えて、複数の半導体素子を列毎に一つのキャビティとして樹脂封止することによって、熱または樹脂の収縮作用による反りを防止しつつ、仕上がり寸法精度の良い個別半導体装置を提供することが可能となる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、半導体素子寸法に近似した半導体装置(ＣＳＰ)に関し、個別半導体素子搭載基板として金属材料を用いたリードフレームの使用が可能となるという効果がある。
（２）本発明によれば、微小な半導体装置の封止体を一括モールドによって樹脂封止することができるという効果がある。
（３）本発明によれば、上記効果（１）（２）により、半導体装置を安価に製造することができるという効果がある。
（４）本発明によれば、ダイシングによって、切断面に切断方向に沿って突起が生じるのを防止することができるという効果がある。
（５）本発明によれば、上記効果（４）により、実装不良の発生を防止することができるという効果がある。
（６）本発明によれば、切断面に保護被膜を塗布することにより、水分の進入が防止できるという効果がある。
（７）本発明によれば、保護被膜の塗布されない半導体装置の下面では、アイランド及びリードに設けられた凹部によって水分の進入経路が長くなり、耐湿性が向上するという効果がある。
（８）本発明によれば、上記効果（６）（７）により、半導体装置の信頼性が向上するという効果がある。
（９）本発明によれば、半導体装置下面に、絶縁層を樹脂モールド方法により形成したことにより、実装基板上に形成された回路配線との電気的短絡を防止することができるという効果がある。
（１０）本発明によれば、複数の半導体素子を列毎に一つのキャビティとして樹脂封止することによって、熱または樹脂の収縮作用による反りを防止しつつ、仕上がり寸法精度の良い個別半導体装置を提供することが可能となるという効果がある。

以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

（実施の形態１）
図３に示すのは本発明の一実施の形態である半導体装置の斜視図であり、図４の（ａ）に示すのはその縦断側面図、（ｂ）に示すのは底面図である。

本実施の形態の半導体装置では、単結晶シリコン等の半導体基板に所定の素子を形成した半導体素子１を、例えば金等のロー材によってアイランド２に固定し、半導体素子１とリード３とをボンディングワイヤ４によって接続してある。半導体素子をダイボンディングするアイランド２及びリード３の下面部内方には、夫々凹部が設けられている。即ち、アイランド２とリード３との互いに向い合う内端の下面側を、前記互いに向い合う内端とは反対側の外端方向に夫々後退させ、かつアイランド２とリード３との上面側はそのままとする構成によって、アイランド２及びリード３は夫々上面の面積よりも下面の電極となる部分の面積が小さくされている。

半導体素子１、アイランド２、リード３の上面及び内側面、ボンディングワイヤ４は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体５（図３中では破線図示）によって封止され、前記凹部も封止体５によって覆われている。アイランド２の上面と半導体素子１の裏面電極とは導電性の接続がされており、アイランド２の下面及びリード３の下面が封止体５から選択的に露出して半導体装置の外部電極となる。封止体５から露出して外部電極となるアイランド２の部分及びリード３の部分の厚さは、封止体５から露出しないアイランド２の部分及びリード３の部分の厚さよりも厚い構造となっている。アイランド２及びリード２の一部に夫々凹部を形成し、樹脂封止を行うことによって半導体装置の下面部電極間の絶縁層を広げることが可能となり、実装基板の回路配線との電気的短絡防止ができる。この結果、半導体装置実装基板設計時、パッケージ下面絶縁部に回路配線を配置することが可能となり、実装基板の縮小化に寄与することができる。封止体５、アイランド２及びリード３の外側面はエポキシ系、ポリイミド系又はテフロン系等の耐熱性のある樹脂を用いた保護被膜６によって覆われている。

続いて、図３に工程フローを示す本実施の形態の半導体装置の製造方法について、図５乃至図１０を用いて説明する。

図５は本実施の形態の半導体装置の製造に用いられるリードフレームを示す平面図であり、図６は図５中のａ部を拡大して示す平面図及び縦断面図である。リードフレーム７には、図６中の破線に囲まれた領域毎に個別の半導体装置となる夫々のアイランド２及びリード３が、行列状に連続的に形成してある。リードフレーム７としては、銅系または鉄系の材料を用いるので、多層セラミック基板を用いる場合に比べて、半導体素子寸法に近似した半導体装置（CSP：チップサイズパッケージ）の材料費を抑制することができる。

先ず、リードフレーム７のアイランド２上に半導体素子１が適切な接合ロー材によってダイボンディングされる。この際、図７に示すように、リードフレーム下面のアイランド２及びリード３の凹部に当接する凸型ヒートブロック８によって接触加熱されることによってリードフレーム７は適切な接合温度条件下に保持される。ダイボンディング後、ボンディングワイヤ４により半導体素子１の電極パッドとリード３の上面とを電気的に接続するワイヤボンディングを行なう。このダイボンディング及びワイヤボンディング作業はリードフレーム７に配置した全てのアイランド２及びリード３に対して施される。

次に、図８に示すように、ダイボンディング及びワイヤボンディングを完成したリードフレーム７をトランスファーモールド装置の下金型（図示せず）にセットし、その後、上金型（図示せず）によりリードフレーム７を挟み込み、半導体封止用樹脂を注入し、各列を夫々一つのキャビティ９として樹脂封止を行なう。なお、キャビティ９の幅或いは長さは、切断代を考慮し完成品の幅、長さより必要十分に大きく構成する。

金型には、封止樹脂タブレット投入位置に対応するカル部１０ａ、樹脂流路１０１ｂ及び各キャビティ９への流入口であるゲート１０ｃに対応する溝が施して有り、封止樹脂は溶融後これら経路を通って、各キャビティ９に充填される。キャビティ９は、直線上に並ぶ複数の半導体素子１を封止し、半導体装置完成品外形寸法より大きく構成する。この樹脂封止では、リードフレーム７下面の凹部に樹脂が十分に充填される様に行い、この凹部に充填された封止樹脂は、個別半導体装置に分割した後は、半導体装置底面の絶縁層の役割を果たす。ゲート８ｂを通す位置としては、後述するダイシング位置合わせスリット１１と干渉しない位置とする。各キャビティ９に充填した半導体封止用樹脂を硬化させた後、次工程前に不要な樹脂部であるカル部１０ａ、樹脂流路１０ｂ及び各キャビティ９への流入口であるゲート１０ｃを切除する。

本実施の形態では一列に並んだ複数の半導体素子２を列毎に一つのキャビティ９として封止することによって、封止樹脂の硬化時に生ずる収縮に影響され、リードフレーム７全体の湾曲或いは反りを防止することができる。この結果、リードフレーム７の大型化が可能となり、取得数を増やすことができる。また、キャビティ９列間に、充分な切断代及び各キャビティ９の間にキャビティ９と平行にリードフレームの略全幅にわたってスリット１４を設けることによって、熱応力或いは封止後の樹脂硬化の過程において生じるレジン収縮等の変形を抑制することが可能となる。

また、例えば一つの列に形成される半導体装置の数が多いためにキャビティが長くなると列方向にレジンの反りが生じる場合がある。そうした場合には、図９に示すごとく、キャビティを列方向に分割する。即ち、複数の半導体装置を列毎に一つのキャビティとして一体にモールドした封止体を列方向に複数形成する構成とすることも可能である。

次に、アイランド２及びリード３の露出部分が半導体装置の外部電極となるリードフレーム７下面にハンダ等のメッキを施す。通常は、このメッキに先立って液体ホーニング等の処理によるメッキ付着面に付着した樹脂等の異物の浄化が必要であり、この浄化処理によって封止体５とリードフレーム７との間に隙間が生じることがある。しかし、本実施の形態ではリードフレーム７を、予めパラジウムメッキ等の方法を用いて比較的軟質な材料で覆っておくことによって、この軟質材料が謂わばパッキングとして機能するためモールド時に樹脂が外部電極面へ付着するのを防止することができる。このため、前記浄化処理を省略することが可能であり、封止体５とリードフレーム７との間に前記浄化処理によって隙間が生じるのを防止することができる。

更には、通常は基板実装の際のハンダ付け性を向上させるため、外部電極面のメッキ処理を行なうが、パラジウムメッキはハンダ付け性に優れているため、あえてリードフレーム７の下面にハンダ等のメッキ処理を施す必要がなく、メッキ処理工程が不要となる利点を有する。最近では、パラジウムメッキのハンダ付け性を更に高めるため、パラジウムメッキ表面に金をフラッシュ処理する場合もある。

次工程にて、封止樹脂表面等に製品名等を刻印（マーキング）した後に、列毎に一つのキャビティ９として封止されている複数の半導体装置を個別の半導体装置に切削切断によって分割するダイシングを行う。その手順を以下説明する。

先ず、粘着性のダイシングテープ１２にリードフレーム７下面（外部電極面）を貼り付け、更にその周囲をリング状のテープホルダー１３に貼り付ける。ダイシングテープ１２としては、後の剥離工程で粘着成分がリードフレーム７下面に残り難くいもの、例えば紫外線照射型のテープ（所謂ＵＶテープ）が望ましい。

次に、図５に示す矩形のダイシング位置合わせスリット１１を基準としてダイシング装置（ウエーハダイシング装置と同じ：図示せず）によって、図６中の破線に沿って個別半導体装置として必要な部分（破線にて囲まれた領域）と、不要な残材部分とに切削分割する。切削方法としては、半導体ウエーハ切断時に常用されている所謂フルカットダイシング方法を用い、リードフレーム７及びキャビティ９は完全に切断するが、ダイシングテープ１２は部分的に切断し一体化したままとする。リードフレーム７に切断目標となる位置合わせ認識マークとしてスリット１１を施してあるので、樹脂封止、フレームハンダメッキを施した後、ダイシング方法にて個別半導体装置に切断する過程において、切断寸法精度を保証することができる。ダイシングテープ１２に貼り付けた状態でフルカット方法により切断するため、切断後の個別半導体装置及び残材が飛散することなく、その位置関係もずれることはない為、その後の扱いが容易になる。切断によって生じた残材を除去した状態を図１０に示す。

また、従来のスルーモールド方式により、半導体素子別にキャビティを形成する場合、封止体サイズが小さくなる程、封止樹脂導入路であるゲートを小さく構成しなければならず、レジン注入の観点からその限界寸法がある。本方式によれば、後に不要部分を切削切断すれば良いので、ゲートのサイズによって制約されることがない。また、多層セラミック基板を用いた場合との比較では、セラミックが脆性材料である点或いは基板焼成過程において若干の変形が生じている点を考慮すると、従来の金型を用いたトランスファーモールド方法により樹脂封止することは困難であるが、リードフレームを用いた場合にはこの様な懸念はない。

切断の完了した状態で、切削分割した個別半導体装置の切断面では、アイランド２及びリード３の金属材料が露出した状態であり、酸化・腐食等の発生が予期されるので、ダイシングテープ１２に貼り付けた状態で、基板実装半田付け温度（最大２５０℃程度）に耐え得るエポキシ系、ポリイミド系またはテフロン系等の耐熱性のある樹脂からなる保護被膜６を塗布する。

切断面ではアイランド２或いはリード３と封止体５の樹脂との接合界面から水分が進入した場合、半導体装置が小型であり半導体素子１（チップ）サイズと近似している為、容易に半導体素子１まで水分が到達し、主にアルミニウムで形成されている電気回路の腐食に至ることが懸念される。保護被膜６により、リード１と封止樹脂４との接合界面からの水分の進入も併せて防止することができるので、製品の長期信頼性を確保することが可能となる。この保護被膜６形成では、前記残材の除去によって各半導体装置間に隙間が生じるため、各側面に保護被膜６を充分に形成することができる。

この保護被膜６の塗布は半導体装置下面を粘着性のダイシングテープ１２に貼り付けた状態で行う為、同下面にある外部電極に被膜６が付着し、基板実装時のハンダ付け性に影響を及ぼすことはない。また、保護被膜６の塗布されない半導体装置の下面では、アイランド２及びリード３に凹部を設けたことによって、水分の進入経路が長くなり耐湿性が向上する。

半導体装置底面（外部電極面）は、個別半導体装置として基板実装する際の、ハンダ付け接合面となるため、保護被膜５の樹脂が付着することは望ましくない。本実施の形態では、ダイシングテープ１２に半導体装置の底面を貼り付けた状態で保護被膜６の塗布を行うので、保護被膜６の樹脂が電極面に付着する心配がない。

次に、図１１に示す工程にて、保護被膜６の樹脂塗布を完了した各半導体装置の電気的特性を測定する。この測定では、分離された各半導体装置が接着された状態のテープホルダー１３を、複数枚一組にリングカセット１５に入れた状態で選別工程のハンドリング装置のローダー部にセットする。セットされたテープホルダー１３は、一枚毎にハンドリング装置のローディング部１６に移送する。ハンドリング装置は、従来のダイレクトピックアップ方式のダイボンダと同様の構成であり、リングホルダと協働する個別半導体装置突き上げ機構（図示せず）を具備し、予め設定された座標位置または認識装置の認識結果から指定された座標位置データに基づき、突き上げ動作を行いダイシングテープ１２より所定の半導体装置を引き剥がす。なお引き剥がす際には、紫外線照射型のダイシングテープを用いた場合は、紫外線照射を適量行い半導体装置底面とダイシングテープとの接合強度を弱めることによって、粘着成分が半導体装置底面に残存するのを防止することができる。

引き剥がされた半導体装置は、移送ヘッド１７の吸着ノズルに吸着され製品整列部１８に搬送される。この際、ダイシング時に用いたホルダー１３に整列した状態のまま、ハンドリング装置に装着し移送ヘッド１７に吸着されるため、その電極配置方向を誤ることなく、コンタクトを行うことが可能である。また、個別半導体装置１２の方向性は、乱雑になることなく、一定方向に揃えて移送することができる。

製品整列部１８より、複数の移送ヘッド１９を放射状に配置したロータリー方式の搬送系により、各作業位置で適宜検査を実施する。先ず電気的特性選別を行ない、電気的特性良と判断された半導体装置については、認識装置による自動外観検査によって、製品としての形状寸法を認識装置を用いて測定し、異常がなければ良品と判定される。この際、パッケージ裏面（外部電極面）の電極寸法及びその位置を、パターンマッチング方法などの画像処理により、良否判定を併せて行う。そして、前記判定項目に合格した良品は、半導体装置自動実装装置用のエンボスキャリアテープ２０に順次収納し、テープリール２１にキャリアテープ２０を巻き取り出荷する。

また、前記切断のためのダイシングによって、図１２に示すように、切断面に切断方向に沿って（底面方向に向かって）小さな突起（バリと通称されている）が生じることがある。このような突起が実装面である底面に向かって形成されることによって、半導体装置と実装基板との間に間隙が生じ、実装不良となることがある。

このような場合の対策としては、図１３に示すように、半導体装置のアイランド２及びリード３の下面部外方に、夫々凹部を設ける。即ち、下面の外端を内端方向に後退させる構成とする。この構成によって、アイランド２或いはリード３の端面は、上下を封止体５によって挟まれているために、切断の際に前記突起が生じにくくなり、突起が生じた場合にも半導体装置の底面から突出することがない。

（実施の形態２）
前述した実施の形態では、リードフレーム７のアイランド２及びリード３の下面に凹部を設け、この凹部に応じた凸型のヒートブロック８を用いてダイボンディング及びワイヤボンディングを行なっている。この凹部は、リードフレーム７の厚さを一定とした場合、凹部を深く形成すると、ダイボンディング及びワイヤボンディングの際に、アイランド２或いはリード３の変形が懸念されるので、リードフレーム７の厚さが薄くなる程、残りの板厚を確保する為、凹部を浅く形成する必要がある。凹部が浅くなることによって、樹脂封止の際に封止樹脂の充填が不充分となり、絶縁層が充分に形成されない等の不具合が懸念される。

本実施の形態はこの点を考慮してなされたものであり、前述した実施の形態では一体に成形されていた封止体５を、図１４に縦断面を示すように、半導体装置の下面からアイランド２或いはリード３の上面までを封止する下層の封止体５ａと、前記上面から上の部分を封止する上層の封止体５ｂとによって構成する。これ以外の点については前述した実施の形態のものと同様の構成となっている。

そして本実施の形態の半導体装置の製造方法では、図１５に示すようにダイボンディング及びワイヤボンディング前のリードフレーム７の各列空隙部に予め樹脂を充填して下層の封止体５ａを形成する。樹脂注入のための金型としては、下金型として前述した実施の形態の略同様のものを用い、上金型として平坦なものを用いて充填を行なう。樹脂充填後に、カル部２２ａ、樹脂流路２２ｂ及びゲート２２ｃ等の不要な樹脂を切除することによって、図１６に示すようにリードフレーム７をその各列空隙部を樹脂により埋めた状態とする。この樹脂注入では、ダイボンディング及びワイヤボンディング前であることから、半導体素子１の損傷やボンディングワイヤ４への影響を考慮する必要がないため、高圧力下で行うことが可能となり、細かな空隙へも充分に樹脂の充填を行なうことができる。

こうしてアイランド２及びリード３の凹部に予め樹脂が充填されて平坦になっているため、ダイボンディング及びワイヤボンディング時のリードフレーム７の安定的な固定が、図１７に示すように平坦なヒートブロック８を用いても確保することが可能となる。加えて、リードフレーム７のアイランド２及びリード３に凹部を形成した場合、凹部の深さやリードフレーム７の板厚によっては、この部分の剛性が不足する結果、ダイボンディング及びワイヤボンディングの際、局部変形や振動が懸念されるが、下層の封止体５ａによってアイランド２及びリード３が固定されているため、アイランド２或いはリード３の変形や振動等も防止することができる。従って、ダイボンディング、ワイヤボンディング時のリードフレーム保持力を安定的に維持することが可能となる。

下層の封止体５ａの形成されたリードフレーム７には、前述の実施の形態と同様に、ダイボンディング及びワイヤボンディングが行なわれた後に、図１８に示すように、カル部２３ａ、樹脂流路２３ｂ及び各キャビティ９への流入口であるゲート２３ｃを経由し、封止樹脂を各キャビティ９に充填する。

また、この樹脂封止において、前述した場合と同様に、例えば一つの列に形成される半導体装置の数が多いためにキャビティが長くなると列方向にレジンの反りが生じる場合がある。そうした場合には、キャビティを列方向に分割する。即ち、複数の半導体装置を列毎に一つのキャビティとして一体にモールドした封止体を列方向に複数形成する構成とすることも可能である。

本実施の形態によれば、組成の異なる樹脂により個別半導体装置の封止体を形成することも可能となる。例えば、流動性の良い樹脂と耐湿性の良好な樹脂とを目的に応じて、封止体５ａ，５ｂの樹脂封止に用いることによって個別半導体装置の信頼性を確保することが可能となる。

また、下層の封止体５ａの形成では、トランスファーモールドによる他に、テープ状の樹脂を用い、ダイボンディング前に絶縁材料からなる熱硬化性樹脂によって下層の封止体５ａを形成して下面を平坦にすることも可能である。この後、同様の熱硬化性樹脂或いは組成の異なる樹脂によりリードフレーム上部を封止することも可能であり、トランスファーモールドによって上層の封止体を形成することも可能である。

また、前述した実施の形態と同様に、図１９に示すように、半導体装置のアイランド２及びリード３の下面部外方に、夫々凹部を設け、下面の外端を内端方向に後退させる構成としてもよい。この構成によって、アイランド２或いはリード３の端面は、上下を封止体５ａ，５ｂによって挟まれているために、切断の際に前記突起が生じにくくなり、突起が生じた場合にも半導体装置の底面から突出することがない。

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

例えば、以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるトランジスタについてレジン封止によるＣＳＰ(Chip Size Package)技術を適用した場合について説明したが、それに限定されるものではなく、本発明は、ダイオード或いはＱＦＮ型半導体装置等の他の形式の半導体装置にも広く適用が可能である。

本発明者が検討した半導体装置を示す斜視図である。 公知技術による半導体装置を示す斜視図である。 本発明の一実施の形態である半導体装置を示す斜視図である。 本発明の一実施の形態である半導体装置を示し、図中の（ａ）にその縦断面を示し、（ｂ）にその底面を示す。 本実施の形態に用いられるリードフレームを示す平面図である。 本実施の形態に用いられるリードフレームを拡大して示す部分平面図である。 本発明の一実施の形態である半導体装置を製造工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置を製造工程毎に示す平面図である。 本発明の一実施の形態である半導体装置の変形例を製造工程毎に示す平面図である。 本発明の一実施の形態である半導体装置を製造工程毎に示す斜視図である。 本発明の一実施の形態である半導体装置を製造工程毎に示す平面図である。 本発明の一実施の形態である半導体装置を示す縦断面図である。 本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。 本発明の他の実施の形態である半導体装置を示す縦断面図である。 本発明の他の実施の形態である半導体装置を製造工程毎に示す平面図である。 本発明の他の形態に用いられるリードフレームを示す平面図である。 本発明の他の実施の形態である半導体装置を製造工程毎に示す縦断面図である。 本発明の他の実施の形態である半導体装置を製造工程毎に示す平面図である。 本発明の他の実施の形態である半導体装置の変形例を示す縦断面図である。

符号の説明

１…半導体素子、２…アイランド、３…リード、４…ボンディングワイヤ、５，５ａ，５ｂ…封止体、６…保護被膜、７…リードフレーム、８…ヒートブロック、９…キャビティ、１０ａ，２２ａ，２３ａ…カル部、１０ｂ，２２ｂ，２３ｂ…樹脂流路、１０ｃ，２２ｃ，２３ｃ…ゲート、１１…スリット、１２…ダイシングテープ、１３…テープホルダー、１４…スリット、１５…リングカセット、１６…ローディング部、１７，１９…移送ヘッド、１８…製品整列部、２０…キャリアテープ、２１…テープリール、３０…基板。

Claims (10)

1. 第１および第２リードと、前記第１リード上に固定した半導体素子を封止体によって封止した半導体装置であって、
   前記半導体素子と前記第２リードは電気的に接続され、
   前記第１リードは上部部分と下部部分から構成され、
   前記半導体素子は前記第１リードの上部部分に固定され、
   前記第１および第２リードの裏面は前記封止体から露出し、
   前記第１および第２リードの裏面には、実装基板への実装用のハンダが形成可能であり、
   前記第１リードは前記封止体の第１側壁に沿って配置され、
   前記第２リードは、前記第１側壁と対向する第２側壁に沿って配置され、
   前記第１リードの上部部分は、前記封止体の第１側壁から第２側壁に向かって延在し、
   前記第２リードは前記封止体の第２側壁と前記第１リードの上部部分の間に位置し、
   前記第２側壁に対向する前記第１リードの下部部分の端部は、前記第２側壁に対向する前記第１リードの上部部分の端部より前記第１側壁に近い側に位置していることを特徴とする半導体装置。
2. 前記第２リードはさらに上部部分と下部部分から構成され、
   前記第１側壁に対向する前記第２リードの下部部分の端部は、前記第１側壁に対向する前記第２リードの上部部分の端部より前記第２側壁に近い側に位置していることを特徴とする請求項１に記載の半導体装置。
3. 前記第１側壁に対向する前記第１リードの下部部分の端部は、前記第１側壁に対向する第１リードの上部部分の端部より前記第２側壁に近い側に位置し、
   前記第２側壁に対向する前記第２リードの下部部分の端部は、前記第２側壁に対向する第２リードの上部部分の端部より前記第１側壁に近い側に位置していることを特徴とする請求項２に記載の半導体装置。
4. 前記第１リードの前記第１側壁に対向する面は、前記第１側壁と同一平面にあり、
   前記第２リードの前記第２側壁に対向する面は、前記第２側壁と同一平面にあることを特徴とする請求項１に記載の半導体装置。
5. 前記封止体は樹脂からなり、
   前記第１リードの上部部分の下方にも封止体が形成されていることを特徴とする請求項１に記載の半導体装置。
6. 前記第２側壁に対向する前記半導体素子の端部は、前記第２側壁に対向する前記第１リードの下部部分の端部より前記第２側壁に近いことを特徴とする請求項１に記載の半導体装置。
7. 前記第２側壁に対向する前記第１リードの下部部分の端部と前記第２側壁に対向する前記第１リードの上部部分の端部の距離は、前記第１側壁に対向する前記第２リードの下部部分の端部と前記第１側壁に対向する前記第２リードの上部分の端部の距離よりも長いことを特徴とする請求項１に記載の半導体装置。
8. 前記半導体素子と前記第２リードはボンディングワイヤによって電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
9. 前記半導体装置はさらに第３リードを含み、
   前記第３リードと前記半導体素子は電気的に接続され、
   前記第３リードは前記第２側壁に沿って配置されていることを特徴とする請求項１に記載の半導体装置。
10. 第１および第２リードと、前記第１リード上に固定した半導体素子を封止体によって封止した半導体装置であって、
    前記半導体装置の平面形状は長方形であり、
    前記半導体素子と前記第２リードは電気的に接続され、
    前記第１リードは上部部分と下部部分から構成され、
    前記半導体素子は前記第１リードの上部部分に固定され、
    前記第１および第２リードの裏面は前記封止体から露出し、
    前記第１および第２リードの裏面には、実装基板への実装用のハンダが形成可能であり、
    前記第１リードは、前記半導体装置内の第１短辺側の第１側壁に沿って配置され、
    前記第２リードは、前記第１短辺と対向する第２短辺側の第２側壁に沿って配置され、
    前記第１リードの上部部分は、前記封止体の第１側壁から第２側壁に向かって延在し、
    前記第２リードは前記封止体の第２側壁と前記第１リードの上部部分の間に位置し、
    前記第２側壁に対向する前記第１リードの下部部分の端部は、前記第２側壁に対向する前記第１リードの上部部分の端部より前記第１側壁に近い側に位置していることを特徴とする半導体装置。

Images