JP2005317814A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005317814A
JP2005317814A JP2004134969A JP2004134969A JP2005317814A JP 2005317814 A JP2005317814 A JP 2005317814A JP 2004134969 A JP2004134969 A JP 2004134969A JP 2004134969 A JP2004134969 A JP 2004134969A JP 2005317814 A JP2005317814 A JP 2005317814A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor
sealing body
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004134969A
Other languages
English (en)
Inventor
Seiichi Tomihara
誠一 冨原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2004134969A priority Critical patent/JP2005317814A/ja
Publication of JP2005317814A publication Critical patent/JP2005317814A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 ＭＡＰによる半導体装置のスタンドオフ高さを確保する。
【解決手段】 半導体チップと、この半導体チップの周囲に配置され封止体下面から露出して半導体装置の外部端子となるリードとを電気的に接続した半導体装置において、前記封止体の外縁部に、前記リードの列の幅に合わせた幅で、リードの外端部の上面を露出させる深さの凹部を設ける。その製造方法において、前記リードの組が形成された装置領域が縦横に複数組形成されたリードフレームを用い、このリードフレームに半導体チップを実装し、リードフレームの装置領域間に位置し、リードの列の幅に合わせた長さで、ダイシング領域よりも幅が広く、リードの外端部の上面に接触するクランプ部を設けた金型に、半導体チップを実装したリードフレームを収容し、封止樹脂を注入して封止体を形成し、前記リード及び封止体を切断し、個々の半導体装置に個片化する。
【選択図】 図５

Description

本発明は、半導体装置及びその製造方法に関し、特に、封止体底面にリードが露出する半導体装置に適用して有効な技術に関するものである。
半導体装置では、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成した後に、夫々の素子形成領域を個々の半導体チップとして分離された個々の半導体チップが、例えばベース基板或いはリードフレームに固定するダイボンディング及びワイヤボンディング等の実装工程及び樹脂封止等の封止工程を経て半導体装置として完成する。
今日半導体装置は多種の用途に用いられており、同一の半導体チップであっても、その目的用途に応じて種々の実装形態が採用されており、リードと配線基板との接続領域を縮小して電子装置を小型化するために、前記封止体の底面外周部にてリード底面を封止体から露出させて半導体装置の外部端子とする底面端子型の半導体装置が考えられた。底面端子型の半導体装置としては、ＱＦＮ（Quad Flat Non-lead）型或いはＳＯＮ（Small Outline Non-lead）型等の半導体装置が知られている。
ＱＦＮ型の半導体装置では、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップを、レジン又は銀ペースト等の接合剤によってタブに固定し、タブの４周囲に列状に配置されているリードの内端と半導体チップのパッドとをボンディングワイヤによって電気的に接続し、半導体チップ、タブ、リード、ボンディングワイヤは、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体によってリードの底面を露出させた状態で封止してある。
また、ＱＦＮ型半導体装置の製造では、個々の半導体装置に用いられるタブ、リードの組が縦横に連続して複数組形成されて一体化されたリードフレームを用い、リードフレームでは半導体チップが搭載されるタブの四辺に沿って複数のリードの列が夫々配置されており、タブは４隅に設けられたタブ吊りリードに接続されてフレームに支持されている。
そして、先ず図１に部分縦断面図を示すように、このリードフレームのタブ３に夫々半導体チップ１を接合剤２によって固定し、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって接続し、次に、半導体チップ１を実装したリードフレームを、個々の封止体７に合わせた形状のキャビティが形成された金型１０，１１に挟み込み、金型１０，１１のキャビデイ内に半導体チップ１、タブ３、リード４、ボンディングワイヤ５を収容して、封止樹脂を注入し封止体７を形成する。この後に、破線図示の位置でリード４、タブ吊りリード及びリードフレームのタイバーをパンチ或いはブレードによって切断し、個々の半導体装置に個片化する。
この樹脂封止では、半導体装置の小型化・薄型化により、封止体も薄くなり、モールド時のゲート寸法を縮小せざるを得なくなり、このため各キャビティの列間に封止樹脂の流路を設けて、この流路から各キャビティに封止樹脂を流入させなければならなくなっている。
この封止樹脂の流路に要するスペースをなくして同時取得数を増加させるために、図２に示すように、複数の装置領域を覆う大きなキャビティを有する封止金型１０，１１を用いて複数の封止体７を一体に一括封止（block molding）し、その後リードフレームと封止体７とを破線図示の位置でダイシングブレードによって切断・分離して個別の半導体装置を形成するＭＡＰ（Multi Arrayed Packaging）と呼ばれる方法が用いられている。
この方法では、製品の同時取得数が増加することに加えて、封止工程における生産性を向上させることができるという利点も得られ、更に、この方法では、モールド時のゲート寸法に係らず、個別半導体の外形寸法の縮小が可能となる。
例えば、下記特許文献１には、リードフレームに複数の半導体素子を搭載し、トランスファーモールド方式又はポッティング方式を用いて一括樹脂封止し、ダイシングによって個別の半導体装置に切断・分離する方法が開示されている。
特開２００３‐２４３６００公報
個別の封止体に合わせた金型によって封止体を形成する場合には、図３に示すように、キャビティ間に位置する上金型１０によって、下金型１１に敷設したシート１３にリード４を押圧することにより、シート１３の弾性によってリード４の底部がシート１３内に埋没し、封止体７の底面からリード４が突出するスタンドオフが生じる。
このスタンドオフによって、リード４の側面がハンダ接続されるのでハンダ接続の強度を向上させることができる。また、実装の際に封止体７・実装される基板等のわずかな変形或いは異物等によって、リード４が前記基板との接触を絶たれる、所謂リード４の浮きを回避することができる。
このため、ＱＦＮ等の底面端子外部端子の半導体装置では、封止体の底面からリードの底面までの垂直方向の距離であるスタンドオフ高さを確保することが望まれる。しかし、ＭＡＰによる半導体装置では、全体が一つのキャビティとなるため、個別半導体装置のキャビティ間には上金型１０が接触しないため、リード４をシート１３に押圧することができないので、スタンドオフ高さの確保が難しい。
また、ＭＡＰによる半導体装置では、リード４の底面に樹脂が付着するレジンフラッシュを防止するために、下金型１１に敷設したシート１３に接着性のものを用い、リード４をこのシート１３に接着することにより、リード４とシート１３とを密着させている。しかし、この接着の弱い部分に封止樹脂が侵入し、レジンフラッシュを生じることがある。
レジンフラッシュが発生すると、ハンダ接続強度の低下、更にはハンダ接続不良を招くことになるため、レジンフラッシュを除去する工程が必要になる。また、レジンフラッシュの発生を防止するために、流動性の低い樹脂を用いることも考えられるが、この場合には、流動性の低下によって樹脂の充填性が犠牲になってしまう。また、シートとリードとの接着力を強化した場合には、シートを剥離する際にリードの変形が生じやすくなる。
半導体装置では、微細化が進むことによって、外部端子となるリードの面積が縮小されており、この縮小によって、実装時にリードと実装基板とを接続するハンダの接続強度が低下している。このため、底面端子型の半導体装置では、スタンドオフ高さの確保が更に重要な問題になっている。
本発明の課題は、これらの問題点を解決し、ＭＡＰによる半導体装置のスタンドオフ高さを確保することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体チップと、この半導体チップの周囲に配置され封止体下面から露出して半導体装置の外部端子となるリードとを電気的に接続した半導体装置において、前記封止体の外縁部に、前記リードの列の幅に合わせた幅で、リードの外端部の上面を露出させる深さの凹部を設ける。
また、その製造方法において、前記リードの組が形成された装置領域が縦横に複数組形成されたリードフレームを用い、このリードフレームに半導体チップを実装する工程と、リードフレームの装置領域間に位置し、リードの列の幅に合わせた長さで、ダイシング領域よりも幅が広く、リードの外端部の上面に接触するクランプ部を設けた金型に、半導体チップを実装したリードフレームを収容し、封止樹脂を注入して封止体を形成する工程と、前記リード及び封止体を切断し、個々の半導体装置に個片化する工程とを有する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、底面端子型の半導体装置についてリードのスタンドオフを確保することができるという効果がある。
（２）本発明によれば、上記効果（１）により、ハンダ接続の強度を向上させることができるという効果がある。
（３）本発明によれば、上記効果（１）により、封止体・基板等のわずかな変形或いは異物等によって、リードが基板との接触を絶たれる、所謂リードの浮きを回避することができるという効果がある。
（４）本発明によれば、リードとシートとを密着させてレジンフラッシュを防止することができるという効果がある。
（５）本発明によれば、クランプ部間を樹脂流路として利用するので、装置領域間に樹脂流路が不要となるという効果がある。
（６）本発明によれば、上記効果（５）により、同時取得数を向上させることができるという効果がある。
（７）本発明によれば、上記効果（５）により、１回のダイシングで隣接する個別半導体を分離させることができるという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明の一実施の形態であるＱＦＮ型半導体装置の平面図を図５に示し、底面図を図６に示し、側面図を図７に示し、図５中のａ‐ａ線に沿った縦断面図を図８に示す。なお、図５では、説明のために図中右半分の封止体を透過させて示している。
本実施の形態の半導体装置は、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップ１を、レジン又は銀ペースト等の接合剤２によってタブ３に固定し、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって電気的に接続してある。
タブ３は、一体となったタブ吊りリード６に支持されており、半導体チップ１、タブ３、リード４、ボンディングワイヤ５、タブ吊りリード６は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体７によって封止されるが、リード４の底面及びタブ３、タブ吊りリード６の底面を露出させた状態で封止している。タブ３の底面を封止体７から露出させることにより、放熱性を向上させることができる。
また、この樹脂封止では、封止体７の底面からリード４が突出するスタンドオフを確保しており、このスタンドオフによって、封止体７の底面に位置するリード４の側面がハンダ接続されるのでハンダ接続の強度を向上させることができる。また、封止体７或いは実装される基板等のわずかな変形或いは異物等によって、リード４が前記基板との接触を絶たれる、所謂リード４の浮きを回避することができる。
本実施の形態の半導体装置では、封止体７の外縁部に、リード４の列の幅に合わせた幅で、リード４の外端部の上面を露出させる深さの凹部８を封止体７の４辺に夫々設けてある。この凹部８によって、リード４の外端付近の封止体７が後退し、リード４の側端面の状態を目視するのが容易になるので、ハンダ接続の状態を確認することができる。また、凹部８ではリード４の上面が露出しているので、プローブ等を接触させて測定等を行なうことができる。
続いて、本実施の形態の半導体装置の製造方法について、図９乃至図１３をもとに説明する。本実施の形態の半導体装置の製造方法では、図９に平面図を示すリードフレーム９を用いており、このリードフレーム９では、個別半導体装置の封止体７の外形寸法に合わせた装置領域（破線にて示す）に個々の半導体装置に用いられるタブ３、タブ吊りリード６及びリード４の組が設けられており、このタブ３、タブ吊りリード６及びリード４の組がタイバー９ａ及びフレーム９ｂによって一体化されている。リードフレーム９には、例えばＦｅ‐Ｎｉ系合金或いはＣｕ系合金等を用い、各装置領域は、ダイシングブレードの幅を見込んだダイシング領域を隔てて、縦横に連続して複数組形成されている。
先ず、図１０に部分縦断面図を示すように、このリードフレーム９のタブ３に夫々半導体チップ１をレジン又は銀ペースト等の接合剤２によって固定し、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって接続し、半導体チップ１をリードフレーム９に実装する。
次に、図１１に部分縦断面図を示し図１２に部分横断面図を示すように、半導体チップ１を実装したリードフレーム９を、上金型１０及び下金型１１に挟み込み、金型１０，１１の形成するキャビデイ内に複数の半導体チップ１、タブ３、リード４、ボンディングワイヤ５を収容した状態で封止樹脂を注入して、複数の個別半導体装置の封止体７を一体に形成する。
この樹脂封止では、上金型１０（図１２中では斜線を付す）にはタイバー９ａ及びフレーム９ｂの位置に合わせて、リード４の列の幅に合わせた長さで、ダイシング領域よりも幅が広く、リード４の外端部の上面に接触するクランプ部１２を設けてある。このクランプ部１２によって、封止体７の外縁部の４辺に夫々凹部８を形成する。
また、下金型１１には弾性を有するシート１３を敷設してあるので、タイバー９ａに位置するクランプ部１２によって、下金型１１に敷設したシート１３にリード４を押圧して、リード４の下面を下金型１１のシート１３に密着させることにより、シート１３の弾性によってリード４の底部がシート１３内に埋没した状態で樹脂封止が行なわれるため、封止体７の底面にリード４の底面が、封止体７の底面からリード４が突出するスタンドオフの状態で、露出することとなる。
また、クランプ部１２の押圧によって生じるシート１３の弾性で、確実にリード４がシート１３に密着するので、リード４の底面に封止樹脂が付着するレジンフラッシュを防止することができる。
この樹脂封止では、図１２に封止樹脂の注入経路を矢印にて示すように、リードフレーム９の長辺に沿ってフレーム９ａ上に延びる樹脂流路１４から各列クランプ部１２の間から封止樹脂を注入する。注入された封止樹脂は、樹脂流路１４に近接する装置領域に封止体７を形成し、続いて、次のクランプ部１２の間を通り、隣接する装置領域に流入する。
従来のゲートの径が１ｍｍ程度であったのと比較して、クランプ部１２間の隙間ははるかに広いので、装置領域の列間或いは行間に樹脂流路１４を設けなくても、このように、クランプ部１２間を樹脂の流路として、各列の装置領域４個所に封止樹脂を供給することが可能である。なお、列端或いは行端に位置するクランプ部１２間の隙間はエアベントとして機能する。
この封止体７形成後に、図１３に部分縦断面図を示すように、ウェハをダイシングテープ１５に貼り付けた状態で、リード４、タブ吊りリード６及びリードフレーム９の不要部分であるタイバー９ａ及びフレーム９ｂをダイシングブレード１６によって切断し、個々の半導体装置に個片化する。この個片化では、装置領域の列間或いは行間に樹脂流路１４が不要となるので、１回のダイシングによって、隣接する個別半導体装置を分離することができる。なお、タイバー９ａはダイシングブレード１６の幅よりも狭くなっているので、１回のダイシングでタイバー９ａの除去が可能である。
図１４に示すのは、前述した実施の形態の半導体装置の変形例を示す縦断面図である。この例では、凹部８にはさまれた封止体７の角部に凸部１７を形成してある。凸部１７の高さ即ち封止体７上面からの突出量は、リード４のスタンドオフを考慮して、例えば、スタンドオフが最大２０μｍであれば、凸部の高さは５０μｍ程度とする。
例えば、メッキの工程では、図１５に示すように積層した状態で半導体装置を保管することがあり、この場合にリード４の下面が封止体７の上面に接触すると、メッキの剥離を生じることがある。本例では、凸部１７によって、リード４と封止体７とが接触するのを防止することができる。従来は、このような接触を回避するために、封止体７間に突起を設けていたが、こうした突起を設けるスペースをなくすことができる。また、凸部１７は個片化後も利用することができるので、リード４と封止体７とを接触させることなく積層状態で半導体装置を出荷することも可能となる。
図１６に示すのは、他の変形例を示す縦断面図である。この例では、タブ吊りリード６を、タイバー９ａ或いはフレーム９ｂの近傍でＹ字状に分岐させ、タイバー９ａ或いはフレーム９ｂに直交して連結させている。このようにタブ吊りリード６を分岐させることにより、ダイシングブレード１６によってタブ吊りリード６を切断する際に、タブ吊りリード６に直交して切断するので、封止体７とタブ吊りリード６との剥離を防止することができる。
また、力が加わるために破損の発生が多く発生する封止体７の角部端を、樹脂のみで一体化することにより、破損の発生を防止することができる。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
従来の個別金型による半導体装置を示す部分縦断面図である。 従来のＭＡＰによる半導体装置を示す部分縦断面図である。 図１に示す半導体装置の要部を拡大して示す部分縦断面図である。 図２に示す半導体装置の要部を拡大して示す部分縦断面図である。 本発明の一実施の形態である半導体装置を示す平面図である。 本発明の一実施の形態である半導体装置を示す底面図である。 本発明の一実施の形態である半導体装置を示す側面図である。 図５中のａ−ａ線に沿った縦断面図である。 本発明の一実施の形態に用いられるリードフレームを示す平面図である。 本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置を工程毎に示す部分平面図である。 本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。 本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。 本発明の一実施の形態である半導体装置の変形例を示す側面図である。 本発明の一実施の形態である半導体装置の他の変形例を示す縦断面図である。
符号の説明
１…半導体チップ、２…接合剤、３…タブ、４…リード、５…ボンディングワイヤ、６…タブ吊りリード、７…封止体、８…凹部、９…リードフレーム、９ａ…タイバー、９ｂ…フレーム、１０…上金型、１１…下金型、１２…クランプ部、１３…シート、１４…樹脂流路、１５…ダイシングテープ、１６…ダイシングブレード、１７…凸部。

Claims (5)

  1. 半導体チップと、この半導体チップの周囲に配置され封止体下面から露出して半導体装置の外部端子となるリードとを電気的に接続した半導体装置において、
    前記封止体の外縁部に、前記リードの列の幅に合わせた幅で、リードの外端部の上面を露出させる深さの凹部を設けたことを特徴とする半導体装置。
  2. 前記半導体装置がＱＦＮ型の半導体装置であることを特徴とする請求項１に記載の半導体装置。
  3. 半導体チップと、この半導体チップの周囲に配置され封止体下面から露出して半導体装置の外部端子となるリードとを電気的に接続した半導体装置の製造方法において、
    前記リードの組が形成された装置領域が縦横に複数組形成されたリードフレームを用い、
    このリードフレームに半導体チップを実装する工程と、
    リードフレームの装置領域間に位置し、リードの列の幅に合わせた長さで、ダイシング領域よりも幅が広く、リードの外端部の上面に接触するクランプ部を設けた金型に、半導体チップを実装したリードフレームを収容し、封止樹脂を注入して封止体を形成する工程と、
    前記リード及び封止体を切断し、個々の半導体装置に個片化する工程とを有することを特徴とする半導体装置の製造方法。
  4. 前記金型と対になる下金型には弾性を有するシートを敷設して封止体を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記リードフレームの装置領域がダイシング領域の間隔で複数形成され、１回のダイシングによって隣接する個々の半導体装置が分離されることを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
JP2004134969A 2004-04-30 2004-04-30 半導体装置及びその製造方法 Pending JP2005317814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134969A JP2005317814A (ja) 2004-04-30 2004-04-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134969A JP2005317814A (ja) 2004-04-30 2004-04-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005317814A true JP2005317814A (ja) 2005-11-10

Family

ID=35444908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134969A Pending JP2005317814A (ja) 2004-04-30 2004-04-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005317814A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Similar Documents

Publication Publication Date Title
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
US7019388B2 (en) Semiconductor device
KR101277391B1 (ko) 반도체 장치
JP5232394B2 (ja) 半導体装置の製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP3686287B2 (ja) 半導体装置の製造方法
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
JP2016127067A (ja) 半導体装置の製造方法
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP3660854B2 (ja) 半導体装置の製造方法
JP4503632B2 (ja) 半導体装置の製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JP2006279088A (ja) 半導体装置の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2005317814A (ja) 半導体装置及びその製造方法
JP4079874B2 (ja) 半導体装置の製造方法
JP2005277434A (ja) 半導体装置
JP4994148B2 (ja) 半導体装置の製造方法
JP5512784B2 (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5184558B2 (ja) 半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
JP2009152324A (ja) 半導体装置の製造方法
JP5086315B2 (ja) 半導体装置の製造方法