JP4503632B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4503632B2 JP4503632B2 JP2007158390A JP2007158390A JP4503632B2 JP 4503632 B2 JP4503632 B2 JP 4503632B2 JP 2007158390 A JP2007158390 A JP 2007158390A JP 2007158390 A JP2007158390 A JP 2007158390A JP 4503632 B2 JP4503632 B2 JP 4503632B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- external electrode
- manufacturing
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
エッチングを採用した半導体装置の製造方法は、
表面と、前記表面と反対側の裏面と、前記表面に形成されたチップ固定部分と、前記表面に形成された複数の溝と、前記複数の溝に囲まれた複数の区画部分とを有する金属基板を準備する工程と、
その主面に複数の電極を有する半導体チップを準備する工程と、
前記半導体チップを前記金属基板の表面側に形成された前記チップ固定部分に搭載する工程と、
前記半導体チップの電極と前記複数の溝に囲まれた複数の区画部分とを複数の導電性ワイヤで電気的に接続する工程と、
前記半導体チップ、前記複数の導電性ワイヤ、前記複数の溝の内部、及び前記複数の区画部分とを封止する樹脂体を形成する工程と、
前記樹脂体を形成する工程の後に、前記金属基板の裏面をエッチングすることにより、前記金属基板の複数の区画部分を互いに電気的に分離する工程と、
前記金属基板の複数の区画部分を互いに電気的に分離する工程の後に、前記エッチングにより露出した前記金属基板の複数の区画部分の裏面に、印刷法により半田層を形成する工程とを有することを特徴とする。
前記基板の主面側の各タブ上に半導体素子を接着剤を介してそれぞれ固定する工程と、
前記半導体素子の表面の各電極と、前記リードの所定の前記ワイヤ接続領域を導電性のワイヤで電気的に接続する工程と、
前記基板の主面側の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、
前記前記樹脂層の表面全域に1枚のテープを張り付ける工程と、
前記リードをリード幅全長に亘って選択的に除去して前記タブ、前記基板枠、前記隣接する単位基板領域のリード及び隣接するワイヤ接続領域と電気的に独立させて外部電極端子を形成する工程と、
前記樹脂層を選択的に除去して、前記単位基板部分を含む単位基板領域ごとに個片化するとともに、テープを剥離する工程とによってノンリード型の半導体装置を製造する。
(1)小型のノンリード型の半導体装置を提供することができる。
(2)外部電極端子数を多くできるノンリード型の半導体装置を提供することができる。
(3)半導体装置の辺に沿って2列以上外部電極端子を配置することができるノンリード型の半導体装置の製造方法を提供することができる。
(4)外部電極端子の形状や寸法精度を高精度に形成することができるノンリード型の半導体装置の製造方法を提供することができる。
(5)実装の信頼性が高いノンリード型の半導体装置を提供することができる。
(実施形態1)
図1乃至図13は本発明の一実施形態(実施形態1)のノンリード型の樹脂封止型の半導体装置の製造方法に係わる図である。本実施形態1では、図1乃至図4に示すように、四角形の樹脂封止体33の裏面に導電体(金属)からなる外部電極端子2が露出するノンリード型の半導体装置1の製造方法に本発明を適用した例について説明する。
図14及び図15は本発明の他の実施形態(実施形態2)であるノンリード型の半導体装置の製造方法に係わる図であり、図14は半導体装置の製造方法を示す各工程の断面図、図15は半導体素子が固定されかつワイヤが取り付けられた基板の平面図である。
図16は本発明の他の実施形態(実施形態3)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態3においては、半導体装置1の製造に用いる基板20は、実施形態2とは逆に半導体素子を固定する面側に格子縞状に溝25を設けた構造になっている。換言するならば、実施形態2で使用した溝25を有する基板20を裏返して使用するものである。
図26は本発明の他の実施形態(実施形態4)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態4は、実施形態2や実施形態3のように、基板20の一面に溝25を設ける構造ではなく、基板20の両面にそれぞれが対面するように溝25を設けた例である。基板20の両面に溝25を設け、その溝底は、機械的強度を必要とするため所定の厚さとなる。例えば、溝25の底の厚さは50μmとなっている。
図31は本発明の他の実施形態(実施形態5)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図32は半導体装置の底面図である。本実施形態5は半導体装置1の各辺に沿って並ぶ3列の外部電極端子2の内側の区画部分4を排除して半導体素子5の裏面と、実装時の配線基板の表面との間に所定の空隙ができる構造、いわゆるスタンドオフ構造となっている。これは、基板20の状態で単位基板部分の中央部分にスタンドオフとなる矩形の穴を設けておき、その後チップボンディング,ワイヤボンディング,トランスファモールド,ダイシング及び個片化を行うことによって図31の構造の半導体装置1を製造することができる。図32は半導体装置1の底面図であり、中央部分には区画部分4(外部電極端子2)は存在していない。
図33は本発明の他の実施形態(実施形態6)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図34は半導体装置の底面図である。本実施形態6は実施形態5と同様にスタンドオフ構造とするものである。この実施形態では基板20の状態でスタンドオフを必要とする基板領域面側をハーフエッチングして薄くさせたものである。この構造においても実施形態5と同様に実装時、異物がこのハーフエッチングされた区画部分4に対面する場合は異物による支障が起き難くなる。
図35乃至図38は本発明の他の実施形態(実施形態7)であるノンリード型の半導体装置の製造方法に係わる図であり、図35は製造されたノンリード型の半導体装置の断面図、図36は半導体装置の平面配置を表す透視図、図37は半導体装置の底面図、図38は半導体装置の一部の拡大断面図である。
図39乃至図41は本発明の他の実施形態(実施形態8)であるノンリード型の半導体装置の製造方法に係わる図であり、図39は製造されたノンリード型の半導体装置の断面図、図40は半導体装置の平面配置を表す透視図、図41は半導体装置の底面図である。
図42及び図44は本発明の他の実施形態(実施形態9)であるノンリード型の半導体装置の製造方法に係わる図であり、図42は半導体装置の製造方法において用いる基板の模式的平面図、図43は図42のA−A線に沿う断面図、図44は図42のB−B線に沿う断面図である。
図45乃至図48は本発明の他の実施形態(実施形態10)であるノンリード型の半導体装置の製造方法に係わる図であり、図45は製造されたノンリード型の半導体装置の断面図、図46は半導体装置の平面配置を表す透視図、図47は半導体装置の底面図、図48は半導体装置の製造方法を示す一部の工程の断面図である。
図49乃至図51は本発明の他の実施形態(実施形態11)である半導体装置の製造方法に係わる図であり、図49は半導体装置の断面図、図50は半導体装置の平面配置を表す透視図、図51は半導体装置の製造方法を示す一部の工程の断面図である。
図52は本発明の他の実施形態(実施形態12)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図53は半導体装置の製造方法を示す一部の工程の断面図である。図53(a)〜(c)では、基板20用意(a)、半導体素子固定(b)、ワイヤボンディング(c)のみを図示する。
図54は本発明の他の実施形態(実施形態13)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の平面配置を表す透視図である。
図55は本発明の他の実施形態(実施形態14)である半導体装置の製造方法を示す各工程の断面図である。本実施形態14は樹脂層3aをトランスファモールド法以外の方法で形成する例であり、例えば、ディスペンサで形成する例である。
図56乃至図63は本発明の他の実施形態(実施形態15)である半導体装置の製造方法に係わる図である。本実施形態15は基板の一面に半導体素子を固定するとともに、半導体素子の電極と基板の所定箇所を導電性のワイヤで接続し、半導体素子等を被うように片面モールドを行い、その後基板を切断して外部電極端子を形成するとともに、不要な基板を除去する点では、前記各実施形態と同様である。
図64乃至図69は本発明の他の実施形態(実施形態16)である半導体装置の製造方法に係わる図である。本実施形態16では、実施形態15の単位基板部分はタブ51とリード52によって構成されていることから、矩形の単位基板領域の四隅は有効利用されていない。そこで、4隅も有効に利用するのが本実施形態である。
図70乃至図72は本発明の他の実施形態(実施形態17)である半導体装置の製造方法に係わる図であって、図70は半導体装置の断面図、図71は半導体装置の平面配置を表す透視図、図72は半導体装置の底面図である。
図73乃至図75は本発明の他の実施形態(実施形態18)である半導体装置の製造方法に係わる図であって、図73は製造されたノンリード型の半導体装置の断面図、図74は半導体装置の平面配置を表す透視図、図75は半導体装置の底面図である。
図76乃至図78は本発明の他の実施形態(実施形態19)である半導体装置の製造方法に係わる図であって、図76は製造されたノンリード型の半導体装置の断面図、図77は半導体装置の平面配置を表す透視図、図78は半導体装置の底面図である。
図79乃至図82は本発明の他の実施形態(実施形態20)である半導体装置の製造方法に係わる図であって、図79は半導体装置の模式的断面図、図80は半導体装置の平面配置を表す透視図、図81は半導体装置の底面図、図82は半導体装置の一部の拡大断面図である。
図83は本発明の他の実施形態(実施形態21)である半導体装置の製造方法によって製造された半導体装置の模式的断面図である。
図84乃至図97は本発明の他の実施形態(実施形態22)のノンリード型半導体装置に係わる図である。本実施形態22は、実施形態10と同様に半導体素子5よりも僅かに大きいチップ固定区画部分42を有し、かつ溝25がチップ固定面側に設けられる基板20を用いる例である。
図98は本発明の他の実施形態(実施形態23)であるノンリード型の半導体装置の製造方法を示す各工程の断面図、図99はノンリード型の半導体装置の一部を示す拡大断面図である。
図100乃至図105は本発明の他の実施形態(実施形態24)であるノンリード型の半導体装置に係わる図である。図100乃至図103はノンリード型半導体装置の構造に係わる図であり、図100は半導体装置1の断面図、図101は半導体装置1の透視平面図、図102は半導体装置1の底面図、図103は一部の拡大断面図である。
図106乃至図110は本発明の他の実施形態(実施形態25)であるノンリード型の半導体装置に係わる図である。図106乃至図109はノンリード型半導体装置の構造に係わる図であり、図106は半導体装置の模式的断面図、図107は外部電極端子等の平面配置を示す透視図、図108は半導体装置の底面図、図109は半導体装置の一部の拡大断面図である。また、図110は本実施形態25のノンリード型半導体装置の実装状態における実装基板の配線とノンリード型半導体装置の外部電極端子との相関を示す説明図である。
前記実施形態では、QFN型の半導体装置の製造に本発明を適用した例について説明したが、例えば、SON型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。
Claims (6)
- 表面と、前記表面と反対側の裏面と、前記表面に形成された複数の第1溝と、前記複数の第1溝と対向する位置であり、前記裏面に形成された複数の第2溝と、前記複数の第1溝に囲まれた複数の区画部分とを有する金属基板を準備する工程と、
その主面に複数の電極を有する半導体チップを準備する工程と、
前記半導体チップを前記金属基板の表面側に搭載する工程と、
前記半導体チップの電極と前記複数の第1溝に囲まれた複数の区画部分とを複数の導電性ワイヤで電気的に接続する工程と、
前記半導体チップ、前記複数の導電性ワイヤ、前記複数の第1溝の内部、及び前記複数の区画部分とを封止する樹脂体を形成する工程と、
前記第2溝に沿って前記金属基板をダイシングブレードにより切断する工程と、
前記複数の区画部分の裏面に、半田層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記金属基板を切断する工程では、前記樹脂体の表面に支持部材を貼りつけた状態で、前記金属基板の裏面側からダイシングブレードにより切断することを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記金属基板を切断する工程では、前記第2溝の幅よりも細いダイシングブレードにより切断することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記金属基板を切断する工程では、前記複数の区画部分を互いに電気的に分離させるために、前記複数の区画部分の間をダイシングブレードにより切断することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記複数の区画部分のそれぞれの表面の中央部にはメッキ膜が形成され、前記メッキ膜の周辺は粗面化されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半導体チップは、前記金属基板のチップ固定部分に搭載され、前記チップ固定部分の一辺にはノッチが設けられていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007158390A JP4503632B2 (ja) | 2001-05-11 | 2007-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001142164 | 2001-05-11 | ||
JP2007158390A JP4503632B2 (ja) | 2001-05-11 | 2007-06-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004435A Division JP4034073B2 (ja) | 2001-05-11 | 2002-01-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281510A JP2007281510A (ja) | 2007-10-25 |
JP4503632B2 true JP4503632B2 (ja) | 2010-07-14 |
Family
ID=38682569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007158390A Expired - Fee Related JP4503632B2 (ja) | 2001-05-11 | 2007-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4503632B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5408131B2 (ja) | 2008-06-12 | 2014-02-05 | 住友ベークライト株式会社 | 半導体素子搭載基板 |
JP5195647B2 (ja) | 2009-06-01 | 2013-05-08 | セイコーエプソン株式会社 | リードフレームの製造方法及び半導体装置の製造方法 |
JP6955918B2 (ja) * | 2017-07-03 | 2021-10-27 | 株式会社ディスコ | 基板の加工方法 |
KR102591697B1 (ko) * | 2019-03-06 | 2023-10-20 | 에스케이하이닉스 주식회사 | 하이브리드 와이어 본딩 구조를 포함한 스택 패키지 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02240940A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
JPH05166985A (ja) * | 1991-12-17 | 1993-07-02 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
JP2000150760A (ja) * | 1998-11-11 | 2000-05-30 | Matsushita Electronics Industry Corp | ターミナルランドフレームおよびその製造方法 |
JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-06-15 JP JP2007158390A patent/JP4503632B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02240940A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
JPH05166985A (ja) * | 1991-12-17 | 1993-07-02 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
JP2000150760A (ja) * | 1998-11-11 | 2000-05-30 | Matsushita Electronics Industry Corp | ターミナルランドフレームおよびその製造方法 |
JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2001210743A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007281510A (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034073B2 (ja) | 半導体装置の製造方法 | |
JP4159431B2 (ja) | 半導体装置の製造方法 | |
KR100884668B1 (ko) | 반도체 장치 | |
US7019388B2 (en) | Semiconductor device | |
EP0932198B1 (en) | Process for manufacturing semiconductor package and circuit board assembly | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP4503632B2 (ja) | 半導体装置の製造方法 | |
JP2001176898A (ja) | 半導体パッケージの製造方法 | |
JP4243270B2 (ja) | 半導体装置の製造方法 | |
EP1028459A2 (en) | Method of fabricating semiconductor device | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2009246395A (ja) | 半導体装置の製造方法 | |
JP2002184927A (ja) | 半導体装置の製造方法 | |
US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
CN220510008U (zh) | 半导体器件和电子系统 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
JP3938525B2 (ja) | 半導体装置の製造方法 | |
JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
JP4418603B2 (ja) | 半導体装置およびその製造方法 | |
KR100290783B1 (ko) | 반도체 패키지 | |
JP2004200719A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4503632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |