JP2009246395A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009246395A
JP2009246395A JP2009174238A JP2009174238A JP2009246395A JP 2009246395 A JP2009246395 A JP 2009246395A JP 2009174238 A JP2009174238 A JP 2009174238A JP 2009174238 A JP2009174238 A JP 2009174238A JP 2009246395 A JP2009246395 A JP 2009246395A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
tab
leads
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009174238A
Other languages
English (en)
Other versions
JP4987041B2 (ja
Inventor
Yoshihiko Shimanuki
好彦 嶋貫
Koji Tsuchiya
孝司 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009174238A priority Critical patent/JP4987041B2/ja
Publication of JP2009246395A publication Critical patent/JP2009246395A/ja
Application granted granted Critical
Publication of JP4987041B2 publication Critical patent/JP4987041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体装置におけるピン数の低減及び小型化。
【解決手段】 半導体装置は、上面及び前記上面の反対面となる下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、前記封止体内に封止される導電性のタブと、前記タブに連なり一部が前記封止体の前記下面及び前記側面に露出するタブ吊りリードと、前記タブの下面に固定される半導体チップと、内端部が前記封止体内に位置し外端部が前記封止体の下面及び側面に露出しかつ側面から封止体内に突出する突出部を有する複数の導電性のリードと、前記タブ吊りリードの側面から突出して前記封止体内に位置する突出部と、前記封止体内に位置し、前記半導体チップの下面の各電極と前記リード及び前記タブ吊りリードの各突出部を接続する導電性のワイヤとを有する。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に係わり、特に、ＳＯＮ（Small Outline Non-Leaded Package），ＱＦＮ（Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を長く突出させることなく実装面側に露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子（半導体チップ）を固定するためのタブ，ダイパッド等と呼称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記タブはリードフレームの枠部から延在するタブ吊りリードによって支持されている。
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して封止体（パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去する。また、必要に応じて封止体から突出するリードの成形を行う。
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造（ノンリード型半導体装置）が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるＳＯＮや、四角形状のパッケージの一面の４辺側にリードを露出させるＱＦＮが知られている。また、封止体の上面にタブの上面を露出させた半導体装置も知られている（例えば、特許文献１）。
特許文献１には、樹脂カプセル（封止体）の下面周囲にリードの下面が露出した半導体パッケージが開示されている。また、リードの内端下面がハーフエッチングされ、そのハーフエッチングされた面と、半導体チップの下面の電極がワイヤで接続された構造になっている。また、半導体チップの電極とパッドがグランドワイヤーで電気的に接続されている。
特開２００２−１３４６７６号公報
半導体装置は、機能向上等によって外部電極端子（ピン）のさらなる増大が図られている。また、半導体装置は各種電子機器に搭載することから、より一層の小型化が要請されている。
ＩＣ（Integrated Circuit）においては、回路上グランド等の電源電位を安定するため、複数箇所にグランド端子を配置している。グランド端子の増大は、ピン数の増大となり、半導体装置が大型化する。また、半導体チップが搭載されるタブをグランド電位とする半導体装置においては、半導体チップのグランド電極に接続するワイヤを半導体チップの外側に位置するタブ部分に接続してグランド端子数を少なくする方法もあるが、この場合、タブが大きくなり、半導体装置が大型化する。
本発明の目的は、半導体チップの電源電位電極数が多くても小型化が図れる半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、封止体の上面側から放熱が可能なノンリード型の半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体装置は、上面及び前記上面の反対面となる下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、前記封止体内に封止される導電性のタブと、前記タブに連なり一部が前記封止体の前記下面及び前記側面に露出するタブ吊りリードと、前記タブの下面に固定される半導体チップと、内端部が前記封止体内に位置し外端部が前記封止体の下面及び側面に露出しかつ側面から封止体内に突出する突出部を有する複数の導電性のリードと、前記タブ吊りリードの側面から突出して前記封止体内に位置する突出部と、前記封止体内に位置し、前記半導体チップの下面の各電極と前記リード及び前記タブ吊りリードの各突出部を接続する導電性のワイヤとを有する。
前記ワイヤが接続される前記リード及び前記タブ吊りリードの前記突出部は、その下面が所定厚さエッチング除去されて薄くなり、この薄くなった下面に前記ワイヤが接続されている。また、前記タブ吊りリードに前記ワイヤを介して接続される前記半導体チップの電極は電源電位となる電極である。また、前記タブ吊りリードは途中で屈曲して前記タブの上面は前記封止体の上面に露出している。前記封止体の上面に露出する前記タブの表面はポリッシングによる付着樹脂除去処理が施された面である。
このような半導体装置は、
第１の面と前記第１の面の反対面となる第２の面をそれぞれ有する、側面に突出部を有する複数のリード、半導体チップを固定するタブ、前記タブに連なり側面に突出部を有する複数のタブ吊りリード、前記リード及び前記タブ吊りリードを連結する枠部を有し、かつ前記第２の面において前記リード及び前記タブ吊りリードの前記突出部の少なくとも一部は他の部分に比較して前記第１の面側に近く位置するワイヤ接続面を有するリードフレームを形成する工程と、
前記タブの前記第２の面に半導体素子を固定する工程と、
前記半導体素子の電極と前記第２の面側となる前記リード及び前記タブ吊りリードの前記ワイヤ接続面を導電性のワイヤを介して電気的に接続する工程と、
前記半導体素子、前記ワイヤ、前記リード、前記リード及び前記タブ吊りリードの突出部を絶縁性樹脂で封止し、かつ前記リード及び前記タブ吊りリードの第２の面を前記絶縁性樹脂から露出するように前記絶縁性樹脂による封止体を形成する工程と、
前記枠部から前記リード及びタブ吊りリードを切断分離する工程とによって製造される。
また、前記リードフレームを形成する工程において、前記リード及びタブ吊りリードの前記突出部に相当する表面を所定厚さエッチングしてワイヤ接続部を形成する。また、ワイヤ接続において半導体チップのグランド電位となる電極と前記タブ吊りリードの前記突出部を前記ワイヤで接続する。また、前記封止体の形成後、前記封止体の表面に露出する前記タブの表面に対して付着した樹脂をポリッシングによって除去する。
（２）上記（１）の構成において前記突出部は前記リード及び前記タブ吊りリードの両側面からそれぞれ突出している。
このような半導体装置の製造においては、前記リードフレームの形成時、前記突出部を前記リードの両側面に形成する。
（３）上記（１）の構成において前記リードの前記突出部はリードの両側面からそれぞれ突出している。また、前記隣接するリードにおける前記各突出部は、リードの交差方向に一列に並ばないようにリードの延在方向にずれて配列されている。そして、前記隣接するリードにおける前記各突出部と前記半導体チップの電極を接続する前記ワイヤの描くループ高さは接触しないように異なるループ形状となっている。
このような半導体装置の製造においては、前記リードフレームの形成時、前記突出部を前記リードの両側面に形成する。また、前記隣接するリードにおいて、前記各突出部がリードの交差方向に一列に並ばないようにリードの延在方向にずらして形成する。そして、前記隣接するリードにおける前記各突出部と前記半導体チップの電極を接続する前記ワイヤの描くループ高さは接触しないように異なるループ形状となるようにワイヤ接続を行う。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）グランド電位とされるタブに連なるタブ吊りリードの側面に形成した突出部と、半導体チップのグランド電位とされる電極をワイヤで接続することから、グランド電位として用意するリードの数を減らすことができ、半導体装置の小型化が達成できる。
（ｂ）グランド電位とされるタブに連なるタブ吊りリードの側面に形成した突出部と、半導体チップのグランド電位とされる電極をワイヤで接続し、前記ワイヤを半導体チップから外れたタブ部分に接続しないことから、タブの小型化が達成でき、半導体装置の小型化が達成できる。
（ｃ）リードにおいては、ワイヤ接続を行うワイヤ接続部をリードの側面に突出させた突出部に設けることから、封止後、封止体からリードが抜け難くなり、半導体装置の信頼性が高くなる。
（ｄ）封止体の上面に半導体チップを固定したタブの上面が露出することから、このタブに放熱体を取り付けることができ、放熱性の高い半導体装置を提供することができる。また、露出するタブの表面はポリッシングによって付着する樹脂の除去が図られているため、放熱の熱抵抗物質も存在しなくなり、さらに放熱性が向上する。
前記（２）の手段によれば、前記リード及び前記タブ吊りリードの両側にそれぞれ前記突出部が設けられていることから、ワイヤ接続箇所が多くなり、ピン数の低減が達成できる。
前記（３）の手段によれば、前記リードに設けられる突出部は、隣接リード間において、リードの交差方向に一列に並ばないようにリードの延在方向にずれて配列されている。また、前記隣接するリードにおける前記各突出部と前記半導体チップの電極を接続する前記ワイヤの描くループ高さは接触しないように異なるループ形状となっている。これにより、半導体装置の信頼性が高くなる。
本発明の実施例１である半導体装置のリード，ワイヤ及び半導体チップ等を透視した模式的底面図である。 本発明の実施例１である半導体装置の平面図である。 図２の略Ａ−Ａ線に沿う模式的断面図である。 図２の略Ｂ−Ｂ線に沿う模式的断面図である。 前記半導体装置において、ワイヤを接続するリード部分を示す裏返し状態の模式的斜視図である。 前記半導体装置において、ワイヤを接続するリード部分を示す裏返し状態の各図である。 前記半導体装置において、ワイヤを接続するタブ吊りリード部分を示す裏返し状態の模式的斜視図である。 前記半導体装置において、ワイヤを接続するタブ吊りリード部分を示す裏返し状態の各図である。 前記半導体装置の実装状態を示す模式的断面図である。 本実施例１の半導体装置の製造で用いるリードフレームの平面図である。 本実施例１の半導体装置の製造において、タブ上に半導体チップを固定し、半導体チップの各電極とリード及びタブ吊りリードをワイヤで接続した状態を示すリードフレームの平面図である。 本実施例１の半導体装置の製造において、タブ吊りリード及びリードの一部と、半導体チップ，ワイヤ，タブ等を封止体で覆った状態を示すリードフレームの平面図である。 本実施例１の半導体装置の製造において、封止体の下面に露出するタブの表面に付着したレジンをポリッシングして除去する状態を示す模式図である。前記半導体装置の封止体の一部をとあ除いた模式的平面図である。 本発明の実施例２である半導体装置においてリード，ワイヤ及び半導体チップ等を透視した状態を示す模式的底面図である。 本実施例２の半導体装置において、ワイヤを接続する突出部を片側に有する片翼リード部分の裏返し状態の各図である。 本実施例２の半導体装置において、ワイヤを接続する突出部を両側に有する両翼リード部分の裏返し状態の各図である。 本発明の実施例３である半導体装置においてリード，ワイヤ及び半導体チップ等を透視した状態を示す模式的底面図である。 本実施例３の半導体装置におけるタブ吊りリードの延在方向に沿う模式的断面図である。 本実施例３の半導体装置において、内端側にワイヤを接続する突出部を両側に有する内翼リードにおけるワイヤ接続状態を示す模式的断面図である。 本実施例３の半導体装置において、内端側にワイヤを接続する突出部を両側に有する内翼リード部分の裏返し状態の各図である。 本実施例３の半導体装置において、中程にワイヤを接続する突出部を両側に有する中翼リードにおけるワイヤ接続状態を示す模式的断面図である。 本実施例３の半導体装置において、中程にワイヤを接続する突出部を両側に有する中翼リードの部分の裏返し状態の各図である。 本実施例３の半導体装置において、内翼リードと中翼リードにおけるワイヤのループ高さの違いを示す模式図である。 本発明の実施例４である半導体装置においてリード，ワイヤ及び半導体チップ等を透視した状態を示す模式的底面図である。 本実施例４の半導体装置において、内側にワイヤを接続する突出部を両側に有する内翼リード部分の裏返し状態の各図である。 本実施例４の半導体装置において、中程にワイヤを接続する突出部を両側に有する中翼リード部分の裏返し状態の各図である。 本発明の実施例５である半導体装置のリード，ワイヤ及び半導体チップ等を透視した状態を示す模式的底面図である。 本実施例５の半導体装置におけるタブ吊りリードの延在方向に沿う模式的断面図である。 本実施例５の半導体装置において、ワイヤを接続する突出部を両側に有するタブ吊りリード部分の裏返し状態の各図である。 本実施例５の半導体装置において、内端にワイヤを接続するリードにおけるワイヤ接続状態を示す模式的断面図である。 本実施例５の半導体装置において、内端にワイヤを接続するリード部分の裏返し状態の各図である。 本実施例５の半導体装置の製造で用いるリードフレームの平面図である。 本実施例５の変形例による半導体装置におけるタブ吊りリードの延在方向に沿う模式的断面図である。 本実施例５の変形例による半導体装置におけるワイヤを接続する突出部を両側に有するタブ吊りリード部分の裏返し状態の各図である。 本実施例４の変形例である半導体装置における隣接する２本のリード７を示す模式的平面図である。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〔実施例１〕
図１乃至１３は本発明の実施例１である半導体装置に係わる図である。図１乃至図８は半導体装置の構造に係わる図であり、図９は半導体装置の実装状態を示す図である。図１０乃至図１３は半導体装置の製造方法に係わる図である。
本実施例１では、四角形の封止体の上面にタブの上面を露出させ、封止体の下面の周囲４辺にそれぞれリードの下面を露出させるノンリード型の半導体装置（ＱＦＮ）に本発明を適用した例について説明する。
ＱＦＮ型の半導体装置１は、図１乃至図４に示すように、偏平の四角形体（矩形体）からなる絶縁性樹脂で形成される封止体（パッケージ）２を有している。封止体２の四隅は面取り加工が施されて傾斜面２ａ（図２乃至図４参照）が設けられている。封止体２の内部には四角形状の半導体チップ（半導体素子）３が埋め込まれている。この半導体チップ３は四角形のタブ４の下面に接着剤５によって固定されている（図３及び図４参照）。
タブ４の四隅にはそれぞれ細いタブ吊りリード６が設けられている。これらタブ吊りリード６は四角形状のタブ４の対角線方向に延在し、外端を封止体２の傾斜面２ａに露出する構造になっている。これは、半導体装置１の製造時、封止体２の傾斜面２ａから突出するタブ吊りリード６を傾斜面２ａの突出箇所で切断することによる。
また、タブ４は半導体チップ３よりもわずかに大きくなっている。半導体チップ３の各辺の外側にタブ４の各辺が延在し、さらにその外側に封止体２の各辺が沿って延在するようになっている。
図３及び図４に示すように、封止体２の下面は半導体装置１を実装基板に実装するときの実装面になる。パッケージ２の実装面には、図３及び図４に示すように、前記タブ４に連なるタブ吊りリード６及びリード７の下面が露出する構造になっている。この封止体２の下面に露出するリード７及びタブ吊りリード６部分は、半導体装置１を実装基板に実装する際の実装面となる。タブ吊りリード６は、その内端側が封止体２の上面に上面が露出するタブ４に連なり、その外端部分はその下面を封止体２の下面に露出させるため、図４に示すように、その途中部分は階段状に一段屈曲させられた構造になっている。
ここで、説明の便宜上、タブ４，タブ吊りリード６，リード７及び封止体２の上面を第１の面と呼称し、下面を第２の面と呼称する。また、後述するが、半導体装置１はリードフレームを使用して製造され、前記タブ４，タブ吊りリード６及びリード７はこの１枚のリードフレームの所定部分の切断によって形成される。リードフレームは１枚の金属板をエッチングにより、またはプレスによる打ち抜きによって所定のリードパターンに形成される。このリードパターンから半導体装置１が製造される。本実施例１では、リードフレームは、例えば、厚さ０．２ｍｍの銅板で形成される。
半導体チップ３の電極（電極パッド）９とリード７は導電性のワイヤ１０で電気的に接続されている。半導体チップ３は裏面電極が接着剤５を介してタブ４の下面（第２の面）に接続される構造になっていることから、半導体チップ３の下面に複数の電極（電極パッド）９が位置することになる（図１参照）。このため、電極９に接続するワイヤの接続はリード７の下面（第２の面）を裏返しにして上面とした状態で、半導体チップ３の電極９とリード７との間を常用のワイヤボンディング装置を使用してワイヤボンディングするようになる。また、ワイヤは封止体２の下面（第２の面）側から突出したり、あるいは表面（第２の面）に露出することは、耐湿性や外観的な点においても好ましくない。従って、リード７の先端部分は一面（第２の面）から所定深さエッチングし、このエッチング面（第２の面）をワイヤ接続面としてワイヤを接続する。例えば、厚さ０．２ｍｍのリードフレームのリード７を第２の面側から所定厚さエッチングし、接続されたワイヤの高さ（ワイヤループ高さ）をエッチング深さよりも低くすれば、ワイヤの封止体２の下面（第２の面）からの露出は防止することができる。なお、図示しないが、前記ワイヤの接続性を良好とするために、ワイヤ接続面にはメッキ膜が形成される。このメッキ膜は、例えば、Ａｕ，Ａｇ，Ｐｄ等によって形成する。
図５及び図６にリード７を示す。図５はワイヤ１０が接続された裏返し状態のリード７の一部示す斜視図である。図６（ａ）はリード７の正面図、図６（ｂ）はリード７の平面図、図６（ｃ）はリード７の側面図である。図５において上面が第２の面となる。先端部分はその一部が一側方に曲がりかつ一側方に張り出すワイヤ接続部１１ａを形成している。このワイヤ接続部１１ａは第２の面側からエッチングされて薄くなっている。エッチングによって引っ込んだ面がワイヤ接続面１１を形成している。このワイヤ接続面１１にワイヤ１０が接続されている。一面からのエッチングによることから、リード７のワイヤ接続面１１の反対面となる第１の面はリード７の第１の面は同一平面上に位置することになる。リード７の先端部分は一側方に曲がり、かつ一側方に張り出していることから、封止体２を形成する樹脂に食い込み、この結果、リード７が封止体２から脱落しないようになっている。
本実施例１では、リード７の封止体２からの脱落を防止するため、さらにリード７の両側に突出する薄い固定辺１５を設けるとともに、第１の面には窪み１６を形成してある。固定辺１５は封止体内に食い込み、窪み１６内には樹脂が入り込むことから、リード７が封止体２から脱落し難くなる。
一方、図１及び図７乃至図８に示すように、タブ吊りリード６の両側には、突出部１７が設けられている。図８（ａ）はタブ吊りリード６の正面図、図８（ｂ）はタブ吊りリード６の平面図、図８（ｃ）はタブ吊りリード６の側面図である。図７に示すように、タブ吊りリード６の外端部分は、一部が幅が広くなる幅広部２０が形成され、この幅広部２０の両側からタブ吊りリード６の厚さよりも薄い突出部１７が突出形成されている。この突出部１７は、リードフレームの第２の面側から所定深さタブ吊りリード６部分をエッチングすることによって形成される。従って、突出部１７の第１の面はタブ吊りリード６の第１の面と連なり、同一平面上に位置している。
また、突出部１７があることから、突出部１７が封止体２を形成する樹脂内に食い込むため、タブ吊りリード６が封止体２内に強固に保持される。タブ吊りリード６の幅広部２０の第１の面側及び外端縁には窪み２１，２２が設けられている。この窪み２１，２２には封止体２を形成する樹脂が入り込む、この結果、タブ吊りリード６の幅広部２０は樹脂に強固に保持される。
本実施例１の半導体装置１においては、タブ４がグランド電位となることから、当然にしてタブ吊りリード６もグランド電位となる。そこで、タブ吊りリード６に設けられる突出部１７に接続されるワイヤ１０は半導体チップ３のグランド電位となる電極９に接続される。タブ吊りリード６の突出部１７のワイヤ接続面もワイヤの接続性を良好とするために、ワイヤ接続面にはメッキ膜が形成される。このメッキ膜は、例えば、Ａｕ，Ａｇ，Ｐｄ等によって形成する。
本実施例１ではリード７のワイヤ接続面１１を有するワイヤ接続部１１ａ及び固定辺１５並びに突出部１７をエッチングによって形成したが、プレスによる押し潰し加工（コイニング）で形成してもよい。プレス成形はエッチングに比較して大量生産に向きコストの低減が達成できる。
リード７の外端は、半導体装置１の製造における封止体２の形成後、プレスによるリード部分の切断加工によって形成される。従って、リード７は封止体２から０．１ｍｍ程度の突出長さで切断される。
ここで、半導体装置１の高さ方向の寸法の一例を示す。リード７及びタブ吊りリード６の厚さは０．２ｍｍ、エッチングにより低くなるワイヤ接続面１１の深さは０．１ｍｍ、ワイヤ１０のループ高さは８０μｍ程度、半導体チップ３の厚さは２８０μｍ程度であり、半導体装置１の厚さは０．５〜０．８ｍｍ程度となる。
図９は半導体装置１を配線基板からなる実装基板３０に実装した断面図である。実装基板３０の一面には、前記半導体装置１の外部電極端子となるリード７やタブ吊りリード６に対応して、電極（ランド）３１が設けられている。そして、これらランド３１上に半導体装置１の外部電極端子となるリード７やタブ吊りリード６が重ねられ、かつ半田等による接合材３２を介して電気的に接続されている。また、封止体２の上面に露出するタブ４の上面には熱電導性の良好な接着剤３３によって放熱フィン３４を有する放熱体３５が固定されている。この放熱体３５によって、半導体チップ３で発生した熱は大気中に効率的に放散され、半導体装置１の安定動作が可能になる。
つぎに、本実施形態１の半導体装置１の製造方法について、図１０乃至図１３を参照しながら説明する。
最初に、図１０に示すようなリードフレーム４０が形成される。図１０は本実施例１によるＱＦＮ型の半導体装置１を製造する際使用するマトリクス構成のリードフレーム４０の模式的平面図である。
このリードフレーム４０は、特に限定はされないが、図１０に示すように、単位リードパターンからなる製品形成部４１がリードフレーム４０の長手方向（Ｘ方向）に沿って５行、リードフレーム４０の幅方向（Ｙ方向）に沿って３列配置され、１枚のリードフレーム４０から１５個の半導体装置１を製造することができるようになっている。本実施例１では、各製品形成部４１毎に封止体２を形成することから、各製品形成部４１間は比較的広くなっている。
リードフレーム４０の各部には、リードフレーム４０の搬送や位置決め等に使用するガイド孔４２が設けられている。また、各行の間には細いスリット４３が設けられ、熱歪みを緩和することができるようになっている。
リードフレーム４０は、例えば、厚さ０．２ｍｍの銅合金板をエッチングあるいはプレスの打ち抜きによって所望のリードパターンに形成するものである。製品形成部４１のリードパターンは、図１０に示すように、矩形状の枠部の各隅からタブ吊りリード６が突出し、枠部の中央に位置する四角形状のタブ４の各角部を支持する構造になっている。また、枠部の内辺の各４辺から複数のリード７が突出する構造になっている。タブ吊りリード６及びリード７の構造は、既に図５乃至図８を参照して説明したとおりであることからその説明は省略する。タブ吊りリード６の突出部１７、リード７の固定辺１５及びワイヤ接続部１１ａはエッチングによって形成されている。そして、図示しないが、タブ吊りリード６及びリード７のワイヤ接続面には、ワイヤの接続性を良好とするためにメッキ膜が形成されている。このメッキ膜は例えば、Ａｕ，Ａｇ，Ｐｄ等によって形成されている。
つぎに、図１１に示すように、各製品形成部４１のタブ４の１面、例えば、第２の面に半導体チップ３を接着剤５（図３及び図４参照）によって固定（搭載）する。半導体チップ３の主面には複数の電極（電極パッド）９が形成され、裏面には裏面電極が形成されている。そこで、この裏面電極がタブ４の第２の面に対面するようにして接着剤５によって半導体チップ３をタブ４に接続する。接着剤５は、例えば、Ａｇペーストを使用する。従って、Ａｇペーストによる固定後、Ａｇペーストをベークして硬化させて半導体チップ３をタブ４に固定する。
つぎに、図１１に示すように、半導体チップ３の電極９とリード７のワイヤ接続面１１を導電性のワイヤ１０で接続する。ワイヤ１０は例えば、金線である。この際、グランド電位となる電極９とタブ吊りリード６の突出部１７をワイヤ１０で接続する。
つぎに、常用のトランスファモールディングによってリードフレーム４０の第１の面側を片面モールディングして、図１２に示すように、封止体２を形成する。各製品形成部４１において、半導体チップ３，ワイヤ１０，タブ４，タブ吊りリード６及びリード７の一部が封止体２で封止される。
つぎに、図１３に示すように、封止体２を形成したリードフレーム４０をポリッシング装置のテーブル４５上に固定し、研磨体４６を回転させ、図示しない研磨材及び洗浄水を供給しながら封止体２の上面に露出するタブ４の表面をポリッシングする。このポリッシングによって、トランスファモールディングの際、タブ４の表面に滲み出て付着した樹脂バリ４７を除去することができる。このポリッシングによって、傾斜面２ａの上面に露出するタブ４の表面（上面）はきれいになり、効率的な熱放散面になる。
なお、ポリッシングを省略する方法として、樹脂封止体２の形成時において、上金型のキャビテイ内壁面とタブ４の間にフレキシブルシートを用いたトランスファモールド技術を使用できる。前記フレキシブルシートは、金型との離型性、トランスファモールド時の樹脂漏れを考慮し、例えば、フッ素系樹脂シートが用いられる。このようなフレキシブルシートを用いるトランスファモールド技術は、一般的に、ラミネートモールドや、シートモールドと呼ばれている。
つぎに、封止体２の周囲から突出するリード７を切断するとともに、封止体２の傾斜面２ａから突出するタブ吊りリード６を切断させ、図２乃至図４に示す半導体装置１を複数製造する。
本実施例１によれば、以下の効果を有する。
（１）グランド電位とされるタブ４に連なるタブ吊りリード６の側面に形成した突出部１７と、半導体チップ３のグランド電位とされる電極９をワイヤ１０で接続することから、グランド電位として用意するリード７の数を減らすことができ、半導体装置１の小型化が達成できる。
（２）グランド電位とされるタブ４に連なるタブ吊りリード６の側面に形成した突出部１７と、半導体チップ３のグランド電位とされる電極９をワイヤ１０で接続し、前記ワイヤ１０を半導体チップ３から外れたタブ部分に接続しないことから、タブ４の小型化が達成でき、半導体装置の小型化が達成できる。
（３）リード７においては、先端（内端）にワイヤ１０が接続されるが、このワイヤ接続部１１ａは幅広になると共に一側方に張り出している。従って、この張出部分が封止体２を形成する樹脂中に食い込み、リード７の封止体２からの脱落を防止している。また、リード７には、その側面に突出した固定辺１５が設けられ、さらに第２の面に窪み１６が設けられていることから、これら固定辺１５及び窪み１６は封止体２を形成する樹脂と食い込み合う。従って、リード７の封止体２からの脱落を防止することになる。この結果、半導体装置１の信頼性が高くなる。なお、リード７において、真っ直ぐな形状のリードとし、固定辺１５を設けるだけであってもリード７の脱落防止が可能になる。
（４）封止体２の上面に半導体チップ３を固定したタブ４の上面が露出することから、このタブ４に放熱体３５を取り付けることができ、放熱性の高い半導体装１を提供することができる。
（５）封止体２の上面に露出するタブ４の表面はポリッシングによって付着する樹脂の除去が図られているため、熱抵抗物質も存在しなくなり、さらに放熱性が向上する。
〔実施例２〕
図１４乃至図１６は本発明の実施例２である半導体装置に係わる図である。本実施例２の半導体装置１は、実施例１の半導体装置１において、リード７を短くし、リード７の一方の側面または両側面にワイヤ接続部となる薄い突出部１８を突出形成した構造になっている。
図１４はリード，ワイヤ及び半導体チップ等を底面から透視した状態を示す半導体装置の模式的底面図である。図１５及び図１６は裏返し状態、即ち第２の面が上面となる状態にしたリード７を示す図である。図１５は一側面に突出部１８を設けたリード７であり、図１５（ａ）はリードの正面図、図１５（ｂ）はリードの平面図、図１５（ｃ）はリードの側面図である。
図１４に示すように、封止体２の各辺に並ぶリード７において、略中央に位置するリード７は図１６に示すように、リード７の両側面から突出部１８を突出させる構造となり、他のリード７はリード７の右側面または左側面に突出部１８を突出させる構造となっている。リードピッチは、実施例１の半導体装置１と同様である。全てのリード７の両側面に突出部１８を設けると、隣接するリードが接触してしまう。
そこで、図１４に示すように、中央のリード７は左右の側面から突出部１８を突出させるリード、即ち両翼リード７ｄになっている。そして、この両翼リード７ｄの右側に配置されるリード７は右側面にしか突出部１８を配置しない片翼リード７ｅとなり、この両翼リード７ｄの左側に配置されるリード７は左側面にしか突出部１８を配置しない片翼リード７ｆとなっている。
図１６は両翼リード７ｄを示す図であり、図１５は片翼リード７ｆを示す図である。突出部１８はリード７の内端面からリード７の途中部分に亘って形成されている。突出部１８の形成方法は実施例１のタブ吊りリード６における突出部１７の形成と同じ方法であり、リードフレームの形成時にエッチングによって形成される。そして、エッチング面がワイヤ接続面１１となる。
図１５に示すように、片翼リードにおいても、実施例１のリード７と同様に突出部１８が設けられない側面に固定辺１５が形成され、第２の面には窪み１６が形成される。また、図１６に示すように、両翼リード７ｄの第２の面にも実施例１のリード７と同様に窪み１６が形成されている。
本実施例２においては、実施例１の場合と同様な効果を得ることができるが、リードの長さが実施例１の半導体装置１に比較して短くなることから、リード７をタブ４に接近させることができ、半導体装置１の小型化や短ワイヤ化による原価低減及び放熱性の向上が図れる。
〔実施例３〕
図１７乃至図２３は本発明の実施例３の半導体装置に係わる図である。本実施例３の半導体装置１は、実施例２の半導体装置１において、全てのリード７を両翼リード７ｄとし、かつ隣接するリード間の突出部１８が相互に接触しないように、隣接するリードにおけるリード延在方向の位置を変化させた（ずらした）構造である。
一つのリード７は、図２０（ａ）〜（ｃ）に示すように、リード７の内端側の両側面に四角形状の突出部１８をそれぞれ設けた構造となり（内翼リード７ｇ）、他の一つのリード７は、図２２（ａ）〜（ｃ）に示すように、リード７の中程（途中）の両側面に突出部１８をそれぞれ設けた構造になっている（中翼リード７ｈ）。そして、本実施例３の半導体装置１は、図１７に示すように、封止体２の各辺に内翼リード７ｇと中翼リード７ｈを交互に配置した構造になっている。中翼リード７ｈの突出部１８と、隣接する内翼リード７ｇの突出部１８は、リードの延在方向にずらして配置されていることから、両者は接触することがない。図２０（ａ）〜（ｃ）及び図２２（ａ）〜（ｃ）において、エッチングによって形成された面がワイヤ接続面１１となる。内翼リード７ｇ及び中翼リード７ｈ共に第２の主面には窪み１６が設けられている。
半導体チップ３の電極９とタブ吊りリード６及びリード７はワイヤ１０で接続される。図１８はタブ吊りリード６の突出部１７と半導体チップ３をワイヤ１０で接続する状態を示す。また、図１９に半導体チップ３と内翼リード７ｇの突出部１８を接続するワイヤ１０の接続状態を示し、図２１に半導体チップ３と中翼リード７ｈの突出部１８を接続するワイヤ１０の接続状態を示す。
本実施例３の半導体装置１の製造においては、隣接するリード７における各突出部１８は、リード７の交差方向に一列に並ばないようにリードの延在方向にずれて配列されている。即ち、隣接するリード７における突出部１８の配列がリードの配列方向に一列に並ばない配列になっていることから、ワイヤボンディング時、隣接するリードにおける各突出部１８と半導体チップの電極９を接続する際、ワイヤ１０の描くループ高さを隣接するワイヤと接触しない異なるループ形状として形成することができる。隣接するリードにおけるワイヤ１０は、図１７及び図２３に示すように、接触することなく延在している。図２３は内翼リード７ｇと中翼リード７ｈを併記して、両者のリードにおけるワイヤ１０の形状及びループ高さの違いを示す模式図である。
本実施例３においては、実施例１及び実施例２が有する効果に加えて、さらにリード７におけるワイヤ接続部が多くなり、より複雑な配線レイアウトに対処できる。また、グランド電位となる半導体チップの電極を全てタブ吊りリード６に接続できず、幾本かのリードをグランドリードとする場合でも、リードにおけるワイヤ接続部が多くなることからグランドリード数を少なくでき、半導体装置１の小型化が可能になる。
〔実施例４〕
図２４乃至図２６は本発明の実施例４の半導体装置に係わる図である。図２４はリード，ワイヤ及び半導体チップ等を透視した状態を示す模式的底面図、図２５は内端側に突出部有する内翼リード部分の裏返し状態の各図、図２６はリードの中程に突出部を有する中翼リード部分の裏返し状態の各図である。
本実施例４は実施例３の半導体装置１において、リード７に設ける突出部１８の平面形状を変えたものである。図２５（ａ），（ｂ），（ｃ）及び図２６（ａ），（ｂ），（ｃ）に示すように、内翼リード７ｇ及び中翼リード７ｈに設ける突出部１８を付け根部分が細くなり先端が太くなるように形成している。そして、例えば、先端は円形状になっている。
このように突出部１８の付け根部分を細くすることによって、突出部１８と封止体２を形成する樹脂との食い込み状態が良好になり、リード７が封止体２から脱落し難くなる。 図３５は本実施例４の変形例である。図３５は隣接する２本のリード７を示す模式図である。本変形例では、隣接するリード７の突出部１８は、図３５に示すように破線が延びる方向と垂直方向において、オーバーラップしてもよい。この場合、隣接する突出部１８のオーバーラップ量だけ隣接するリード７間のピッチを狭くすることが可能である。
〔実施例５〕
図２７乃至図３４は本発明の実施例５の半導体装置に係わる図である。本実施例５では、半導体装置１の製造において図３２に示すようなリードフレーム４０を使用する。このリードフレーム４０は、半導体装置１を製造できる製品形成部４１を、リードフレーム４０の長手方向に沿って９行、リードフレーム４０の幅方向に３列配列されるため、１枚のリードフレーム４０から２７個の半導体装置１を製造することができるようになっている。
本実施例５のリードフレーム４０は、製品形成部４１の枠が隣接する製品形成部４１の枠と共用されている結果、チップボンディング，ワイヤボンディングが終了した後、リードフレーム４０の１面に樹脂層を形成し、リードフレーム４０と樹脂層を一緒に切断することによって、図２７に示すような四角形状の半導体装置１を製造することができる。
切断は、所定厚さのダイシングブレードで行い、この切断によって細い枠部分は切断されて消滅し、切断面にはリード７及びタブ吊りリード６の端面が露出するようになる。また、切断に際しては、樹脂層の表面に支持テープを貼り付け、切断においては支持テープの途中深さまで切断を行ってリードフレーム４０及び樹脂層の切断を行い。その後、支持テープを剥がして半導体装置１を得る。
なお、図示はしないが、前記リードフレーム４０におけるワイヤ接続面は、ワイヤの接続性を良好とするためにメッキ膜が形成されている。このメッキ膜は、例えば、Ａｕ，Ａｇ，Ｐｄ等によって形成する。
本実施例５の半導体装置１は、実施例１の半導体装置１において、タブ４が半導体チップ３よりも小さくかつ円形となっている点が異なる。また、この例では、タブ吊りリード６の突出部１７及びリード７の先端の屈曲した幅広のワイヤ接続部１１ａは、プレスによる折り曲げ加工によって形成してある点が異なっている。図２８はタブ吊りリードの延在方向に沿う半導体装置１の模式的断面図であり、図２９（ａ）〜（ｃ）がプレスによって屈曲させて形成した突出部１７を両側に有するタブ吊りリード部分の裏返し状態の図であり、図２９（ａ）が正面図、図２９（ｂ）が平面図、図２９（ｃ）が側面図である。
また、図３０はリード７の延在方向に沿う半導体装置１の模式的断面図であり、図３１（ａ）〜（ｃ）がプレスによって屈曲させて形成したワイヤ接続部１１ａを内端側に有するリード７の裏返し状態の図であり、図３１（ａ）が正面図、図３１（ｂ）が平面図、図３１（ｃ）が側面図である。
このように、ワイヤ接続面をリードやタブ吊りリードの第２の面に対して段差を付ける場合、エッチング以外にプレスによる折り曲げ（屈曲）加工という手法も採用できる。プレスによる折り曲げ加工は大量生産に適し、製造コストの低減が可能になる。
図３３及び図３４は本実施例５の変形例によるものであり、タブ吊りリード６の突出部１７をプレスによる押し潰し加工（コイニング）で形成した例である。即ち、タブ吊りリード６の封止体２の角部分対応する部分に、タブ吊りリード６の両側面に突出部を形成しておき、その後この突出部をプレスで押し潰して、図３４に示す突出部１７を形成する。図３４は、タブ吊りリード６の裏返し状態の図であり、図３４（ａ）が正面図、図３４（ｂ）が平面図、図３４（ｃ）が側面図である。
本実施例の変形例においてもプレスでタブ吊りリード６の突出部１７を形成することから、製造コストの低減が可能になる。
なお、タブ４の形状は円形に限定されるものでなく、チップの面積より小さい範囲で、四角形状、十字形状であってもよい。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施例の半導体装置では、端子配列は１列のＱＦＮがモデルであるが、複数列の外部端子を持つＱＦＮ（ＬＬＧＡ：Leadframe Land Grid Array ）に関しても同様な効果が得られる。
１…半導体装置、２…封止体、２ａ…傾斜面、３…半導体チップ、４…タブ、５…接着剤、６…タブ吊りリード、７…リード、７ｄ…両翼リード、７ｅ…片翼リード、７ｆ…片翼リード、７ｇ…内翼リード、７ｈ…中翼リード、９…電極（電極パッド）、１０…ワイヤ、１１…ワイヤ接続面、１１ａ…ワイヤ接続部、１５…固定辺、１６…窪み、１７，１８…突出部、２０…幅広部、２１，２２…窪み、３０…実装基板、３１…電極（ランド）、３２…接合材、３３…接着剤、３４…放熱フィン、３５…放熱体、４０…リードフレーム、４１…製品形成部、４２…ガイド孔、４３…スリット、４５…テーブル、４６…研磨体、４７…樹脂バリ。

Claims (11)

  1. 第１の面と前記第１の面の反対面となる第２の面をそれぞれ有する、複数のリード、半導体チップを固定するタブ、前記タブに連なり側面に突出部を有する複数のタブ吊りリード、前記リード及び前記タブ吊りリードを連結する枠部を有し、かつ前記第２の面において前記リード及び前記突出部の少なくとも一部は他の部分に比較して前記第１の面側に近く位置するワイヤ接続面を有するリードフレームを形成する工程と、
    前記タブの前記第２の面に半導体素子を固定する工程と、
    前記半導体素子の電極と前記第２の面側となる前記リード及び前記突出部の前記ワイヤ接続面を導電性のワイヤを介して電気的に接続する工程と、
    前記半導体素子、前記ワイヤ、前記リード、前記タブ吊りリード及び前記タブ吊りリードの突出部を絶縁性樹脂で封止し、かつ前記リード及び前記タブ吊りリードの第２の面を前記絶縁性樹脂から露出するように前記絶縁性樹脂による封止体を形成する工程と、
    前記枠部から前記リード及びタブ吊りリードを切断分離して半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記リードフレームを形成する工程において、前記リード，前記タブ，前記タブ吊りリード，前記突出部及び前記枠部を含む製品形成部を縦横に整列配置したリードフレームを形成し、
    前記封止体の形成工程において、前記各製品形成部を前記絶縁性樹脂で覆って樹脂層を形成し、
    前記リード及び前記タブ吊りリードの切断分離工程において、前記製品形成部の縁に沿うように前記リードフレームを前記樹脂層と一緒に縦横に切断して複数の半導体装置を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記リードフレームを形成する工程において、前記リードフレームの前記第２の面を所定厚さエッチングして前記ワイヤを接続する前記リード部分及び前記突出部部分を薄く形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記リードフレームを形成する工程において、前記リードフレームを前記第２の面側からプレスによって押し潰して前記ワイヤを接続する前記リード部分及び前記突出部部分を薄く形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記リードフレームを形成する工程において、前記リードフレームを前記第２の面側から前記第１の面側に掛けてプレスによって屈曲させて前記ワイヤを接続する前記リード部分及び前記突出部部分を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記リードフレームを形成する工程において、ワイヤを接続するための突出部を前記リードの側面に形成し、かつ前記突出部の前記第２の面となるワイヤ接続面は前記リードの前記第２の面より引っ込んだ面に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記突出部を前記リードの内端部の側面に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記突出部を前記リードの両側面に形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記隣接するリードにおいて、前記各突出部がリードの交差方向に一列に並ばないようにリードの延在方向にずらして形成することを特徴とする請求項６または請求項８に記載の半導体装置の製造方法。
  10. 前記突出部の前記リード及び前記タブ吊りリードの付け根部分が細くなり先端は太くなるように形成することを特徴とする請求項１または請求項６に記載の半導体装置の製造方法。
  11. 前記タブ吊りリードを途中で屈曲させて前記タブの上面が前記封止体の上面に露出するように形成し、前記封止体の形成後、前記封止体の上面に露出する前記タブの表面に対して付着した樹脂を除去する処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。

JP2009174238A 2009-07-27 2009-07-27 半導体装置の製造方法 Expired - Fee Related JP4987041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009174238A JP4987041B2 (ja) 2009-07-27 2009-07-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174238A JP4987041B2 (ja) 2009-07-27 2009-07-27 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004084170A Division JP4417150B2 (ja) 2004-03-23 2004-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2009246395A true JP2009246395A (ja) 2009-10-22
JP4987041B2 JP4987041B2 (ja) 2012-07-25

Family

ID=41307897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009174238A Expired - Fee Related JP4987041B2 (ja) 2009-07-27 2009-07-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4987041B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法
US9324677B2 (en) 2011-04-04 2016-04-26 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9331041B2 (en) 2011-02-08 2016-05-03 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139444A (ja) * 1995-11-13 1997-05-27 Yamaha Corp 樹脂封止型半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2002134676A (ja) * 2000-09-15 2002-05-10 Samsung Techwin Co Ltd リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP2002184927A (ja) * 2000-12-19 2002-06-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139444A (ja) * 1995-11-13 1997-05-27 Yamaha Corp 樹脂封止型半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2002134676A (ja) * 2000-09-15 2002-05-10 Samsung Techwin Co Ltd リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP2002184927A (ja) * 2000-12-19 2002-06-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331041B2 (en) 2011-02-08 2016-05-03 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US9324677B2 (en) 2011-04-04 2016-04-26 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9653384B2 (en) 2011-04-04 2017-05-16 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10186496B2 (en) 2011-04-04 2019-01-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device to prevent separation of terminals
US10497666B2 (en) 2011-04-04 2019-12-03 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10707185B2 (en) 2011-04-04 2020-07-07 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11367704B2 (en) 2011-04-04 2022-06-21 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11735561B2 (en) 2011-04-04 2023-08-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
US9184142B2 (en) 2011-04-21 2015-11-10 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4987041B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4417150B2 (ja) 半導体装置
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
JP3521758B2 (ja) 半導体装置の製造方法
JP2004179622A (ja) 半導体装置の製造方法
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
TW200414473A (en) Lead frame and method of manufacturing the same
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4987041B2 (ja) 半導体装置の製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JP4386239B2 (ja) 半導体装置及びその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP4887346B2 (ja) 半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP7486065B1 (ja) リードフレーム及びその製造方法
WO2024106469A1 (ja) リードフレーム及びその製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4453009B2 (ja) 半導体装置及びその製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4987041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees