JP2002134676A - リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 - Google Patents

リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法

Info

Publication number
JP2002134676A
JP2002134676A JP2001281222A JP2001281222A JP2002134676A JP 2002134676 A JP2002134676 A JP 2002134676A JP 2001281222 A JP2001281222 A JP 2001281222A JP 2001281222 A JP2001281222 A JP 2001281222A JP 2002134676 A JP2002134676 A JP 2002134676A
Authority
JP
Japan
Prior art keywords
pad
lead frame
leads
semiconductor package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001281222A
Other languages
English (en)
Inventor
Sang-Kyun Lee
相均 李
Bong-Hui Lee
鳳煕 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020000054200A external-priority patent/KR20020021476A/ko
Priority claimed from KR1020010042344A external-priority patent/KR20030006532A/ko
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2002134676A publication Critical patent/JP2002134676A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

(57)【要約】 【課題】 モールディング時のバリの発生を防止可能
にした改良リードフレームを提供すること。 【解決手段】 パッドと、多数のリードが形成された
支持部と、一端が前記支持部に連結され、その他端が前
記パッドに連結されて前記パッドを支持するタイバーと
を具備し、前記タイバーをダウンセット加工した時の前
記支持部から前記パッドまでの高さが、封入剤カプセル
が形成された時のその高さより高い半導体パッケージ用
のリードフレーム。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードフレーム及び
それを備えた半導体パッケージ、並びにその半導体パッ
ケージの製造方法に関連し、特に半導体パッケージの製
造におけるモールド樹脂のバリの発生を防止可能にした
リードフレーム、及びそれを備えた半導体パッケージ、
並びにその半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】通常、半導体パッケージは、半導体チッ
プをリードフレームのパッド上にマウントし、半導体チ
ップの電極とリードフレームのインナリードをワイヤー
ボンディングし、次にモールディング樹脂で前記パッド
とインナリードフレームを封入して形成される。
【０００３】最近、半導体パッケージは容量が大型化す
る一方、その大きさは小型化されてきている。例えば、
CSP(chip scale package)などの例がある。従来の半導
体パッケージでは、リードが半導体パッケージの側面か
ら突出しているが、最近開発されたCSPの形態はリード
が半導体パッケージの底面に露出している。リードが半
導体パッケージの底面に露出されるとパッケージ自体が
大幅に縮小され、パッケージの占有空間も減る。リード
をパッケージの底面に露出させるためにダウンセット加
工し、ハーフエッチングし、露出したリードがプリント
回路基板上の端子と接触するようにする。特定の例で
は、半導体チップがその上に配置されたパッドがパッケ
ージの底面に露出される。
【０００４】図１は従来の技術による半導体パッケージ
の断面図であって、これは日本国特開昭５９-２１０４
７号に開示されたものである。図面を参照すれば、パッ
ド１１の上部表面に半導体チップ１４がマウントされ、
リード１２はダウンセット加工されている。リード１２
の底面１２ａが樹脂カプセル（encapsulation）１５の
底面に露出され、プリント回路基板上の接続端子（図示
せず）と接続できる。リード１２の上端と半導体チップ
１４の電極（図示せず）とは、ボンディングワイヤー１
３によって連結されている。パッド１１はリード１２の
上端より低い位置に配置される。図１は、リード１２が
ダウンセット加工された例の典型である。
【０００５】図２は従来の技術による半導体パッケージ
の他の例であって、これは日本国特開昭５９-２２７１
４３に開示されたものである。
【０００６】図面を参照すれば、パッド２１の上部に半
導体チップ２４がマウントされ、リード２２はハーフエ
ッチングにより加工され、その底面２２ａが樹脂カプセ
ル２５の底面から露出される。リード２２の一端と半導
体チップ２４の電極はボンディングワイヤー２３によっ
て連結される。図２は、リード２２がハーフエッチング
された例の典型である。
【０００７】図３は従来の技術による他の半導体パッケ
ージの概略的な断面図であり、これは米国特許第６,１
４３,９８１号に開示されたものである。図面を参照す
れば、パッド３１の上面に半導体チップ３４がマウント
され、パッド３１の底面及びリード３２の底面３２ａは
それぞれ、樹脂カプセル３５の底面から露出している。
すなわち、パッド３１とリード３２とは同じ高さに形成
される。リード３２と半導体チップ３４の電極はボンデ
ィングワイヤー３３によって連結される。露出したリー
ド３２は、プリント回路基板上の接続端子と接続され
る。露出したパッド３１の底面は、半導体チップ３４か
ら生じる熱を外部に放出する。露出したパッド３１は、
プリント回路基板上の熱パッド（図示せず）と接合され
る。図３の半導体パッケージは、パッド３１が外部に露
出される例の典型である。
【０００８】図３に基づいて説明されたタイプの半導体
パッケージを製造するために従来の製造工程を適用する
場合、２つの方式が考えられる。第１の方式では、図４
のように個別のリードフレーム４１とそれを外側から取
囲むレール４２を備えるリードフレームユニットを用い
る。このリードフレームユニットについて、ウェーハソ
ーイング、ダイのマウント、ワイヤーボンディング、モ
ールディング／バリ取り、マーキング、トリミング（切
断）／曲げを行う。このように個別にトリミングするリ
ードフレームの利点は、モールディングによるバリの発
生が相対的に抑制できることである。しかし、バリの発
生を完全に防止するのは不可能であり、実際にはバリを
除去する追加工程が必要である。
【０００９】第２の方式は、リードフレームを個別には
トリミングせず、多数の個別リードフレームがマトリッ
クス状に配列されたリードフレームユニットを一回でモ
ールディングする方式である。マトリックス状のリード
フレームユニットは図５に示されている。ここで符合５
１はそれぞれのリードフレームを指し、５２は各リード
フレームの外側を取囲むレールを指す。このようなマト
リックス型リードフレームユニットは、ウェーハソーイ
ング、ダイのマウント、ワイヤーボンディング、モール
ディング／バリ取り、マーキング、ソーイング（各ダイ
に分割）の各工程によって形成される。
【００１０】前述した２つの方式の半導体パッケージ製
造工程において、個別にトリミングされるリードフレー
ムは、リードフレームストリップ型のユニット面積がマ
トリックス型のユニット面積より大きいため、単位面積
当りのユニット密度が小さくなる。したがって、単位面
積当りユニット単価が高まる。このような短所を補うた
めにマトリックス型のリードフレームが多く利用されて
いる。ところが、パッドがパッケージの底面に露出され
るタイプの半導体パッケージでは、マトリックス状にモ
ールディングする際のモールディング工程で多くのバリ
が形成されるため、マトリックス型リードフレームを適
用することができない。
【００１１】図６は、マトリックス型リードフレームを
用いたモールディング工程に従った、半導体パッケージ
のモールディング工程を示す断面図である。図面を参照
すれば、上部プレート６１及び下部プレート６２よりな
るモールディングプレート間に、半導体パッケージのモ
ールディングが行われる。前記上下部プレート６１、６
２の間に、ワイヤーボンディングによってチップと連結
されたリードフレームを配置すると、前記プレート間に
空間が生じる。この空間にモールド樹脂６４を充填する
ことができる。モールド樹脂６４は、ゲート６３を介し
て前記空間に流し込まれる。リードフレームはパッド６
５とリード６７とを備え、前記パッド６５上には半導体
チップ６６がマウントされている。半導体チップ６６の
電極とリード６７は、ボンディングワイヤー６８によっ
て連結されている。このリードフレームは、図５に示さ
れた個別に切断される前のマトリックス型フレームであ
る。
【００１２】図６のモールディングプレートを用いて実
際に封入ステップが行われる際、パッド６５及びリード
６７の底面と下部プレート６２の内面との間にモールデ
ィングによってバリが生じる。これは、リードフレーム
ユニットがモールディングプレート内に収容された状態
で加熱されると、リードフレームが熱膨張により捩じれ
るからである。また、上部プレート６１は、リードフレ
ームユニットの端部のみをクランプするため、中央部に
はクランプされない領域が存在し、リードフレームユニ
ットが浮き上がり、モールド樹脂がリードの下部または
パッドの下部に侵入してバリが形成される。
【００１３】前述したモールディング時のバリの発生を
防止するために、背面テープを用いる方式が紹介されて
いる。これはポリイミドあるいはテフロン（登録商標）
のような耐熱性テープをリードフレームの背面に積層さ
せるものである。ポリイミドテープには接着層があり、
このポリイミドテープと下部プレートの内面とを接着
し、これによってバリの発生を防止することができる。
しかしながら、このような背面テープを使用する方式
は、特定の会社の特殊なテープを使用しなければならな
いため、コストが高く、追加工程が必要となり、投資コ
ストが嵩む。また、テープを除去した後にリードフレー
ムの面に接着剤が残存するため熔接がしにくくなる。ま
た、これを除去するためには化学処理が必要となる。
【００１４】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたものであって、本発明の
目的は、モールディング時のバリの発生を防止可能な改
良リードフレームを提供することである。
【００１５】本発明の別の目的は、バリの発生及び界面
剥離現象を防止した半導体パッケージを提供することで
ある。
【００１６】本発明の別の目的は、バリの発生及び界面
剥離現象を防止した半導体パッケージの製造方法を提供
することである。
【００１７】本発明の更なる別の目的は、既存の半導体
パッケージの製造工程と同じ或いは類似の製造工程によ
って製造コストが低く信頼性が高い半導体パッケージを
具現し、これに必要なリードフレーム及び製造方法を提
供することである。
【００１８】
【課題を解決するための手段】本発明によれば、上記し
た目的を達成するために、パッドと、多数のリードが形
成された支持部と、タイバーとを含み、前記タイバーの
一端が前記支持部に連結され、その他端が前記パッドに
連結されて前記パッドを支持し、前記タイバーがダウン
セットされた時の前記支持部から前記パッドまでの高さ
が、樹脂カプセルが形成された時の高さより高いことを
特徴とする半導体パッケージ用のリードフレームが提供
される。
【００１９】本発明の別の特徴によれば、前記パッドは
前記多数のリードに対して異なる平面に位置する。
【００２０】本発明の別の特徴によれば、各リードの少
なくとも一部がハーフエッチングにより形成され、その
ハーフエッチングされた部分が半導体チップの電極に電
気的に接続される。
【００２１】本発明の別の特徴によれば、前記多数のリ
ードの平面とは異なった平面に位置する前記パッドが、
モールディングプレートの内部空間に収容される。
【００２２】本発明によれば、上記した目的を達成する
ために、パッドと、多数のリードと、前記パッドの一表
面に取着された半導体チップと、前記パッドから延び、
前記パッドと前記多数のリードとが異なった平面に位置
するようにダウンセット加工されたタイバーと、前記半
導体チップの電極と前記多数のリードとを各々連結する
ボンディングワイヤーと、樹脂カプセルとを含み、前記
パッドの他方の表面が前記樹脂カプセルの一表面に露出
し、前記多数のリードがその他方の表面に露出するよう
に形成されることを特徴とする半導体パッケージが提供
される。
【００２３】本発明の他の特徴によれば、前記樹脂カプ
セルが形成された時の前記リードから前記パッドまでの
高さが、タイバーをダウンセット加工した時のその高さ
より低い。
【００２４】本発明の別の特徴によれば、前記パッド
は、前記多数のリードが配置された平面とは異なる平面
に配置された状態で、前記モールディングプレートの内
部空間に収容される。
【００２５】本発明の別の特徴によれば、前記半導体チ
ップがマウントされた前記パッドの表面が前記パッドの
底面であり、樹脂カプセルの一表面に露出しているパッ
ドの他方の表面が前記パッドの上面であり、前記パッド
が露出している前記樹脂カプセルの表面が前記樹脂カプ
セルの上面であり、リードが露出している前記樹脂カプ
セルの他方の表面が前記樹脂カプセルの底面である。
【００２６】本発明の別の特徴によれば、前記半導体チ
ップがマウントされた前記パッドの表面が前記パッドの
上面であり、樹脂カプセルの一表面に露出しているパッ
ドの他方の表面が前記パッドの底面であり、前記パッド
が露出している前記樹脂カプセルの表面が前記樹脂カプ
セルの底面であり、リードが露出している前記樹脂カプ
セルの表面が前記樹脂カプセルの底面である。
【００２７】本発明では、上記した目的を達成するため
に、パッドと、多数のリードと、前記パッドから延び前
記パッドを支持するタイバーとを具備するリードフレー
ムを準備するステップと、前記パッドと前記多数のリー
ドとが異なる平面に位置し、かつダウンセット加工した
時の前記リードから前記パッドまでの高さが、樹脂カプ
セルを形成するためのモールディングプレートの内部空
間の高さより高くなるようにタイバーをダウンセット加
工するステップとを含むことを特徴とする半導体パッケ
ージの製造方法が提供される。
【００２８】本発明の別の特徴によれば、前記リードフ
レームを準備するステップにおいて、前記各リードの少
なくとも一部がハーフエッチングされ、そのハーフエッ
チングされた部分が半導体チップと電気的に接続され
る。
【００２９】本発明の別の特徴によれば、前記ダウンセ
ット加工ステップの後に、前記パッドの一表面に半導体
チップをマウントするステップと、前記半導体チップの
電極と前記多数のリードとをボンディングワイヤーで連
結するステップと、前記モールディングプレート内に前
記半導体チップがマウントされたリードフレームを収容
して前記パッドを加圧し、その状態でモールディングを
含む型にモールディング樹脂を注入して樹脂カプセルを
形成するステップと、前記リードが相互連結している部
分を切断するステップとが含まれる。
【００３０】本発明の別の特徴によれば、前記半導体チ
ップを前記パッドの底面にマウントする。
【００３１】本発明の別の特徴によれば、前記半導体チ
ップを前記パッドの上面にマウントする。
【００３２】本発明の別の特徴によれば、前記パッドが
前記多数のリードとは異なる平面に配置された状態で前
記モールディングプレートの内部空間に収容される。
【００３３】本発明の別の特徴によれば、前記リードフ
レームを準備するステップにおいて、前記リードフレー
ムが、多数のリードフレームがマトリックス状に相互連
結しているリードフレームユニットとして供給される。
【００３４】本発明の別の特徴によれば、前記リードフ
レームを準備するステップにおいて、前記リードフレー
ムが個別にモールディングされ、トリミングされるリー
ドフレームである。
【００３５】
【発明の実施の形態】以下、添付した図面に基づいて本
発明を詳しく説明する。
【００３６】図７は本発明に従った好適な実施例の半導
体パッケージを示す。図面を参照すれば、半導体チップ
７４はパッド７１の底面に取着されている。リード７２
はパッド７１と異なる高さに配置される。前記パッド７
１及びリード７２には、ハーフエッチングによる所定の
加工が施され、銀またはパラジウムのような貴金属でメ
ッキされる。リード７２と半導体チップ７４の電極はボ
ンディングワイヤー７５で相互連結される。前記パッド
７１、リード７２及び半導体チップ７４は、樹脂カプセ
ル７６によって覆われている。タイバー（図示せず）
は、その一端が前記パッド７１の端部に連結されてそこ
から延び、その他端はリード７２と同じ高さに延びてい
る。後述するが、タイバーはダウンセット加工が施され
ている。
【００３７】図７のような半導体パッケージでは、パッ
ド７１の上面は封入剤７６の上面に露出し、リード７２
の底面は封入剤７６の底面に露出している。露出したリ
ード７２の底面は、プリント回路基板の接続端子に接続
されると電気接続回路を構成する。露出したパッド７１
の上面によって、半導体チップ７４から生じる熱が外部
へ容易に放出される。
【００３８】図８は、図７に示される半導体パッケージ
に用いられるリードフレームの概略的な斜視図である。
また、図９は図８のリードフレームの平面図である。図
面を参照すれば、パッド７１の角からタイバー８１が延
び、パッド７１の回りに多数のリード７２が配置されて
いる。前述したようにパッド７１とリード７２とは異な
る高さに配置されているが、これはタイバー８１が前記
パッド７１をリード７２の平面より高い位置で支持する
ためである。すなわち、タイバー８１の一定の長さをダ
ウンセット加工することで、パッド７１がリード７２に
対して異なる平面に維持されるようにする。参照符合８
１ａはタイバー８１のダウンセット加工された部分を示
し、８１ｂはリード７２と連結されたタイバー８１の連
結部を示し、パッド７１を異なる平面に支持している。
連結部８１ｂとリード７２は同じ平面に配置される。タ
イバー８１とリード７２は支持部８３を介して連結され
る。
【００３９】図８及び図９に示されている上記した複数
のリードフレームが、マトリックス状に相互連結され、
図５のようなリードフレームユニットを構成する。実際
には、ダウンセット加工をする前に、パッド７１、リー
ド７２及びタイバー８１がパンチング、エッチングまた
はスタンピングによって形成される。図８のようにタイ
バー８１がパッド７１を支持する形状に、型によってダ
ウンセット加工が行われる。通常、リード７２を相互連
結する支持部８３は、モールディングの後に除去され
る。
【００４０】以下、本発明に従った半導体パッケージの
製造方法について詳しく説明する。
【００４１】本発明に従った半導体パッケージに使用さ
れるリードフレームは通常の方法で製造できる。すなわ
ち、エッチングやスタンピングによってパッド、リー
ド、タイバーなどを形成し、少なくともワイヤーボンデ
ィングされるインナリード部やパッド部を銀またはパラ
ジウムでメッキする。メッキの厚さ及び種類は製品の用
途によって変わる。最近では、ニッケル／パラジウム材
料を用いたPPFメッキが一般的である。リードフレーム
を形成した後、機械的な方法でダウンセット加工する。
すなわち、図８に示されたように、タイバー８１を塑性
変形させ、タイバー８１が異なる平面でリード部とパッ
ド７１を支持するようにする。
【００４２】図１０−図１４は、本発明に従ったCSPの
製造方法を概略的に示す図面である。図１０を参照すれ
ば、リードフレームの材料をハーフエッチングして所定
の断面に形成する。ハーフエッチングによってリード７
２にランド７３を形成する。ランド７３は前述したよう
に樹脂カプセル７６の底面に露出する部分である。また
パッド７１も、その縁側部７１ａに沿ってハーフエッチ
ングされる。これは、後にモールディングする封入樹脂
とパッド７１との密着力を高めるためである。
【００４３】一方、図９に示されているように、ハーフ
エッチングした後のパッド７１は、タイバー８１及び支
持部８３を介してリード７２に連結されている。
【００４４】再び図１１を参照すれば、パッド７１及び
リード７２の表面のそれぞれに、メッキ層１０１及び１
０４が形成されている。ニッケルやパラジウム、または
銀などを用いてメッキする。
【００４５】図１２を参照すれば、リード７２がダウン
セットされたことが示されている。これはパッド７１を
アップセットさせても同様の結果が得られる。すなわ
ち、図９に示されたように、型を用いてタイバー８１の
ダウンセット部分８１ａを折り曲げることである。この
ようなダウンセットまたはアップセット過程によって、
パッド７１とリード７２が異なる平面に位置するように
する。
【００４６】図１３を参照すれば、半導体チップ７４が
パッド７１の底面に取着され、前記半導体チップ７４の
電極とリード７２とをボンディングワイヤーで連結させ
るワイヤーボンディング工程が行われる。一方、グラウ
ンドワイヤー１０５がパッド７１に直接連結されること
によって、前述したようにタイバーを通じてグラウンド
端子の役割をする連結部８１ｂと電気的に接続される。
【００４７】図１４は、前記半導体チップ７４、パッド
７１及びボンディングワイヤー７５などをモールディン
グして樹脂カプセル７６を形成したことを示す図面であ
る。前述したように、リード７２のランド７３が、樹脂
カプセル７６の底面に露出されるようにモールディング
する。パッド７１の上面も樹脂カプセル７６の上部に近
接させるか、或いは露出することができる。図面には示
されていないが、パッド７１の上面にヒートシンクを取
着することによって、半導体チップ７４から生じる熱を
効果的に放出させることができる。
【００４８】前述したように、製造された半導体パッケ
ージの底面が図１５に示されている。図面を参照する
と、多数のリード７２が四角形のパッケージの底面の回
りに配置され、グラウンド端子の役割をするタイバーの
連結部８１ｂが４つの角に配置されている。前述したよ
うに、連結部８１ｂは、トリミングされていないタイバ
ー８１を介してパッド７１に連結されているため、所定
のグラウンド作用を果たす。
【００４９】タイバー８１のダウンセット加工は、モー
ルディングの際に重要であり、本発明の様々な特徴の内
の１つである。図６を用いて説明したように、モールデ
ィングプレート内部には、半導体チップがマウントされ
たリードフレームが収容される空間が形成される。モー
ルディングプレートの内部空間の厚さをｔ１とし、ダウ
ンセット加工されたリードフレームユニットの全体の高
さをｔ２とすれば、ｔ１<ｔ２となるようにダウンセッ
ト加工する。すなわち、ダウンセットしたリードフレー
ムのユニットの全体の高さが、前記モールディングプレ
ートの内部空間の高さより高く形成されるべきである。
つまり、モールディングプレートの上部プレートと下部
プレートとを相互にクランプした状態でモールディング
する際、図８のパッド７１の上面は上部プレートの内面
に圧接し、タイバー８１の連結部８１ｂの底面は下部プ
レートの内面に圧接している。また前記タイバー８１の
連結部８１ｂに対して支持部８３を通じて連結したリー
ド７２の底面も下部プレートの内面に対して加圧され
る。
【００５０】図１６及び図１７は、モールディングプレ
ートによってリードフレームが押圧された状態を示す。
この図において、リードフレームの断面は、図９の線A
−Aに沿った断面である。図１６において、クランプ
（図示せず）によって上部プレート１１１と下部プレー
ト１１２に圧力がかかっておらず、ダウンセットされた
リードフレームの全体の高さはｔ２である。
【００５１】リードフレームは上下部プレート１１１及
び１１２の間に配置され、図１７に示されているように
クランピング圧力Ｐを受け、リードフレームが弾性変形
されるため、上下部プレート１１１及び１１２の間の内
部空間の高さは図１７のようにｔ１となる。したがっ
て、パッド７１の上面は上部プレート１１１の内面に圧
接し、タイバー８１の連結部８１ｂは下部プレート１１
２の内面に圧接している。また、支持部８３を介してタ
イバー８１に連結されたリード７２の底面も、下部プレ
ート１１２の内面に圧接している。このような状態で樹
脂モールディングを行うと、樹脂がリードとプレートと
の間及びパッドとプレートとの間に流れることによるバ
リの発生が防止される。
【００５２】図１８は、半導体チップがマウントされた
マトリックス型リードフレームユニットがモールディン
グプレート内に収容されたモールディング工程を示す概
略的な断面図である。図面を参照すれば、上部プレート
１１１と下部プレート１１２を含むモールディングプレ
ートの内部空間に、半導体チップ７４がマウントされた
リードフレームが収容されている。リードフレームのパ
ッド７１は上部プレート１１１の内面に圧接し、タイバ
ー８１の連結部８１ｂは下部プレート１１２の内面に圧
接している。モールディングは、モールディング樹脂を
モールディングプレートのゲート１１５から注入して行
う。モールディングされた後、通常の方法でバリを除去
してマーキングし、ダムバーを除去する。最後に、モー
ルディング樹脂を切断して個別の半導体パッケージに分
割する。
【００５３】図１９及び図２０は、本発明の他の好適な
実施例に従った半導体パッケージの製造方法を示す。こ
の半導体パッケージでは、リード及びパッドの双方が半
導体パッケージの底面に露出されている。結果的に図３
の半導体パッケージと類似した断面形状を有する。
【００５４】図１９を参照すれば、モールディングプレ
ート１２１ａ及び１２１ｂには圧力がかかっておらず、
半導体チップ１２７がマウントされているパッド１２２
がリード１２３の位置より低く位置するようにダウンセ
ットされている状態である。すなわち、リードフレーム
をダウンセット加工する際は、パッド１２２の高さをリ
ード１２３の高さより低く設定する。符合１２５はボン
ディングワイヤーを示す。
【００５５】図２０は、モールディングプレート１２１
ａ及び１２１ｂがクランピングされて、モールディング
樹脂１２６が注入される状態を示す図面である。モール
ディングプレート１２１ａ及び１２１ｂ内に収容された
リードフレームは、クランピング圧力Ｐを受けている。
モールディングプレートがクランプされると、パッド１
２２が下部プレート１２１ａの内面に圧接されるため、
バリの発生を防止することが可能である。
【００５６】実際には、図１９及び図２０に示された半
導体パッケージの製造方法は、リードフレームを個別に
モールディングする場合に適用するのが望ましい。すな
わち、図１９及び図２０に示された方法は、図５に示さ
れたマトリックス型リードフレームユニットよりも図４
に示されたリードフレームユニットを用いて行うのが望
ましい。しかしながら、製造コスト及び製造過程を考慮
すると図４のリードフレームユニットよりも図５のリー
ドフレームユニットの方が望ましい。
【００５７】図２１は、図１９及び図２０を用いて説明
した半導体パッケージの製造方法を示す斜視図である。
図面を参照すれば、半導体チップ１２７がマウントされ
たリードフレームのパッド１３８からタイバー１３７が
延びている。タイバー１３７とリード１２３は、支持部
１３９を介して連結されている。支持部１３９及びリー
ド１２３は同じ平面に位置し、パッド１３８は支持部１
３９及びリード１２３の平面と異なる高さにダウンセッ
ト加工される。図面を見やすくするために、ボンディン
グワイヤーは省略してある。モールディングプレートの
上部プレート１２１ｂを下部プレート１２１ａに被せ、
内部空間を形成するために上部プレート１２１ｂの縁部
１３２をリード１２３及び支持部１３９に対してクラン
プする。パッド１３８は、前記リード１２３及び支持部
１３９の平面より低い位置にダウンセットされているの
で、リード１２３及び支持部１３９がクランプされる
と、パッド１３８の底面は、下部プレート１２１ａの上
面に対して加圧された状態で接触することになる。した
がって、モールディングプレート内に形成された空間に
モールディング樹脂を注入する工程における、パッド１
３８の底面と下部プレート１２１ａの上面との間のバリ
の発生を防止することが可能である。
【００５８】本発明は、添付した図面に示された実施例
に基づいて説明してきたが、当業者であれば、請求の範
囲によってのみ制限された本発明の範囲を逸脱すること
なく、形状及び詳細の様々な改変が可能であることを理
解されたい。
【００５９】
【発明の効果】上記したように本発明に従ったリードフ
レームでは、パッドと当該パッドから延びるタイバーが
異なる平面に位置するようにダウンセットまたはアップ
セット加工されるため、モールディングプレート内に樹
脂を封入する際のバリの発生を防止できる。したがっ
て、半導体パッケージの製造方法において、バリ発生の
影響を受けずにマトリックス型リードフレームユニット
を用いることが可能である。また、半導体パッケージの
信頼性が改善され、低い製造コストで高い生産性を期待
できる。
【図面の簡単な説明】
【図１】従来の技術による半導体パッケージの断面図で
ある。
【図２】従来の技術による別の半導体パッケージの断面
図である。
【図３】従来の技術による更に別の半導体パッケージの
断面図である。
【図４】樹脂モールディング後に個別にトリミングされ
るリードフレームユニットのストリップを示す平面図で
ある。
【図５】マトリックス型リードフレームユニットのスト
リップを示す平面図である。
【図６】従来の技術によるマトリックス型リードフレー
ムユニットを用いた半導体パッケージのモールディング
方法を示す断面図である。
【図７】本発明に好適な実施例に従った半導体パッケー
ジの概略的な断面図である。
【図８】図７の半導体パッケージの形成に用いられるリ
ードフレームの概略的な斜視図である。
【図９】図８のリードフレームの平面図である。
【図１０】本発明に従った半導体パッケージの製造方法
を示す概略的な断面図である。
【図１１】本発明に従った半導体パッケージの製造方法
を示す概略的な断面図である。
【図１２】本発明に従った半導体パッケージの製造方法
を示す概略的な断面図である。
【図１３】本発明に従った半導体パッケージの製造方法
を示す概略的な断面図である。
【図１４】本発明に従った半導体パッケージの製造方法
を示す概略的な断面図である。
【図１５】完成した半導体パッケージの底面図である。
【図１６】モールディングプレートによって加圧される
前のリードフレームの断面図である。
【図１７】モールディングプレートによって加圧された
後のリードフレームの断面図である。
【図１８】半導体チップがマウントされたマトリックス
型リードフレームユニットがモールディングプレート内
に収容された状態のモールディング工程を示す概略的な
断面図である。
【図１９】本発明の別の好適な実施例に従った半導体パ
ッケージの製造方法を示す概略的な断面図である。
【図２０】本発明の別の好適な実施例に従った半導体パ
ッケージの製造方法を示す概略的な断面図である。
【図２１】図１９及び図２０に基づいて説明された半導
体パッケージの製造方法を示す斜視図である。
【符号の説明】
１１、２１、３１ パッド １２、２２、３２ リード １２ａ、２２ａ、３２ａ リードの底面 １３、２３、３３ ボンディングワイヤー １４、２４、３４ 半導体チップ １５、２５、３５ 樹脂カプセル ４１、５１ リードフレーム ４２、５２ レール ６１、１１１ 上部モールディングプレート ６２、１１２ 下部モールディングプレート ６３、１１５ ゲート ６４ モールド樹脂 ６５ パッド ６６ 半導体チップ ６７ リード ６８ ボンディングワイヤー ７１ パッド ７２ リード ７４ 半導体チップ ７５ ボンディングワイヤー ８１ タイバー ８１ａ ダウンセット部分 ８１ｂ タイバー連結部 ８３ 支持部 １０５ グラウンドワイヤー １２１ａ 上部モーディングプレート １２１ｂ 下部モールディングプレート １２２ パッド １２３ リード １２５ ボンディングワイヤー １２６ モールディング樹脂 １２７ 半導体チップ １３２ 縁部 １３７ タイバー １３８ パッド １３９ 支持部 Ｐ 圧力

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージ用のリードフレーム
    であって、 パッドと、 多数のリードが形成された支持部と、 一端が前記支持部に連結され、その他端が前記パッドに
    連結された前記パッドを支持するタイバーとを具備し、 前記タイバーをダウンセット加工した時の前記支持部か
    ら前記パッドまでの高さが、樹脂カプセルが形成された
    時のその高さより高いことを特徴とする半導体パッケー
    ジ用のリードフレーム。
  2. 【請求項２】 前記パッドが、前記多数のリードとは
    異なった平面に位置することを特徴とする請求項１に記
    載の半導体パッケージ用のリードフレーム。
  3. 【請求項３】 前記リードの少なくとも一部がハーフ
    エッチングにより形成され、前記各リードのハーフエッ
    チングされた部分と半導体チップの電極が電気的に接続
    されることを特徴とする請求項１に記載の半導体パッケ
    ージ用のリードフレーム。
  4. 【請求項４】 前記多数のリードが配置された平面と
    は異なる平面に配置された前記パッドが、前記モールデ
    ィングプレートの内部空間に収容されることを特徴とす
    る請求項２に記載の半導体パッケージ用リードフレー
    ム。
  5. 【請求項５】 半導体パッケージであって、 パッドと、 多数のリードと、 前記パッドの一表面にマウントされる半導体チップと、 前記パッドから延び、前記パッドと前記多数のリードと
    が異なる平面に配置されるようにダウンセット加工され
    たタイバーと、 前記半導体チップの電極と前記多数のリードとを各々連
    結するボンディングワイヤーと、 樹脂カプセルとを具備し、 前記パッドの他方の表面が前記樹脂カプセルの一表面に
    露出し、前記多数のリードが前記樹脂カプセルの他方の
    表面に露出するように形成されることを特徴とする半導
    体パッケージ。
  6. 【請求項６】 前記樹脂カプセルが形成された時の前
    記リードから前記パッドまでの高さが、タイバーをダウ
    ンセット加工した時のその高さより低いことを特徴とす
    る請求項５に記載の半導体パッケージ。
  7. 【請求項７】 前記多数のリードが配置された平面と
    は異なる平面に配置された前記パッドが、前記モールデ
    ィングプレートの内部空間に収容された状態で製造され
    ることを特徴とする請求項５に記載の半導体パッケー
    ジ。
  8. 【請求項８】 前記半導体チップがマウントされる前
    記パッドの表面が当該パッドの底面であり、前記樹脂カ
    プセルの一表面に露出される前記パッドの他方の表面が
    当該パッドの上面であり、前記パッドが露出される前記
    樹脂カプセルの表面が当該樹脂カプセルの上面であり、
    前記リードが露出される前記樹脂カプセルの他方の表面
    が当該樹脂カプセルの底面であることを特徴とする請求
    項５に記載の半導体パッケージ。
  9. 【請求項９】 前記半導体チップがマウントされる前
    記パッドの表面が当該パッドの上面であり、前記樹脂カ
    プセルの一表面に露出される前記パッドの他方の表面が
    当該パッドの底面であり、前記パッドが露出される前記
    樹脂カプセルの表面が当該樹脂カプセルの底面であり、
    前記リードが露出される前記樹脂カプセルの他方の表面
    も当該樹脂カプセルの底面であることを特徴とする請求
    項５に記載の半導体パッケージ。
  10. 【請求項１０】 前記各リードの少なくとも一部がハ
    ーフエッチングにより形成され、そのハーフエッチング
    された前記各リード部分と半導体チップの電極とが電気
    的に接続されることを特徴とする請求項５に記載の半導
    体パッケージ。
  11. 【請求項１１】 パッドと、多数のリードと、前記パ
    ッドから延び、当該パッドを支持するように形成された
    タイバーとを具備するリードフレームを準備する段階
    と、 前記パッドと前記多数のリードとが異なる平面に位置す
    るように前記タイバーをダウンセット加工する段階とを
    含み、 前記タイバーをダウンセット加工した時の前記リードか
    ら前記パッドまでの高さが、樹脂カプセルを形成するた
    めのモールディングプレート内部空間の高さより高いこ
    とを特徴とする半導体パッケージの製造方法。
  12. 【請求項１２】 前記リードフレームを準備する段階
    において、前記各リードの少なくとも一部がハーフエッ
    チングされ、ハーフエッチングされた前記各リード部分
    が半導体チップに電気的に接続されることを特徴とする
    請求項１１に記載の半導体パッケージの製造方法。
  13. 【請求項１３】 前記パッドの一表面に半導体チップ
    をマウントする段階と、 前記半導体チップの電極と前記多数のリードとをボンデ
    ィングワイヤーで連結する段階と、 前記半導体チップがマウントされたリードフレームを前
    記モールディングプレート内に収容して前記パッドを加
    圧し、その状態でモールディングプレートを含む型にモ
    ールディング樹脂を注入して樹脂カプセルを形成する段
    階と、 前記リードが相互連結している部分を切断する段階とが
    前記ダウンセット加工段階の後に行われることを特徴と
    する請求項１１に記載の半導体パッケージの製造方法。
  14. 【請求項１４】 前記半導体チップが前記パッドの底
    面にマウントされることを特徴とする請求項１３に記載
    の半導体パッケージの製造方法。
  15. 【請求項１５】 前記半導体チップが前記パッドの上
    面にマウントされることを特徴とする請求項１３に記載
    の半導体パッケージの製造方法。
  16. 【請求項１６】 前記多数のリードが配置された平面
    とは異なる平面に配置された前記パッドが、前記モール
    ディングプレートの内部空間に収容されることを特徴と
    する請求項１１に記載の半導体パッケージの製造方法。
  17. 【請求項１７】 前記リードフレームを準備する段階
    において、前記リードフレームが、多数のリードフレー
    ムがマトリックス状に連結されたリードフレームユニッ
    トとして提供されることを特徴とする請求項１６に記載
    の半導体パッケージの製造方法。
  18. 【請求項１８】 前記リードフレームを準備する段階
    において、前記リードフレームが、個別にモールディン
    グ及びトリミングされるリードフレームであることを特
    徴とする請求項１６に記載の半導体パッケージの製造方
    法。
JP2001281222A 2000-09-15 2001-09-17 リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 Pending JP2002134676A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020000054200A KR20020021476A (ko) 2000-09-15 2000-09-15 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
KR2000-54200 2000-09-15
KR1020010042344A KR20030006532A (ko) 2001-07-13 2001-07-13 리이드 프레임, 그것을 구비한 반도체 팩키지, 반도체 팩키지 제조 방법, 반도체 팩키지 제조용 몰딩 플레이트 및, 몰딩 장치
KR2001-42344 2001-07-13

Publications (1)

Publication Number Publication Date
JP2002134676A true JP2002134676A (ja) 2002-05-10

Family

ID=26638387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001281222A Pending JP2002134676A (ja) 2000-09-15 2001-09-17 リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法

Country Status (5)

Country Link
US (2) US20020037604A1 (ja)
JP (1) JP2002134676A (ja)
CN (1) CN1210793C (ja)
SG (1) SG102638A1 (ja)
TW (1) TW508774B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276890A (ja) * 2004-03-23 2005-10-06 Renesas Technology Corp 半導体装置及びその製造方法
WO2006022024A1 (ja) * 2004-08-24 2006-03-02 Renesas Technology Corp. 半導体装置の製造方法
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법
JP2009246395A (ja) * 2009-07-27 2009-10-22 Renesas Technology Corp 半導体装置の製造方法
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
CN100334721C (zh) * 2002-06-28 2007-08-29 矽品精密工业股份有限公司 倒装晶片半导体封装件
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7008825B1 (en) * 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
KR20050083322A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과 이의 제조방법
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
JP5180495B2 (ja) * 2007-03-14 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
TWI427750B (zh) * 2010-07-20 2014-02-21 Siliconix Electronic Co Ltd 包括晶粒及ｌ形引線之半導體封裝及其製造方法
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
CN104600045B (zh) * 2015-01-30 2017-06-06 无锡中感微电子股份有限公司 电路系统、芯片封装及其封装方法
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
TW395038B (en) * 1998-11-20 2000-06-21 Walsin Advanced Electronics Lead frame
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
US6401765B1 (en) * 2000-08-22 2002-06-11 Texas Instruments Incorporated Lead frame tooling design for exposed pad features
US6674165B2 (en) * 2001-08-15 2004-01-06 Asm Technology Singapore Pte Ltd Mold for a semiconductor chip

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법
JP2005276890A (ja) * 2004-03-23 2005-10-06 Renesas Technology Corp 半導体装置及びその製造方法
US7176557B2 (en) 2004-03-23 2007-02-13 Renesas Technology Corp. Semiconductor device
US7339261B2 (en) 2004-03-23 2008-03-04 Renesas Technology Corp. Semiconductor device
KR101103871B1 (ko) 2004-03-23 2012-01-12 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 그 제조방법
WO2006022024A1 (ja) * 2004-08-24 2006-03-02 Renesas Technology Corp. 半導体装置の製造方法
JP2009246395A (ja) * 2009-07-27 2009-10-22 Renesas Technology Corp 半導体装置の製造方法
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US10582617B2 (en) 2012-05-22 2020-03-03 Intersil Americas LLC Method of fabricating a circuit module

Also Published As

Publication number Publication date
CN1344024A (zh) 2002-04-10
TW508774B (en) 2002-11-01
SG102638A1 (en) 2004-03-26
US20020037604A1 (en) 2002-03-28
US20030030131A1 (en) 2003-02-13
CN1210793C (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR101277391B1 (ko) 반도체 장치
US20020027273A1 (en) Semiconductor package and fabricating method thereof
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US8368189B2 (en) Auxiliary leadframe member for stabilizing the bond wire process
JP3616469B2 (ja) 半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
EP0698922B1 (en) Leadframe for supporting integrated semiconductor devices
JP2002164496A (ja) 半導体装置およびその製造方法
JP2002026192A (ja) リードフレーム
KR100458640B1 (ko) 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR20030006532A (ko) 리이드 프레임, 그것을 구비한 반도체 팩키지, 반도체 팩키지 제조 방법, 반도체 팩키지 제조용 몰딩 플레이트 및, 몰딩 장치
US9355940B1 (en) Auxiliary leadframe member for stabilizing the bond wire process
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2013042182A (ja) 半導体装置の製造方法
JP2001077272A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001044351A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322