CN104600045B - 电路系统、芯片封装及其封装方法 - Google Patents

电路系统、芯片封装及其封装方法 Download PDF

Info

Publication number
CN104600045B
CN104600045B CN201510051248.5A CN201510051248A CN104600045B CN 104600045 B CN104600045 B CN 104600045B CN 201510051248 A CN201510051248 A CN 201510051248A CN 104600045 B CN104600045 B CN 104600045B
Authority
CN
China
Prior art keywords
pin
chip
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510051248.5A
Other languages
English (en)
Other versions
CN104600045A (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhonggan Microelectronics Co Ltd
Original Assignee
Wuxi Zhonggan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhonggan Microelectronics Co Ltd filed Critical Wuxi Zhonggan Microelectronics Co Ltd
Priority to CN201510051248.5A priority Critical patent/CN104600045B/zh
Publication of CN104600045A publication Critical patent/CN104600045A/zh
Application granted granted Critical
Publication of CN104600045B publication Critical patent/CN104600045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种电路系统、芯片封装及其封装方法，其中，芯片封装包括：托盘部；多个金属引线；晶片，其具有第一表面和第二表面，晶片的第一表面粘结于托盘部上，其第二表面上形成有多个压焊区；多个第一引脚，每个第一引脚与晶片上的一个压焊区通过一个金属引线相连；多个第二引脚，每个第二引脚与所述晶片上的一个压焊区通过一个金属引线相连；塑封体，包裹托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔。这样，该芯片封装可以同时与两个印刷电路板电性相连，从而实现更高密度的器件和电气连接。

Description

电路系统、芯片封装及其封装方法
【技术领域】
本发明涉及半导体领域，特别涉及一种电路系统、芯片封装及其封装方法。
【背景技术】
现有技术中，一般封装的管脚都位于芯片的底部，这样可以方便的安装在印刷电路板(PCB:Printed Circuit Board)的表面上。图1是现有技术的一种芯片封装的仰视图(Bottom View，即从底部看)。该封装有8个管脚，每边有2个管脚，如斜线填充图形所示。通过焊接可以将这些管脚与印刷电路板相连接。图2是现有技术的芯片封装的俯视图(Topview)，在该芯片的上表面没有任何管脚。但随着电子设备小型化发展，希望能在更小的面积下安装更多器件，所以有必要进行进一步改进。
因此，有必要提出一种改进的芯片封装方案来克服上述问题。
【发明内容】
本发明的目的之一在于提供一种芯片封装，其能够与两个印刷电路板相连，可以实现更高密度的器件和电气连接。为了解决该问题，本发明提供一种芯片封装，其包括：托盘部；多个金属引线；晶片，其具有第一表面和第二表面，所述晶片的第一表面粘结于所述托盘部上，其第二表面上形成有多个压焊区；多个第一引脚，每个第一引脚与所述晶片上的一个压焊区通过一个金属引线相连；多个第二引脚，每个第二引脚与所述晶片上的一个压焊区通过一个金属引线相连；塑封体，包裹所述托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔。
进一步的，所述晶片位于第一安装面和第二安装面之间。
进一步的，所述晶片的部分压焊区与第一引脚相连，部分压焊区与第二引脚相连，所述晶片内包括与第一引脚相连的第一功能区电路和与第二引脚相连的第二功能区电路。
进一步的，所述芯片封装的第一引脚电性连接至第一印刷电路板上，第二引脚电性连接至第二印刷电路板上。
进一步的，所述晶片上的至少部分压焊区既通过金属引线与第一引脚相连，又通过金属引线与第二引脚相连，所述晶片内包括有第三功能区电路，该第三功能区电路与第一印刷电路板上的器件以及第二印刷电路板上的器件联合共同实现一个功能。
进一步的，芯片封装还包括：金属散热区，其与多个第二引脚位于同一个平面上，所述金属散热区的一个表面暴露于所述塑封体外，并与第二印刷电路板上的散热区相连。
进一步的，所述托盘部的一个表面暴露于所述塑封体外，并与第一印刷电路板上的散热区相连，晶片的第一表面紧贴所述托盘部。
进一步的，所述托盘部、第一引脚、第二引脚或金属散热区均由同一个引线框分割形成。
本发明的目的之二在于提供一种电路系统，其可以实现更高密度的器件和电气连接。为了解决该问题，本发明提供一种电路系统，其包括：第一印刷电路板，第二印刷电路板和芯片封装，所述芯片封装的第一引脚电性连接至第一印刷电路板上，第二引脚电性连接至第二印刷电路板上，第一印刷电路板与第二印刷电路板平行。所述芯片封装，其包括：托盘部；多个金属引线；晶片，其具有第一表面和第二表面，所述晶片的第一表面粘结于所述托盘部上，其第二表面上形成有多个压焊区；多个第一引脚，每个第一引脚与所述晶片上的一个压焊区通过一个金属引线相连；多个第二引脚，每个第二引脚与所述晶片上的一个压焊区通过一个金属引线相连；塑封体，包裹所述托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔。
本发明的目的之三在于提供一种芯片封装的封装方法，可以提供一种芯片封装，通过该芯片封装可以实现更高密度的器件和电气连接。为了解决该问题，本发明提供一种芯片封装的封装方法，其包括：提供一个引线框条带，其包括有连接部以及连接至所述连接部的多个引线框，每个引线框包括连接至所述连接部上的第一引脚、第二引脚和托盘部，其中第一引脚和托盘部位于第一平面，第二引脚位于第二平面，第一平面和第二平面相互平行并相互间隔；将多个晶片的第一表面粘结至对应的引线框的托盘部上，每个晶片的第二表面上形成有多个压焊区；引线焊接以使得每个引线框的第一引脚与对应的晶片上的一个压焊区通过一个金属引线相连，每个引线框的每个第二引脚与对应的晶片上的一个压焊区通过一个金属引线相连；塑封以形成多个塑封体，每个塑封体包裹对应的托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔；去溢料、切筋以形成多个芯片封装。
与现有技术相比，本发明中的芯片封装具有两组引脚，每组引脚形成一个安装面，这样该芯片封装可以同时与两个印刷电路板电性相连，从而实现更高密度的器件和电气连接。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1是现有芯片封装的仰视示意图；
图2是现有芯片封装的俯视示意图；
图3是本发明中的芯片封装的仰视示意图；
图4是本发明中的芯片封装的俯视示意图；
图5是本发明中的芯片封装的横向剖视示意图；
图6是本发明中的引线框条带在一个实施例中的俯视示意图；
图7是本发明中的芯片封装与两个印刷电路板安装在一起的结构示意图；
图8是本发明中的引线框的第二引脚所在平面的结构示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
图3是本发明中的芯片封装300的仰视示意图；图4是本发明中的芯片封装300的俯视示意图；图5是本发明中的芯片封装300的横向剖视示意图。
结合图3-图5所示，所述芯片封装包括多个第一引脚310、多个第二引脚320、晶片330、托盘部340、多个金属引线350和塑封体(未图示)。
所述晶片330具有第一表面和第二表面，所述晶片330的第一表面粘结于所述托盘部340上，其第二表面上形成有多个压焊区(PAD，未图示)。每个第一引脚310与所述晶片330上的一个压焊区通过一个金属引线350相连。每个第二引脚320与所述晶片330上的一个压焊区通过一个金属引线350相连。所述塑封体包裹所述托盘部340、金属引线350、晶片330、第一引脚310的部分和第二引脚320的部分，其中第一引脚310暴露于所述塑封体外形成第一安装面，第二引脚320暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔。
所述晶片330位于第一安装面和第二安装面之间。所述金属引线350可以为铜线或金线或铝线。
如图7所示，所述芯片封装300的形成第一安装面的第一引脚电性连接至第一印刷电路板710上，形成第二安装面的第二引脚电性连接至第二印刷电路板720上，所述芯片封装300位于第一印刷电路板710和第二印刷电路板720之间。第一块印刷电路板710可以与第二块印刷电路板720存在电气连接；也可以彼此独立，无电气连接。通过本发明的实现方式，可以实现在有限的面积中，芯片封装与两个印刷电路板堆叠，从而实现更高密度的器件和电气连接。在另一个优选的实施例中，可以包括有多个印刷电路板和多个芯片封装300，多个印刷电路板平行方式，每两个相邻的印刷电路板之间安装一个芯片封装300，这样可以实现更高密度的器件和电气连接。
在一个实施例中，所述晶片330的部分压焊区与第一引脚相连，部分压焊区域第二引脚相连，所述晶片330内包括与第一引脚相连的第一功能区电路和与第二引脚相连的第二功能区电路。所述晶片330的第一功能区电路(也可以被称为第一电路)能够通过第一引脚与第一印刷电路板进行信号交互以实现一定的逻辑功能，所述晶片330的第二功能区电路(也可以被称为第二电路)能够通过第二引脚与第二印刷电路板进行信号交互以实现一定的逻辑功能。第一功能区电路和第二功能区电路之间可以进行数据或信号交互，也可以不进行数据或信号交互。
在另一个实施例中，所述晶片330上的至少部分压焊区既通过金属引线与第一引脚310相连，又通过金属引线与第二引脚320相连，所述晶片330内包括有第三功能区电路，该第三功能区与第一印刷电路板710上的器件以及第二印刷电路板720上的器件联合共同实现一个功能。
在一种实现方式中，第一印刷电路板710或第二印刷电路板720为便携式电子设备的外壳，可以利用金属外壳或塑料外壳的金属镀层来进行芯片电气连接。在一个优选的实施例中，如图8所示的，所述芯片封装300还包括金属散热区360。该金属散热区360与多个第二引脚320位于同一个平面上，所述金属散热区的一个表面暴露于所述塑封体外，并与第二印刷电路板上的散热区(即金属外壳或塑料外壳的金属镀层)相连，起到增强散热的作用。
在另一个优选的实施例中，可以将所述托盘部340的一个表面暴露于所述塑封体外，并与第一印刷电路板710上的散热区相连，且晶片330的第一表面(即下表面)紧贴所述托盘部340，这样，托盘部340也可作为金属散热区使用，方便晶片330通过其第一表面散热，起到增强散热的作用。
需要知道的是，所述托盘部340、第一引脚310、第二引脚320或/或金属散热区360均由同一个引线框分割形成。
根据本发明的一个方面，本发明还提供一种芯片封装的封装方法，可以用于制造得到上文中提到的芯片封装300。所述方法包括如下步骤。
步骤一、提供一个引线框条带600，如图5所示，该引线框条带包括有连接部620以及连接至所述连接部620的多个引线框610A，610B，610C，610D，这里示出了四个引线框作为示例，还可以有更多个引线框。每个引线框包括连接至所述连接部上的第一引脚310、第二引脚320和托盘部340，其中第一引脚310和托盘部340位于第一平面，第二引脚320位于第二平面，第一平面和第二平面相互平行并相互间隔。
步骤二、将多个晶片330的第一表面粘结至对应的引线框的托盘部340上，每个晶片的第二表面上形成有多个压焊区。
步骤三、引线焊接(wire bonding)以使得每个引线框的第一引脚310与对应的晶片330上的一个压焊区通过一个金属引线350相连，每个引线框的每个第二引脚320与所述晶片330上的一个压焊区通过一个金属引线350相连。
步骤四、塑封(molding)以形成多个塑封体，每个塑封体包裹对应的托盘部340、金属引线350、晶片330、第一引脚310的部分和第二引脚320的部分，其中第一引脚310暴露于所述塑封体外形成第一安装面，第二引脚320暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔。
步骤五、去溢料、切筋以形成上文中的芯片封装。此步骤属于所属领域内的普通技术人员所熟知的内容，这里就不在重复了。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种芯片封装，其特征在于，其包括：
托盘部；
多个金属引线；
晶片，其具有第一表面和第二表面，所述晶片的第一表面粘结于所述托盘部上，其第二表面上形成有多个压焊区；
多个第一引脚，每个第一引脚与所述晶片上的一个压焊区通过一个金属引线相连；
多个第二引脚，每个第二引脚与所述晶片上的一个压焊区通过一个金属引线相连；
塑封体，包裹所述托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔，
所述晶片的部分压焊区与第一引脚相连，部分压焊区与第二引脚相连，所述晶片内包括与第一引脚相连的第一功能区电路和与第二引脚相连的第二功能区电路，所述芯片封装的第一引脚电性连接至第一印刷电路板上，第二引脚电性连接至第二印刷电路板上。
2.根据权利要求1所述的芯片封装，其特征在于，所述晶片位于第一安装面和第二安装面之间。
3.根据权利要求1所述的芯片封装，其特征在于，所述晶片上的至少部分压焊区既通过金属引线与第一引脚相连，又通过金属引线与第二引脚相连，所述晶片内包括有第三功能区电路，该第三功能区电路与第一印刷电路板上的器件以及第二印刷电路板上的器件联合共同实现一个功能。
4.根据权利要求1所述的芯片封装，其特征在于，其还包括：
金属散热区，其与多个第二引脚位于同一个平面上，所述金属散热区的一个表面暴露于所述塑封体外，并与第二印刷电路板上的散热区相连。
5.根据权利要求3或者4所述的芯片封装，其特征在于，
所述托盘部的一个表面暴露于所述塑封体外，并与第一印刷电路板上的散热区相连，晶片的第一表面紧贴所述托盘部。
6.根据权利要求5所述的芯片封装，其特征在于，所述托盘部、第一引脚、第二引脚或金属散热区均由同一个引线框分割形成。
7.一种如权利要求1-6任一所述的芯片封装的封装方法，其特征在于，其包括：
提供一个引线框条带，其包括有连接部以及连接至所述连接部的多个引线框，每个引线框包括连接至所述连接部上的第一引脚、第二引脚和托盘部，其中第一引脚和托盘部位于第一平面，第二引脚位于第二平面，第一平面和第二平面相互平行并相互间隔；
将多个晶片的第一表面粘结至对应的引线框的托盘部上，每个晶片的第二表面上形成有多个压焊区；
引线焊接以使得每个引线框的第一引脚与对应的晶片上的一个压焊区通过一个金属引线相连，每个引线框的每个第二引脚与对应的晶片上的一个压焊区通过一个金属引线相连；
塑封以形成多个塑封体，每个塑封体包裹对应的托盘部、金属引线、晶片、第一引脚的部分和第二引脚的部分，其中第一引脚暴露于所述塑封体外形成第一安装面，第二引脚暴露于所述塑封体外形成第二安装面，第一安装面与第二安装面平行并相隔；
去溢料、切筋以形成多个芯片封装。
8.一种电路系统，其特征在于，其包括：
第一印刷电路板，
第二印刷电路板，
如权利要求1-6任一所述的芯片封装，
所述芯片封装的第一引脚电性连接至第一印刷电路板上，第二引脚电性连接至第二印刷电路板上，第一印刷电路板与第二印刷电路板平行。
CN201510051248.5A 2015-01-30 2015-01-30 电路系统、芯片封装及其封装方法 Active CN104600045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510051248.5A CN104600045B (zh) 2015-01-30 2015-01-30 电路系统、芯片封装及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510051248.5A CN104600045B (zh) 2015-01-30 2015-01-30 电路系统、芯片封装及其封装方法

Publications (2)

Publication Number Publication Date
CN104600045A CN104600045A (zh) 2015-05-06
CN104600045B true CN104600045B (zh) 2017-06-06

Family

ID=53125722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510051248.5A Active CN104600045B (zh) 2015-01-30 2015-01-30 电路系统、芯片封装及其封装方法

Country Status (1)

Country Link
CN (1) CN104600045B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
CN1344024A (zh) * 2000-09-15 2002-04-10 三星Techwin株式会社 引线框架及具有引线框架的半导体封装和半导体封装的制造方法
CN101937891A (zh) * 2010-05-12 2011-01-05 谢国华 一种具有双层引脚的芯片
CN102263094A (zh) * 2011-08-14 2011-11-30 绍兴旭昌科技企业有限公司 非互联型多芯片封装二极管
CN204361080U (zh) * 2015-01-30 2015-05-27 无锡中星微电子有限公司 电路系统及其芯片封装

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770888A (en) * 1995-12-29 1998-06-23 Lg Semicon Co., Ltd. Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
CN1344024A (zh) * 2000-09-15 2002-04-10 三星Techwin株式会社 引线框架及具有引线框架的半导体封装和半导体封装的制造方法
CN101937891A (zh) * 2010-05-12 2011-01-05 谢国华 一种具有双层引脚的芯片
CN102263094A (zh) * 2011-08-14 2011-11-30 绍兴旭昌科技企业有限公司 非互联型多芯片封装二极管
CN204361080U (zh) * 2015-01-30 2015-05-27 无锡中星微电子有限公司 电路系统及其芯片封装

Also Published As

Publication number Publication date
CN104600045A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
CN104010432B (zh) 具有散热功能的印刷电路板结构
US8125063B2 (en) COL package having small chip hidden between leads
CN102169863B (zh) 窗口球栅阵列半导体封装体
CN103295979B (zh) 封装结构及其制造方法
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
US8368192B1 (en) Multi-chip memory package with a small substrate
US6627990B1 (en) Thermally enhanced stacked die package
CN104701286B (zh) 具有内部多边形焊盘的封装半导体器件
CN104600045B (zh) 电路系统、芯片封装及其封装方法
CN104167403B (zh) 多脚封装的引线框架
CN204361080U (zh) 电路系统及其芯片封装
US8791007B2 (en) Device having multiple wire bonds for a bond area and methods thereof
US20130075881A1 (en) Memory card package with a small substrate
KR20160119367A (ko) 시스템 인 패키지 및 이의 제조방법
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN202042481U (zh) 一种功率模块
CN102332410A (zh) 一种芯片的封装方法及其封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
KR101096440B1 (ko) 듀얼 다이 패키지
KR20080103934A (ko) 양각을 갖는 집적회로 패키징 시스템
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
KR20080067891A (ko) 멀티 칩 패키지
CN218957727U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Jiangsu Province, Wuxi City District Qingyuan Road No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001

Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD.

Address before: A 530 Taihu international science and Technology Park building 214028 Qingyuan Road in Jiangsu province Wuxi City District 10 layer

Applicant before: Wuxi Vimicro Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant