TWI427750B - 包括晶粒及ｌ形引線之半導體封裝及其製造方法 - Google Patents

包括晶粒及ｌ形引線之半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI427750B
TWI427750B TW099123739A TW99123739A TWI427750B TW I427750 B TWI427750 B TW I427750B TW 099123739 A TW099123739 A TW 099123739A TW 99123739 A TW99123739 A TW 99123739A TW I427750 B TWI427750 B TW I427750B
Authority
TW
Taiwan
Prior art keywords
lead frame
leads
dies
die
lower lead
Prior art date
Application number
TW099123739A
Other languages
English (en)
Other versions
TW201205743A (en
Inventor
Serge Jaunay
Suresh Belani
Frank Kuo
Sen Mao
Peter Wang
Original Assignee
Siliconix Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Electronic Co Ltd filed Critical Siliconix Electronic Co Ltd
Priority to TW099123739A priority Critical patent/TWI427750B/zh
Publication of TW201205743A publication Critical patent/TW201205743A/zh
Application granted granted Critical
Publication of TWI427750B publication Critical patent/TWI427750B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

包括晶粒及L形引線之半導體封裝及其製造方法
本發明係關於一種半導體封裝及其製造方法，特別是一種包括晶粒及L形引線之半導體封裝及其製造方法。
許多半導體晶粒包括位在晶粒之相對側上的端點(Terminals)。舉例而言，垂直功率金氧半場效電晶體(MOSFET)(無論是平面式閘極種類或是溝槽式閘極種類)通常在晶粒之前側上具有源極及閘極端點且在晶粒之後側上具有汲極端點。然而，為以緊密、容易且經濟的方式製造包括此等半導體晶粒之裝置，封裝晶粒時將所有端點皆處於封裝之同一側上係為有利的。
圖1中顯示一習知封裝，其包括以覆晶型式插入於上部引線框架(Lead Frame)與下部引線框架之間的晶粒。來自下部引線框架(未圖示)之一或多個下部引線110、115電耦接(Electrically Coupled)至晶粒130之底面上的端點。來自上部引線框架(未圖示)之上部引線135包括電耦接至晶粒130之頂側的中央部分及電耦接至複數個各別下部引線120、125之相對邊緣，該等相對邊緣在該晶粒四周向下彎成「u」形或彎成杯狀。晶粒130之端點藉助於焊料層而電耦接至引線110、115、135。接著晶粒130與上部引線及下部引線110-125、130之部分被囊封(encapsulated)。上部引線135之下彎邊緣接觸多個下部引線120、125，使得所有外部封裝接點(Package Contacts)共平面，從而允許該封裝表面黏著於印刷電路板上。
可藉由參考以下描述及參看附圖來最佳地理解本技術，該描述及該等附圖用於說明本技術之實施例。在一個實施例中，一種半導體封裝包括一晶粒、複數個下部引線及一或多個上部引線。該等下部引線中之一或多者電耦接至該晶粒之第一側上的晶粒接點。該一或多個上部引線具有L形，且各自電耦接至該晶粒之第二側上的各別晶粒接點且電耦接至各別其他下部引線，使得封裝接點在該半導體封裝之第一側上。
在另一實施例中，一種封裝一半導體之方法包括將複數個晶粒中之每一者之第一表面上的一或多個接點電耦接至一下部引線框架之複數個引線中之各別引線。將一上部引線框架之每一組相應引線之相對邊緣彎曲，且接著將該上部引線框架之引線電耦接於每一各別晶粒之第二表面上的各別接點與該下部引線框架之該複數個引線中之另一各別引線之間。該上部引線框架之每一組相應引線的彎曲相對邊緣在囊封之前支撐該上部引線框架，以在該經封裝之半導體中達成該複數個晶粒在該上部引線框架與該下部引線框架的引線之間的所要位置。
在附圖中，以實例之方式且並非以限制之方式來說明本技術之實施例，在附圖中，相似參考數字指代類似元件。
現將詳細參考本技術之實施例，其實例說明於附圖中。雖然將結合此等實施例來描述本技術，但應理解，其不意欲將本發明限於此等實施例。相反，本發明意欲覆蓋替代、修改及等效物，其可包括於如由所附申請專利範圍界定的本發明之範疇內。此外，在對本技術之以下詳細描述中，陳述眾多特定細節以便提供對本技術之詳盡理解。然而，應理解，可在無此等特定細節之情況下實踐本技術。在其他情況下，未詳細描述熟知方法、程序、組件及電路，以免不必要地混淆本技術之態樣。
本技術之實施例係針對覆晶型式之半導體封裝及其製造方法，該半導體封裝包括一晶粒、一或多個下部引線(Lead)及一或多個上部「L」形引線。
現參看圖2A及圖2B，顯示根據本技術之一個實施例的例示性上部及下部引線框架(Lead Frame)的平面圖。該下部引線框架包括藉由一或多個連結桿(Tie Bar)225耦接之一或多個引線210-220，一或多個引線210-220用於複數個晶粒中之每一者。該上部引線框架亦包括藉由一或多個連結桿235耦接之一或多個引線230。在一個實施中，該下部引線框架可包括用於每一晶粒之一源極引線、一閘極引線及一汲極引線之下部部分，且該上部引線框架可包括用於每一晶粒之一汲極引線之上部部分。該下部引線框架中之一源極引線、閘極引線及一汲極引線之下部部分的每一集合通常被稱作面板(Panel)。類似地，該上部引線框架中之汲極引線的每一上部部分通常被稱作面板。該引線框架通常包括一大的面板陣列。在一個實施中，可使該上部引線框架及該下部引線框架由約0.006至0.012吋厚之銅合金194薄片形成。可藉由蝕刻、沖孔、壓印及/或其類似者來形成引線及連結桿之圖案。
在一個實施中，可部分蝕刻該下部引線框架以在源極引線及/或閘極引線上形成複數個凸台。該蝕刻製程亦可用於在該等汲極引線之下部部分中形成凹穴。可藉由以化學溶液將下部引線框架之銅合金蝕刻至約其原始厚度之一半的厚度來形成該等凸台及凹穴。或者，可藉由漸進式壓印(Progressive Stamping)來形成該等凸台及凹穴。可在下部引線框架上形成具有不同圖案之凸台。在一個實施中，可部分蝕刻該上部引線框架以在下表面上形成一或多個凹槽(未圖示)。該等凹槽可在熱循環期間改良上部引線與半導體晶粒之配合性(Compliance)。在一個實施中，該等凹槽可形成為一或多個平行及/或垂直凹槽。然而，請注意，在上部引線中形成過多凹槽可能會增加使晶粒在模製製程期間破裂的危險，此係因為上部引線之平坦中央部分保護該晶粒使之免受差動力(Differential Forces)，該差動力可能會使該晶粒在模製期間破裂。
現參看圖3A及圖3B，顯示根據本技術之一個實施例的將複數個晶粒耦接至下部引線框架的俯視圖及側視圖。本文中將參看圖6來進一步描述該半導體封裝技術，圖6顯示製造經封裝之半導體裝置的方法。在一個實施中，該晶粒可為在晶粒之頂面上具有汲極端點且在晶粒之下表面上具有源極及閘極端點的垂直溝槽MOSFET。在610處，藉由諸如焊料層之導體將下部引線框架之一或多個引線210-220電耦接至晶粒130上之各別端點。在一個實施中，在將焊錫膏塗覆至源極及閘極引線後，藉由回流焊(Reflow)製程將引線耦接至晶粒之端點。在一個實施中，該焊料層自源極及汲極引線上之凸台的頂面延伸至晶粒上之各別接點。在將焊料層塗覆至源極及汲極引線的同時亦可將該焊料層塗覆至汲極引線之下部部分，且在對該焊料層進行回焊以將源極及汲極引線耦接至晶粒之各別端點時該焊料層可流動至汲極引線之下部部分中的凹槽中。
現參看圖4A及圖4B，其顯示根據本技術之一個實施例的將上部引線框架耦接至下部引線框架及複數個晶粒的俯視圖及側視圖。在620處，在耦接之前，將該上部引線框架之引線的一或多個邊緣彎曲以形成「L」形引線，以接觸該下部引線框架之一或多個引線。在一個實施中，上部引線框架中藉由第二組連結桿耦接到一起的每一對引線之相對邊緣被彎曲以形成汲極引線之「L」形上部部分。
在630處，藉由諸如焊料層之導體來將上部引線框架之每一引線電耦接至一組晶粒上之各別端點。另外，將該等引線之彎曲邊緣耦接至該下部引線框架上之各別引線。在一個實施中，將汲極引線之上部部分之邊緣電耦接至該下，部引線框架之汲極引線的各別下部部分。在一個實施中，在將焊錫膏塗覆至晶粒之端點及該下部引線框架之汲極引線的下部部分後，藉由回流焊製程將汲極引線之上部部分耦接至晶粒之相應端點及汲極引線之下部部分。
在一個實施中，設定將上部引線框架耦接至晶粒之焊料層的相對厚度及將下部引線框架耦接至晶粒之焊料層的厚度，使得所得封裝能夠經受無數次熱循環而不使任一焊料層破碎或破裂。通常，上部焊料層薄於下部焊料層，此係因為上部焊料層在上部引線框架之引線與晶粒之間具有較寬之接觸面積。可藉由雙回焊(Double Reflow)製程來達成上部焊料層之厚度與下部焊料層之厚度之間的相對比例。根據此方法，首先將焊錫膏之滴液塗覆至下部引線框架，通常塗覆至凸台之頂部上。接著將晶粒置放至該等焊錫膏滴液上，且對焊錫膏進行回焊。在已對使晶粒與下部引線框架連接之焊料進行回焊後，將焊錫膏滴液塗覆至晶粒之頂側。同時，亦可將焊錫膏置放於下部引線框架之將耦接至上部引線框架之引線之彎曲部分的部分上。將上部引線框架置放於晶粒上方之位置中，擱置於晶粒之後側上的焊錫膏滴液上，且接著執行第二回焊製程。在對焊錫膏進行回焊時，自下部引線框架將晶粒提昇至介於上部引線框架與下部引線框架中間的位置。該晶粒之此提昇係由於焊料之表面張力而發生的。藉由分別調節塗覆至下部引線框架及上部引線框架之焊錫膏的量，可進一步達成晶粒之所要位置。通常，上部焊料層與下部焊料層之間的厚度的比率在1:1.5至1:4之範圍中。舉例而言，在一個實施中，上部焊料層可為1.1密耳厚，且下部焊料層可為2.8密耳厚。
在640處，在塗覆焊料後，接著囊封包括下部引線框架、複數個晶粒及上部引線框架的總成。在一個實施例中，將該總成置放於模具中，接著用模製化合物(諸如，Nitto 8000CH4)將該模具填滿。在一個實施中，可藉由囊封材料使來自上部引線框架之面板的上表面暴露，以最大化來自封裝之熱傳遞。
在650處，接著藉由切斷下部及上部引線框架之連結桿來使上部引線框架、晶粒與下部引線框架之經囊封面板分離。每一經封裝之晶粒的上部引線具有大體上為「L」之形狀。在一個實施中，藉由切穿囊封材料以及晶粒之間的上部及下部引線框架的連結桿來使晶粒分離以形成經封裝之半導體裝置。
現參看圖5，顯示根據本技術之一個實施例的例示性經封裝之半導體裝置。在單切(Singulation)後，每一封裝半導體包括：一晶粒130，其電耦接至複數個下部引線中之一或多者215、220；一「L」形上部引線230，其電耦接於晶粒130與該複數個下部引線中之另一者210之間；一囊封材料510。該上部引線耦接至一側上之下部引線且並未耦接至晶粒之另一側上的另一下部引線。因此，與根據習知技術之類似半導體封裝相比，根據本技術之實施例的半導體裝置具有較小之封裝大小520。亦應瞭解，可利用不同之鋸切配置來產生具有不同引線布局(例如，引腳(pin out))之不同之成對封裝。
所得封裝有利地在晶粒之底側及底側上的端點分別與上部引線框架及下部引線框架之間提供極好之導電性及導熱性。來自晶粒之頂側及底側上的端點之接點有利地位於封裝之單一平面中以表面黏著於印刷電路板或其他平坦表面上。可有利地使該封裝變薄且緊密，且該封裝能夠耐受無數次熱循環而不使焊料或晶粒破裂。本技術之實施例有利地在無需在每一封裝中具有額外下部引線之情況下支撐上部引線。
已為達成說明及描述之目的來呈現對本技術之特定實施例的前述描述。其不意欲為詳盡的或將本發明限於所揭示之精確形式，且明顯地，根據上述教示，許多修改及變化為可能的。選擇並描述該等實施例以便最佳地解釋本技術之原理及其實際應用，藉此使熟習此項技術者能夠最佳地利用本技術及具有適於所涵蓋之特定用途的各種修改之各種實施例。本發明之範疇意欲由其所附申請專利範圍及其等效物所界定。
110．．．下部引線
115．．．下部引線
120．．．下部引線
125．．．下部引線
130．．．晶粒
135．．．上部引線
210．．．下部引線
215．．．下部引線
220．．．下部引線
225．．．連結桿
230．．．上部引線
235．．．連結桿
510．．．囊封材料
520．．．封裝大小
圖1顯示根據習知技術之半導體封裝的側視圖，該半導體封裝包括以覆晶型式插入於上部引線框架與下部引線框架之間的晶粒。
圖2A及圖2B顯示根據本技術之一個實施例的例示性上部及下部引線框架的平面圖。
圖3A及圖3B顯示根據本技術之一個實施例的將複數個晶粒耦接至下部引線框架的俯視圖及側視圖。
圖4A及圖4B顯示根據本技術之一個實施例的將上部引線框架耦接至下部引線框架及複數個晶粒的俯視圖及側視圖。
圖5顯示根據本技術之一個實施例的例示性經封裝之半導體裝置的側視圖。
圖6顯示根據本技術之一個實施例的製造經封裝之半導體裝置的方法的流程圖。
130．．．晶粒
210．．．下部引線
215．．．下部引線
220．．．下部引線
230．．．上部引線
510．．．囊封材料
520．．．封裝大小

Claims (20)

  1. 一種半導體封裝，其包含：一晶粒；一第一下部引線，其電耦接至該晶粒之一第一側上的一晶粒接點；及一上部引線，其具有一L形，電耦接至該晶粒之一第二側上的一晶粒接點及一第二下部引線，使得封裝接點在該半導體封裝之一第一側上。
  2. 如請求項1之半導體封裝，其進一步包含一囊封材料，該囊封材料囊封該晶粒、該上部引線、該第一下部引線之一部分及該第二下部引線之一部分。
  3. 如請求項1之半導體封裝，其中該第一下部引線包括一或多個凸台。
  4. 如請求項1之半導體封裝，其中該第二下部引線包括一用於電耦接至該上部引線的凹穴。
  5. 如請求項1之半導體封裝，其中該上部引線包括一或多個凹槽，該一或多個凹槽將該上部引線最近地電耦接至該晶粒之該第二側上的該晶粒接點。
  6. 如請求項1之半導體封裝，其中：該第一下部引線電耦接至該晶粒之一閘極；該上部引線電耦接至該晶粒之一汲極；該第二下部引線經由該上部引線電耦接至該晶粒之該汲極；且一第三下部引線電耦接至該晶粒之一源極。
  7. 一種封裝一半導體之方法，該方法包含：電耦接複數個晶粒中之每一者之一第一表面上的一接點至一下部引線框架之複數個引線中之一各別第一引線，其中該下部引線框架之該複數個引線係藉由一或多個連結桿而耦接到一起；彎曲一上部引線框架之每一組相應引線之相對邊緣，其中該上部引線框架之該等引線係藉由一或多個連結桿而耦接到一起；及電耦接該上部引線框架之該等引線於每一各別晶粒之一第二表面上之各別接點與該下部引線框架之該複數個引線中之一各別第二引線之間，其中該上部引線框架之每一組相應引線之該等彎曲相對邊緣將該上部引線框架支撐於一相對於該複數個晶粒及該下部引線框架之所要位置處。
  8. 如請求項7之方法，其進一步包含：在已將該下部引線框架及該上部引線框架電耦接至該複數個晶粒後，囊封該複數個晶粒、該上部引線框架之至少一部分及該下部引線框架之一部分；及在囊封之後，將該等晶粒單切成經封裝之半導體。
  9. 如請求項8之方法，其中單切該等晶粒包含切穿囊封材料、耦接該下部引線框架之該等引線的該等連結桿及耦接該上部引線框架之該等引線的該等連結桿，以將該複數個晶粒分離成該等經封裝之半導體。
  10. 如請求項7之方法，其中：電耦接該複數個晶粒中之每一者的該第一表面上的該等接點至該下部引線框架之該複數個引線中之該各別第一引線包含對塗覆於該複數個晶粒中之每一者的該第一表面與該下部引線框架之該複數個引線中之該各別第一引線之間的焊料進行回焊；且電耦接該上部引線框架之該等引線於每一各別晶粒之該第二表面上之各別接點與該下部引線框架之該複數個引線中之該各別第二引線之間包含對塗覆於該上部引線框架之該等引線與每一各別晶粒之該第二表面及該下部引線框架之該複數個引線中之該各別第二引線之間的焊料進行回焊。
  11. 如請求項10之方法，其中將該上部引線框架耦接至該等晶粒之該焊料的厚度與將該下部引線框架耦接至該等晶粒之焊料層的厚度之間的一比率經調節以向該複數個晶粒提供一在該下部引線框架與該上部引線框架之間的所要位置。
  12. 如請求項7之方法，其中該上部引線框架彎成一L形。
  13. 如請求項7之方法，其中：該下部引線框架之該複數個下部引線中之該第一引線中之每一者電耦接至該複數個晶粒之一各別閘極；該上部引線框架之該上部引線中之每一者電耦接至該複數個晶粒中之一各別汲極；該下部引線框架之該第二下部引線中之每一者係經由該各別上部引線電耦接至該複數個晶粒之該各別汲極；且該下部引線框架之一第三下部引線中之每一者電耦接至該複數個晶粒中之一各別源極。
  14. 如請求項7之方法，其中該上部引線框架之該等上部引線不耦接至該下部引線框架之另一下部引線。
  15. 一種封裝一半導體之方法，該方法包含：電耦接複數個晶粒中之每一者之一第一表面上的一接點至一下部引線框架之複數個引線中之一各別第一引線，其中該下部引線框架之該複數個引線係藉由一或多個連結桿而耦接到一起；形成相對安置的L形引線之集合於一上部引線框架中，其中該上部引線框架之該等L形引線係藉由一或多個連結桿而耦接到一起；及電耦接該上部引線框架之該等L形引線於每一各別晶粒之一第二表面上的各別接點與該下部引線框架之該複數個引線中的一各別第二引線之間。
  16. 如請求項15之方法，其中該上部引線框架的該等相對安置的L形引線之集合在沒有每一晶粒之該下部引線框架之另一下部引線的情況下將該上部引線框架支撐於一相對於該複數個晶粒及該下部引線框架之所要位置處。
  17. 如請求項15之方法，其進一步包含：在已將該下部引線框架及該上部引線框架電耦接至該複數個晶粒後，囊封該複數個晶粒、該上部引線框架之至少一部分及該下部引線框架之一部分；及切穿囊封材料、耦接該下部引線框架之該等引線的該等連結桿及耦接該上部引線框架之該等引線的該等連結桿，以將該複數個晶粒分離成經封裝之半導體。
  18. 如請求項17之方法，其進一步包含以多個圖案切穿該囊封材料、耦接該下部引線框架之該等引線的該等連結桿及耦接該上部引線框架之該等引線的該等連結桿以產生多種不同之引線布局。
  19. 如請求項15之方法，其中：電耦接該複數個晶粒中之每一者的該第一表面上的該等接點至該下部引線框架之該複數個引線中之該各別第一引線包含對塗覆於該複數個晶粒中之每一者的該第一表面與該下部引線框架之該複數個引線中之該各別第一引線之間的焊料進行回焊；及電耦接該上部引線框架之該等引線於每一各別晶粒之該第二表面上之各別接點與該下部引線框架之該複數個引線中之該各別第二引線之間包含對塗覆於該上部引線框架之該等引線與每一各別晶粒之該第二表面及該下部引線框架之該複數個引線中之該各別第二引線之間的焊料進行回焊。
  20. 如請求項19之方法，其中將該上部引線框架耦接至該等晶粒之該焊料的厚度與將該下部引線框架耦接至該等晶粒之焊料層的厚度之間的一比率經調節以向該複數個晶粒提供一在該下部引線框架與該上部引線框架之間的所要位置。
TW099123739A 2010-07-20 2010-07-20 包括晶粒及ｌ形引線之半導體封裝及其製造方法 TWI427750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099123739A TWI427750B (zh) 2010-07-20 2010-07-20 包括晶粒及ｌ形引線之半導體封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123739A TWI427750B (zh) 2010-07-20 2010-07-20 包括晶粒及ｌ形引線之半導體封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201205743A TW201205743A (en) 2012-02-01
TWI427750B true TWI427750B (zh) 2014-02-21

Family

ID=46761751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123739A TWI427750B (zh) 2010-07-20 2010-07-20 包括晶粒及ｌ形引線之半導體封裝及其製造方法

Country Status (1)

Country Link
TW (1) TWI427750B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546847B2 (en) 2015-03-27 2020-01-28 Fairchild Semiconductor Corporation Substrate interposer on a leadframe
TWI828503B (zh) * 2022-12-30 2024-01-01 創世電股份有限公司 半導體功率元件與半導體功率封裝結構

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234446A (ja) * 1989-03-08 1990-09-17 Seiko Epson Corp 半導体装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
US20020037604A1 (en) * 2000-09-15 2002-03-28 Lee Sang-Kyun Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
TW497239B (en) * 1999-05-27 2002-08-01 Richard K Williams Surface mount package for power semiconductor devices
US6459162B1 (en) * 2001-03-27 2002-10-01 Walsin Advanced Electronics Ltd. Encapsulated semiconductor die package
TW517363B (en) * 2000-09-29 2003-01-11 Hitachi Chemical Co Ltd Resin packaged semiconductor device, and die bonding material and packaging material thereof
TW200503128A (en) * 2003-06-27 2005-01-16 Semiconductor Components Ind Llc Method for forming an encapsulated device and structure
US6890793B2 (en) * 2000-11-16 2005-05-10 Fairchild Semiconductor Corporation Method for producing a semiconductor die package using leadframe with locating holes
JP2008131006A (ja) * 2006-11-24 2008-06-05 Nitto Denko Corp 半導体装置製造用の耐熱性粘着テープ
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
US7436049B2 (en) * 2004-02-04 2008-10-14 Samsung Electronics Co., Ltd. Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234446A (ja) * 1989-03-08 1990-09-17 Seiko Epson Corp 半導体装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
TW429570B (en) * 1998-10-21 2001-04-11 Amkor Technology Inc Plastic integrated circuit device package and micro-leadframe and method for making the package
TW497239B (en) * 1999-05-27 2002-08-01 Richard K Williams Surface mount package for power semiconductor devices
US20020037604A1 (en) * 2000-09-15 2002-03-28 Lee Sang-Kyun Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
TW517363B (en) * 2000-09-29 2003-01-11 Hitachi Chemical Co Ltd Resin packaged semiconductor device, and die bonding material and packaging material thereof
US6890793B2 (en) * 2000-11-16 2005-05-10 Fairchild Semiconductor Corporation Method for producing a semiconductor die package using leadframe with locating holes
US6459162B1 (en) * 2001-03-27 2002-10-01 Walsin Advanced Electronics Ltd. Encapsulated semiconductor die package
TW200503128A (en) * 2003-06-27 2005-01-16 Semiconductor Components Ind Llc Method for forming an encapsulated device and structure
US7436049B2 (en) * 2004-02-04 2008-10-14 Samsung Electronics Co., Ltd. Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
JP2008131006A (ja) * 2006-11-24 2008-06-05 Nitto Denko Corp 半導体装置製造用の耐熱性粘着テープ
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls

Also Published As

Publication number Publication date
TW201205743A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US8586419B2 (en) Semiconductor packages including die and L-shaped lead and method of manufacture
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US8354740B2 (en) Top-side cooled semiconductor package with stacked interconnection plates and method
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
CN101443906B (zh) 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装
TWI395277B (zh) 晶圓水準的晶片級封裝
US8884414B2 (en) Integrated circuit module with dual leadframe
US20160307826A1 (en) PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
JP2009537990A (ja) 折曲ヒートシンクを有するフリップチップｍｌｐ
KR20080038180A (ko) 리버서블-다중 풋프린트 패키지 및 그 제조 방법
US9679833B2 (en) Semiconductor package with small gate clip and assembly method
US8445997B2 (en) Stacked packaged integrated circuit devices
KR20160006608A (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
TW200418149A (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
US9281265B2 (en) Packaging structure of a semiconductor device
TWI427750B (zh) 包括晶粒及ｌ形引線之半導體封裝及其製造方法
US20210035892A1 (en) Low stress asymmetric dual side module
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
TWI443801B (zh) 用連接片實現連接的半導體封裝及其製造方法
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法