TWI443801B - 用連接片實現連接的半導體封裝及其製造方法 - Google Patents

用連接片實現連接的半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI443801B
TWI443801B TW099114433A TW99114433A TWI443801B TW I443801 B TWI443801 B TW I443801B TW 099114433 A TW099114433 A TW 099114433A TW 99114433 A TW99114433 A TW 99114433A TW I443801 B TWI443801 B TW I443801B
Authority
TW
Taiwan
Prior art keywords
connecting piece
wafers
wafer
mosfet
substrate frame
Prior art date
Application number
TW099114433A
Other languages
English (en)
Other versions
TW201140791A (en
Inventor
Jun Lu
Kai Liu
Yanxun Xue
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW099114433A priority Critical patent/TWI443801B/zh
Publication of TW201140791A publication Critical patent/TW201140791A/zh
Application granted granted Critical
Publication of TWI443801B publication Critical patent/TWI443801B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

用連接片實現連接的半導體封裝及其製造方法
本發明涉及一種半導體封裝結構和製造方法，特別涉及一種用連接片實現連接的半導體封裝及其製造方法。
為了符合電子產品小型化的需要，多晶片的半導體封裝成為一種趨勢，多晶片模組的半導體封裝是在單一封裝件內承載多個晶片。
如中國專利授權公告號CN201063342Y中，披露了一種多晶片封裝結構，包括：第一引線框架，包括第一晶片座、第一內引腳和第二外引腳；第二引線框架，包括第二晶片座和第二內引腳；第二引線框架位於第一引線框架的上方或下方，通過連接體將第一引線框架與第二引線框架進行電連接；第一晶片，固定在第一晶片座上，第一晶片上的焊墊通過導線與第一內引腳電連接；第二晶片，固定在第二晶片座上，第二晶片上的焊墊通過導線與第二內引腳電連接；以及塑封體，將第一晶片座、第一內引腳、第一晶片、第二引線框架和第二晶片封裝在其內。
另外，在現有技術中也有如第1圖所示的封裝結構，在該封裝中，首先用引線1將晶片2與引腳列3、4連接，然後如圖中箭頭所示位置，在封裝底部將引腳列3、4切割分為多列引腳31、32及41、42，從而使半導體封裝體設置多個引腳，方便外部電路的連接。
上述用於晶片封裝的現有技術是將導線用於晶片與引線框 架之間的連接，但是導線連接的多個晶片在封裝工藝過程中，粘結及錫焊回流過程通常會使晶片容易產生錯動，並且由於晶片的移動，同時造成導線之間短路，影響電路的性能，此外在現有技術中為了增加引腳，是在封裝體底部進行切割，靈活性差的同時還增加了工藝的複雜度，不利於降低生產成本。
本發明的目的是提供一種用連接片實現連接的半導體封裝及其製造方法，該半導體封裝結構及製造方法中，將連接片用於半導體內部多個晶片的固定與連接，多個晶片由於連接片的連接作用，其位置固定且性能穩定，並且連接片的安裝及分割方便，簡化了工藝流程，降低了生產成本。
為了達到上述目的，本發明的技術方案是：用連接片實現連接的半導體封裝體，其特點是，包括：數個晶片，所述的每個晶片分別具有數個頂部接觸區；一個或多個連接片，所述的個連接片與晶片的頂部接觸區連接，在一實施例中，一個或數個連接片連筋凸起區域將所述的連接片至少分離為一連接片第一部分和一連接片第二部分與晶片的頂部接觸區連接，所述的連接片連筋凸起區域有一導電區段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離；在另一實施例中一連接片包含數個連筋凸起區域並在所述的數個凸起區域處斷開形成電絕緣的多個部分；一塑封體，用以封裝晶片以及連接片。
在上述用連接片實現連接的半導體封裝體的一實施例中，所述的數個晶片包括一具有頂部第一接觸區和頂部第二接觸區的第一晶片，其中，所述的連接片第一部分和連接片第二部分分別連接所述第一 晶片的頂部第一接觸區和頂部第二接觸區。
在上述用連接片實現連接的半導體封裝體的另一實施例中，所述的數個晶片包括一第一晶片和一第二晶片，所述的第一晶片具有頂部第一接觸區，所述的第二晶片具有頂部第二接觸區，其中，所述的連接片第一部分和連接片第二部分分別連接所述頂部第一接觸區和頂部第二接觸區。
上述的用連接片實現連接的半導體封裝體，其中所述的塑封體上表面有至少一切割溝渠，所述切割溝渠穿過所述連接片連筋凸起區域，從而除去所述連接片連筋凸起區域中一導電區段使得所述的連接片第一部分和連接片第二部分相互之間電性分離。
上述的用連接片實現連接的半導體封裝體，所述的塑封體上表面露出所述的連接片連筋凸起區域被除去導電區段的斷截面。
上述的用連接片實現連接的半導體封裝體還包括一個基板框架，用於放置所述的多個晶片，晶片的底部接觸區與基板框架具有電連接，所述的基板框架設有多個基板框架外引腳；上述的用連接片實現連接的半導體封裝體，其中，所述的基板框架包括第一晶片座和第二晶片座，所述的第一晶片放置在一第一晶片座上；所述的第二晶片放置在一第二晶片座上。
上述的用連接片實現連接的半導體封裝體，其中，所述的第一連接片設有折彎部分向下延伸並連接到基板框架第一晶片座。
連接連接連接上述的用連接片實現連接的半導體封裝體，其中，所述的第一晶片和第二晶片包括一低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管裝置。
上述的用連接片實現連接的半導體封裝體，其中，所述的低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效 應管裝置的頂部接觸區分別為柵接觸區和源接觸區，其底部接觸區為漏接觸區。
根據不同的電路設計和選用不同的半導體晶片，比如當第一晶片和第二晶片的底部電極可電連接或所有的電極都位於晶片上表面時，第一晶片和第二晶片也可選擇安置在同一晶片座上，甚至不同晶片集成在同一晶片上；也可選擇不使用基板框架而僅將晶片的底面曝露于塑封體底面以便與外部電路連接，位於晶片上表面的所有的電極都可通過連接片相互電絕緣的各個部分與外部電路連接。
用連接片實現連接的半導體封裝體的方法，其特點是，包括以下步驟：步驟1：提供一個基板框架，所述的基板框架帶有多個基板框架外部引腳，所述的基板框架分為多個晶片座，用於放置多個晶片；步驟2：提供多個晶片，所述的晶片包括多個頂部接觸區及底部接觸區，將所述的多個晶片分別粘貼在基板框架的各個晶片座上，並將各個晶片的底部接觸區電連接在基板框架上；步驟3：提供多個連接片，每個連接片分別連接晶片之間對準排布的頂部接觸區，從而固定多個晶片，所述的連接片的端部作為晶片的引腳與外部電路連接；步驟4：提供一塑封體，所述的塑封體封裝基板框架、晶片及連接片；步驟5：分割連接片。
上述的用連接片實現連接的半導體封裝體的方法，其中，在步驟3中，所述的連接片還設有折彎部分，用於晶片之間的立體連接。
上述的用連接片實現連接的半導體封裝體的方法，其中，在步驟3中，每個連接片在連接晶片之間對準排布的頂部接觸區時，連接片上具有在晶片表面垂直方向上並高出晶片表面的連接片連筋凸起 區域。
上述的用連接片實現連接的半導體封裝體的方法，其中，在步驟5中，在塑封體的頂層通過淺層切割連接片連筋凸起區域，將多個連接晶片頂部接觸區的連接片分割為各個相互絕緣的連接片部分。
上述的用連接片實現連接的半導體封裝體的方法，其中，在步驟5中，研磨塑封體的頂部，磨斷所述的連接片連筋凸起區域，將多個連接晶片頂部接觸區的連接片分割為各個相互絕緣的連接片部分。
上述的用連接片實現連接的半導體封裝體，其中，所述的多個晶片包括低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管裝置。
上述的用連接片實現連接的半導體封裝體，其中，所述的低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管裝置的頂部接觸區分別為柵接觸區和源接觸區，其底部接觸區為漏接觸區。
根據不同的電路設計和選用不同的半導體晶片，比如當第一晶片和第二晶片的底部電極可電連接或所有的電極都位於晶片上表面時，第一晶片和第二晶片也可選擇安置在同一晶片座上，甚至不同晶片集成在同一晶片上；也可選擇不使用基板框架而僅將晶片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過程中提供基板框架的步驟和將位元晶片固定在基板框架上的步驟便可以省略，整個封裝過程只包括提供多個晶片，提供連接片分別連接晶片之間對準排布的頂部接觸區，提供塑封體以及分割連接片的步驟。晶片上表面的所有的電極都可通過連接片相互電絕緣的各個部分與外部電路連接。
本發明一種用連接片實現連接的半導體封裝及其製造方法由於採用上述技術方案，使之與現有技術相比，具有以下優點和積極 效果：
1、本發明由於設有連接片，通過連接片固定多個晶片，使多個晶片在封裝過程中位置穩定，使多個晶片在半導體封裝過程中不會造成錯位。
2、本發明由於先對多個晶片進行塑封，然後通過採用淺層切割的方法對連接片分割，確保多個晶片連接穩定的同時，工藝步驟簡單，降低了生產成本。
3、本發明由於先對多個晶片進行塑封，然後在塑封體頂部研磨以實現對連接片的切割的，確保多個晶片連接穩定的同時，操作簡單，降低了生產成本。
4、本發明由於將連接片作為晶片的引腳，使半導體封裝體的引腳的製作方便靈活，另外將連接片的端部作為散熱端，利於功率半導體的散熱。
1‧‧‧引線
2‧‧‧晶片
3、4‧‧‧引腳列
31、32、41、42‧‧‧多列引腳
110、210、310、410‧‧‧低邊金屬氧化物半導體場效應電晶體
111、121、211、221、311、321、411、421‧‧‧柵接觸區
112、122、212、222、312、322、412、422‧‧‧源接觸區
120、220、320、420‧‧‧高邊金屬氧化物半導體場效應管
130、140、230、240、330、340、430、440‧‧‧晶片座
131、141、231、241、331、341、431、441‧‧‧基板框架連筋
132、143、232、243、332、343、432、443‧‧‧基板框架底部
142、242、342、442‧‧‧基板框架引腳
150、150a、150b、160、160a、160b、250、260、350、450‧‧‧連接片
151、161、251、261、351、451‧‧‧端部
152、162、252、262、352、452‧‧‧凹柱
153、164、253、264、353、354、3541、453、454‧‧‧連接片連筋凸起區域
163、263、355、455‧‧‧折彎部分
170、270、370、470‧‧‧塑封體
175、375‧‧‧切割溝渠
180、280、380、480‧‧‧粘結劑
190、290、390、490‧‧‧焊錫
2531、2641、4531、4541‧‧‧斷截面
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖為現有技術中對半導體封裝底部切割以增加引腳的半導體封裝體結構示意圖。
第2A圖為實施例一中用兩個連接片固定連接兩個晶片並頂部切割分離連接片後的半導體封裝體的結構示意圖。
第2B圖為第2A圖中沿A-A線的橫截面結構示意圖。
第2C圖為第2A圖中沿B-B線的橫截面結構示意圖。
第3A圖為實施例一中將晶片黏貼在基板框架上的結構示意圖。
第3B圖為第3A圖中沿A-A線的橫截面結構示意圖。
第4A圖為實施例一中用兩個連接片連接兩個晶片的頂部接觸 區的結構示意圖。
第4B圖為第4A圖中沿A-A線的橫截面結構示意圖。
第4C圖為第4A圖中沿B-B線的橫截面結構示意圖。
第5A圖為實施例一中用塑封體塑封半導體的外部封裝結構圖。
第5B圖為第5A圖中沿A-A線的封裝體內部結構示意圖。
第5C圖為第5A圖中沿B-B線的封裝體內部結構示意圖。
第6A圖為實施例一中在塑封體頂部切割的結構示意圖。
第6B圖為第6A圖中沿A-A線的塑封體經切割後的內部結構示意圖。
第6C圖為第6A圖中沿B-B線的塑封體經切割後的內部結構示意圖。
第7圖為實施例一中半導體兩個連接片連接兩個晶片的半導體封裝體的製作方法流程圖。
第8A圖為實施例二中用兩個連接片固定連接兩個晶片並頂部研磨分離連接片後的半導體封裝體的結構示意圖。
第8B圖為第8A圖中沿A-A線的橫截面結構示意圖。
第8C圖為第8A圖中沿B-B線的橫截面結構示意圖。
第9圖為實施例二中兩個連接片連接兩個晶片的半導體封裝體的製作方法流程圖。
第10A圖為實施例二中將晶片黏貼在基板框架上的結構示意圖。
第10B圖為第10A圖中沿A-A線的橫截面結構示意圖。
第11A圖為實施例二中用兩個連接片連接兩個晶片的頂部接觸區的結構示意圖。
第11B圖為第11A圖中沿A-A線的橫截面結構示意圖。
第11C圖為第11A圖中沿B-B線的橫截面結構示意圖。
第12圖為實施例二中在塑封體頂部研磨的結構示意圖。
第13A圖為實施例三中用一個連接片固定連接兩個晶片並頂部 切割分離連接片後的半導體封裝體的結構示意圖。
第13B圖為第13A圖中沿A-A線的橫截面結構示意圖。
第13C圖為第13A圖中沿B-B線的橫截面結構示意圖。
第14圖為實施例三中一個連接片連接兩個晶片的半導體封裝體的製作方法的流程圖。
第15A圖為實施例三中將晶片黏貼在基板框架上的結構示意圖。
第15B圖為第15A圖中沿A-A線的橫截面結構示意圖。
第16A圖為實施例三中用一個連接片連接兩個晶片的頂部接觸區的結構示意圖。
第16B圖為第16A圖中沿A-A線的橫截面結構示意圖。
第16C圖為第16A圖中沿B-B線的橫截面結構示意圖。
第17A圖為實施例三中在塑封體頂部兩次切割的結構示意圖。
第17B圖為第17A圖中沿A-A線的半導體封裝內部結構圖。
第17C圖為第17A圖中沿B-B線的半導體封裝內部結構圖。
第18A圖為實施例四中用一個連接片固定連接兩個晶片並頂部研磨分離連接片後的半導體封裝體的結構示意圖。
第18B圖為第18A圖中沿A-A線的橫截面結構示意圖。
第18C圖為第18A圖中沿B-B線的橫截面結構示意圖。
第19圖為實施例四中一個連接片連接兩個晶片的半導體封裝體的製作方法流程圖。
第20A圖為實施例四中將晶片黏貼在基板框架上的結構示意圖。
第20B圖為第20A圖中沿A-A線的橫截面結構示意圖。
第21A圖為實施例四中用一個連接片連接兩個晶片的頂部接觸區的結構示意圖。
第21B圖為第21A圖中沿A-A線的橫截面結構示意圖。
第21C圖為第21A圖中沿B-B線的橫截面結構示意圖。
第22圖為實施例四中在塑封體頂部研磨的結構示意圖。
實施例一、用連接片實現連接的半導體封裝體，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第2A圖、第2B圖及第2C圖所示，包括第一和第二兩個晶片、一個基板框架、多個連接片及一個封裝所有上述部件的塑封體170；兩個晶片分別為第一晶片低邊金屬氧化物半導體場效應電晶體(LS MOSFET)110和第二晶片高邊金屬氧化物半導體場效應管(HS MOSFET)120，LS MOSFET 110的頂部接觸區分別為柵接觸區111和源接觸區112，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 120的頂部接觸區分別為柵接觸區121和源接觸區122，其底部接觸區為漏接觸區(圖中未顯示)；一個基板框架，基板框架包括基板框架第一晶片座130和基板框架第二晶片座140，通過粘結劑180的粘結作用將第一晶片LS MOSFET 110和第二晶片HS MOSFET 120分別對應設置在基板框架第一晶片座130和基板框架第二晶片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接觸區與基板框架的各個晶片座對應電連接，基板框架第一晶片座130上設有基板框架底部132及基板框架連筋131，基板框架底部132作為LS MOSFET 110與外部電路連接的漏接觸墊，另外該基板框架底部132端也方便功率半導體的散熱，基板框架連筋131用於基板框架不同單元(圖中只顯示一單元)之間的連接。基板框架第二晶片座140上設有基板框架連筋141、基板框架引腳142及基板框架底部143，基板框架引腳142用於晶片與外部電路的連接；數個連接片包括第一連接片150和第二連接片160，優選地，連接片為銅連接片。第一連接片150包含第一部分150a和第二部分150b，該兩部分橫跨第一和第二晶片座，通過焊錫190的焊接作用，第一部分150a連接LS MOSFET 110的柵接觸區111，第二部分150b連接HS MOSFET 120的柵接觸區121，從而固定LS MOSFET 110和HS MOSFET 120的位置，連接片150第一部分150a和第二部分150b上與LS MOSFET 110和HS MOSFET 120的柵接觸區111、121對應部位可設有空心圓柱狀的凹柱152，連接片150的端部151作為晶片的引腳與外部電路連接，同樣，連接片160包含160a和160b兩部分橫跨第一和第二晶片座，通過焊錫190的焊接作用，第一部分160a連接LS MOSFET 110的源接觸區112，第二部分160b連接HS MOSFET 120的源接觸區122，以固定LS MOSFET 110和HS MOSFET 120的位置，連接片160第一部分160a和第二部分160b上與LS MOSFET 110和HS MOSFET 120的源接觸區112、122對應部位設有空心圓柱狀的凹柱162，如第2B圖所示，第2B圖是第2A圖沿A-A線的截面圖，A-A線剛好穿過凹柱162內部，因此第2B圖中可明顯看到凹柱162，當塑封體170塑封時，將凹柱152、162內填滿，從而使塑封體更為穩定的塑封好封裝體內部的各個部件。連接片160的端部161作為晶片的引腳與外部電路連接，此外，連接片160上設有折彎部分163向下延伸並連接到基板框架第一晶片座130，立體連接HS MOSFET 120的頂部源接觸區及LS MOSFET 110的底部漏接觸區，從而連接HS MOSFET 120和LS MOSFET 110。如第4A圖所示，連接片150在連接LS MOSFET 110的柵接觸區和HS MOSFET 120的柵接觸區之間的部位上設有連接片連筋凸起區域153，同樣，連接片160在連接LS MOSFET 110的源接觸區和HS MOSFET 120的源接觸區之間的部位上設有連接片連筋凸起區域164，塑封體170上表面有一與第一和第二晶片座並行方向的切割溝渠175，該切割溝渠175穿過連接片連筋凸起區域153和連接片連筋凸起區域164，切割溝渠175的深度選擇可將連接片150和連接片160在凸起頂部各完全分開成相互之間無電接觸的150a和150b兩部分及160a和160b兩部分，使得LS MOSFET 110的柵接觸區和HS MOSFET 120的柵接觸區之間電分離，LS MOSFET 110的源接觸區和HS MOSFET 120的源接觸區之間電分離，同時又沒有曝露塑封體170內的晶片。
如第2A圖至第2C圖所示的優選實施例中，連接片150的端部151和連接片160的端部161作為晶片的引腳與外部電路連接，在另一優選實施例中，基板框架可包含與各晶片座分離且延伸出塑封體170之外用於與外部電路連接的引腳(圖中未顯示)，各連接片的端部截止在塑封體170內並與基板框架引腳電接觸。另外，切割溝渠175可由空氣添充，也可由其他絕緣介質(圖中未顯示)，比如與塑封體170相同的材料添充以更好地保證LS MOSFET 110和HS MOSFET 120之間的絕緣。
上述用連接片實現連接的半導體封裝體中至少一連接片設有連接片連筋凸起區域將所述的連接片分為第一部分和第二部分，所述的第一部分和第二部分分別用於連接半導體晶片上的第一接觸區和第二接觸區，所述的連接片連筋凸起區域有一導電區段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離。如第2A圖至第2C圖所示的實施例中，第一接觸區和第二接觸區分別位於第一晶片和第二晶片上。在其他實施例中，第一接觸區和第二接觸區也可位於同一晶片，比如用設有連接片連筋凸起區域的一連接片第一部分和第二部分將同一MOSFET晶片上的柵極和源極同時連接電延伸出塑封體170之外，其中連接片第一部分和第二部分在連接片連筋凸起處斷開行成電絕緣的兩部分。根據不同的電路設計和選用不同的半導體晶片，比如當第一晶片和第二晶片的底部電極可電連接或所有的電極都位於晶片上表面時，第一晶片和第二晶片也可選擇安置在同一晶片座上，甚至不同晶片集成在同一晶片上；也可選擇不使用基板框架而僅將晶片的底面曝露于塑封體底面以便與外部電路連接，位於晶片上表面的所有的電極都可通過連接片相互電絕緣的各個部分與外部電路連接。
用連接片實現連接的半導體封裝體的方法，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第7圖所示的流程圖，可包括以下步驟：如第3A圖及第3B圖所示，首先，提供一個基板框架，基板框架包括基板框架第一晶 片座130和基板框架第二晶片座140，基板框架上設有基板框架連筋131、141，基板框架引腳142及基板框架底部132、143；其次，提供兩個晶片，兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)110和高邊金屬氧化物半導體場效應管(HS MOSFET)120，LS MOSFET 110的頂部接觸區分別為柵接觸區111和源接觸區112，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 120的頂部接觸區分別為柵接觸區121和源接觸區122，其底部接觸區為漏接觸區(圖中未顯示)，粘結劑180將LS MOSFET 110和HS MOSFET 120分別對應設置在基板框架第一晶片座130和基板框架第二晶片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接觸區分別與各自對應的基板框架晶片座電學連接；接著，如第4A圖、第4B圖及第4C圖所示，提供兩個連接片，兩個連接片為第一連接片150和第二連接片160，對準排布好LS MOSFET 110和HS MOSFET 120的頂部接觸區，第一連接片150通過焊錫190的焊接作用同時連接LS MOSFET 110的柵接觸區111和HS MOSFET 120的柵接觸區121，第一連接片150在連接LS MOSFET 110的柵接觸區和HS MOSFET 120的柵接觸區之間的部位上設有連接片連筋凸起區域153，連接片連筋凸起區域153在晶片表面垂直方向上並高出晶片表面，同樣第二連接片160通過焊錫190的焊接作用，連接LS MOSFET 110的源接觸區112和HS MOSFET 120的源接觸區122，第二連接片160在連接LS MOSFET 110的源接觸區和HS MOSFET 120的源接觸區之間的部位上設有連接片連筋凸起區域164，連接片連筋凸起區域164在晶片表面垂直方向上並高出晶片表面，如第4C圖所示，由於第4C圖是第4A圖沿B-B線的橫截面圖，圖中完整的凸起區域結構是由連接片凸起區域153的一部分和連接片凸起區域164的一部分構成的，另外，第二連接片160上設有向下折彎部分163，立體連接HS MOSFET 120的頂部源接觸區及LS MOSFET 110的底部漏接觸區，因此第一連接片150和第二連接片160使LS MOSFET 110和HS MOSFET 120的位置固定，第一連接片150和第二連接片160 在與晶片頂部接觸部位分別設有凹柱152及凹柱162，第一連接片150的端部151和第二連接片160的端部161作為晶片的引腳可與外部電路連接；然後，如第5A圖、第5B圖及第5C圖所示，提供一塑封體170，塑封體170塑封填充滿凹柱152及凹柱162，封裝基板框架、晶片及連接片；最後，如第6A圖、第6B圖及第6C圖所示，在LS MOSFET 150和MOSFET 160之間的塑封體170的頂層對準第一連接片150的連接片連筋凸起區域153和第二連接片160的連接片連筋凸起區域164，進行淺層切割，因為連接片連筋凸起區域153、164設置在一條直線上，對準第6A圖中的斜杠框向下進行一次淺層切割，又如第6B圖和第6C圖的箭頭方向進行切割，切斷第一連接片150的連接片連筋凸起區域153和第二連接片160的連接片連筋凸起區域164，切割溝渠175將第一連接片150和第二連接片160在連筋凸起區域頂部各分割為相互絕緣的兩個部分。在該封裝過程中由於先通過第一連接片150和第二連接片160固定連接兩個晶片，塑封之後再通過淺層切割分割連接片，從而在封裝過程中，不會導致晶片與基板框架及連接片之間的錯動。在一優選實施例中，還用一絕緣材料填充切割溝渠175(圖中未顯示)，絕緣填充材料包括塑封體170塑封材料。根據不同的電路設計和選用不同的半導體晶片，比如當第一晶片和第二晶片的底部電極可電連接或所有的電極都位於晶片上表面時，第一晶片和第二晶片也可選擇安置在同一晶片座上，甚至不同晶片集成在同一晶片上；也可選擇不使用基板框架而僅將晶片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過程中提供基板框架的步驟和將位元晶片固定在基板框架上的步驟便可以省略，整個封裝過程只包括提供多個晶片，提供連接片分別連接晶片之間對準排布的頂部接觸區，提供塑封體以及分割連接片的步驟。晶片上表面的所有的電極都可通過連接片相互電絕緣的各個部分與外部電路連接。
實施例二、用連接片實現連接的半導體封裝體，以低邊金屬 氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第8A圖、第8B圖及第8C圖所示，包括兩個晶片、一個基板框架、多個連接片及一個封裝所有上述部件的塑封體270；兩個晶片分別為第一晶片低邊金屬氧化物半導體場效應電晶體(LS MOSFET)210和第二晶片高邊金屬氧化物半導體場效應管(HS MOSFET)220，LS MOSFET 210的頂部接觸區分別為柵接觸區211和源接觸區212，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 220的頂部接觸區分別為柵接觸區221和源接觸區222，其底部接觸區為漏接觸區(圖中未顯示)；一個基板框架，基板框架包括基板框架第一晶片座230和基板框架第二晶片座240，通過粘結劑280的粘結作用將LS MOSFET 210和HS MOSFET 220分別對應設置在基板框架第一晶片座230和基板框架第二晶片座240上，LS MOSFET 210和HS MOSFET 220的底部漏接觸區與基板框架的各個晶片座對應電連接，基板框架第一晶片座230上設有基板框架底部232及基板框架連筋231，基板框架底部232作為LS MOSFET 210與外部電路連接的漏接觸墊，另外該基板框架底部232端也方便功率半導體的散熱，基板框架連筋231用於基板框架各個不同單元(圖中只顯示一單元)之間的連接。基板框架第二晶片座240上設有基板框架連筋241、基板框架引腳242及基板框架底部243，基板框架引腳242用於晶片與外部電路的連接；多個連接片分別包括連接片250和連接片260，優選地，連接片為銅連接片，連接片250設有連接片連筋凸起區域將連接片分為兩部分；連接片連筋凸起區域有一導電區段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離，通過焊錫290的焊接作用，分別連接LS MOSFET 210的柵接觸區211和HS MOSFET 220的柵接觸區221，從而固定LS MOSFET 210和HS MOSFET 220的位置，連接片250上與LS MOSFET 210和HS MOSFET 220的柵接觸區211、221的對應部位設有空心圓柱狀的凹柱252，連接片250的端部251作為晶片的引腳與外部電路連接，同樣，連接片260設有連接片連筋凸起區域將第一連 接片分為兩部分；連接片連筋凸起區域有一導電區段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離，通過焊錫290的焊接作用，同時連接LS MOSFET 210的源接觸區212和HS MOSFET 220的源接觸區222，以固定LS MOSFET 210和HS MOSFET 220的位置，連接片260上與LS MOSFET 210和HS MOSFET 220的源接觸區212、222的對應部位設有空心圓柱狀的凹柱262，如第8B圖所示，第8B圖是第8A圖沿A-A線的截面圖，A-A線剛好穿過凹柱262內部，因此第8B圖中可明顯看到凹柱262，當塑封體270塑封時，將凹柱252、262內填滿，從而使塑封體更為穩定的塑封好封裝體內部的各個部件，如第8C圖所示，塑封體270的頂部露出連接片250在連接片連筋凸起區域處被分離形成相互絕緣的兩個部分的斷截面2531及連接片260在連接片連筋凸起處被分離形成相互絕緣的兩個部分的斷截面2641，端截面2531、2641可作為功率半導體部分頂部散熱埠，連接片260的端部261作為晶片的引腳與外部電路連接，此外連接片260上設有折彎部分263向下折彎，立體連接HS MOSFET 220的頂部源接觸區及LS MOSFET 210的底部漏接觸區，從而連接HS MOSFET 220和LS MOSFET 210。在一優選實施例中，還用一絕緣材料複蓋塑封體270的頂部(圖中未顯示)，使得露出塑封體270的連接片250的斷截面2531及連接片260的斷截面2641被頂部絕緣複蓋材料所複蓋。所述絕緣複蓋材料包括塑封體270的塑封材料。
用連接片實現連接的半導體封裝體的方法，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第9圖所示的流程圖，包括以下步驟：如第10A圖及第10B圖所示，首先，提供一個基板框架，基板框架包括基板框架第一晶片座230和基板框架第二晶片座240，基板框架上設有基板框架連筋231、241，基板框架引腳242及基板框架底部232、243；其次，提供兩個晶片，兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)210和高邊金屬氧化物半導體場效應管(HS MOSFET)220，LS MOSFET 110的頂部接觸區分別為柵接觸區211和源接觸區212，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 220的頂部接觸區分別為柵接觸區221和源接觸區222，其底部接觸區為漏接觸區(圖中未顯示)，粘結劑280將LS MOSFET 210和HS MOSFET 220分別對應設置在基板框架第一晶片座230和基板框架第二晶片座240上，LS MOSFET 210和HS MOSFET 220的底部漏接觸區分別與各自對應的基板框架晶片座電學連接；接著，如第11A圖、第11B圖及第11C圖所示，提供兩個連接片，兩個連接片為連接片250和連接片260，對準排布好LS MOSFET 210和HS MOSFET 220的頂部接觸區，連接片250通過焊錫290的焊接作用同時連接LS MOSFET 210的柵接觸區211和HS MOSFET 220的柵接觸區221，連接片250在連接LS MOSFET 210的柵接觸區和HS MOSFET 220的柵接觸區之間的部位上設有連接片連筋凸起區域253，連接片連筋凸起區域253在晶片表面垂直方向上並高出晶片表面，同樣連接片260通過焊錫290的焊接作用，連接LS MOSFET 210的源接觸區212和HS MOSFET 220的源接觸區222，連接片260在連接LS MOSFET 210的柵接觸區和HS MOSFET 220的柵接觸區之間的部位上設有連接片連筋凸起區域264，連接片連筋凸起區域264在晶片表面垂直方向上並高出晶片表面，如第11C圖所示，由於第11C圖是第11A圖沿B-B線的橫截面圖，圖中完整的凸起區域結構是由連接片連筋凸起區域253的一部分和連接片連筋凸起區域264的一部分共同構成，另外，連接片260上設有折彎部分263向下折彎，立體連接HS MOSFET 220的頂部源接觸區及LS MOSFET 210的底部漏接觸區，因此連接片250和連接片260使LS MOSFET 210和HS MOSFET 220的位置固定，連接片250和連接片260在與晶片頂部接觸部位分別設有凹柱252及凹柱262，連接片250和連接片260的端部251及261作為晶片的引腳可與外部電路連接；然後，提供一塑封體270，塑封體270塑封填充滿凹柱252及凹柱262，封裝基板框架、晶 片及連接片；最後，如第12圖所示，在對塑封體270的頂層進行研磨，磨斷連接片250的連接片連筋凸起區域253和連接片260的連接片連筋凸起區域264，在塑封體270的頂部露出連接片連筋凸起區域253的斷截面2531和連接片連筋凸起區域264的斷截面2641，從而將連接片250和連接片260各分割為相互絕緣的兩個連接片部分，上述斷截面可用於功率半導體的散熱。在該封裝過程中由於先通過連接片250和連接片260固定連接兩個晶片，塑封之後再通過塑封體的頂部研磨分割連接片，從而在封裝過程中，不會導致晶片與基板框架及連接片之間的錯動，並且工藝操作方便。在一優選實施例中，還用一絕緣材料複蓋塑封體270的研磨頂部(圖中未顯示)，使得露出塑封體270的第一連接片250的斷截面2531及第二連接片260的斷截面2641被頂部絕緣複蓋材料所複蓋。所述絕緣複蓋材料包括塑封體270的塑封材料。
實施例三、用連接片實現連接的半導體封裝體，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第13A圖、第13B圖及第13C圖所示，包括兩個晶片、一個基板框架、一個連接片及一個封裝所有上述部件的塑封體370；兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)310和高邊金屬氧化物半導體場效應管(HS MOSFET)320，LS MOSFET 310的頂部接觸區分別為柵接觸區311和源接觸區312，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 320的頂部接觸區分別為柵接觸區321和源接觸區322，其底部接觸區為漏接觸區(圖中未顯示)；一個基板框架，基板框架包括基板框架第一晶片座330和基板框架第二晶片座340，通過粘結劑380的粘結作用將LS MOSFET 310和HS MOSFET 320分別對應設置在基板框架第一晶片座330和基板框架第二晶片座340上，LS MOSFET 310和HS MOSFET 320的底部漏接觸區與基板框架的各個晶片座對應電連接，基板框架第一晶片座330上設有基板框架底部332及基板框架連筋331，基板框架底部 332作為LS MOSFET 310與外部電路連接的漏接觸墊，另外該基板框架底部332端也方便功率半導體的散熱，基板框架連筋331用於基板框架各個不同單元(圖中只顯示一單元)之間的連接。基板框架第二晶片座340上設有基板框架連筋341、基板框架引腳342及基板框架底部343，基板框架引腳342用於晶片與外部電路的連接；多個連接片部分為一個連接片350分割而成，連接片350上設有多個連接片連筋凸起區域353和354用於連接片各個部分的連接，連接片350的各個部分在連接片連筋凸起區域353和354處被分離形成相互絕緣的各個部分，各連接片連筋凸起區域有一導電區段被除去使得所述的連接片各部分相互之間電性分離。連接片350的各個部分通過焊錫390的焊接作用，分別連接LS MOSFET 310的柵接觸區311和HS MOSFET 320的柵接觸區321，以及LS MOSFET 310的源接觸區312和HS MOSFET 320的源接觸區322，從而固定LS MOSFET 310和HS MOSFET 320的位置，連接片350上與LS MOSFET 310和HS MOSFET 320的柵接觸區311、321及源接觸區312、322的對應部位設有空心圓柱狀的凹柱352，連接片350的端部351作為晶片的引腳與外部電路連接，如第13B圖所示，第13B圖是第13A圖沿A-A線的截面圖，A-A線剛好穿過凹柱352內部，因此第13B圖中可明顯看到凹柱352，當塑封體370塑封時，將凹柱352內填滿，從而使塑封體更為穩定的塑封好封裝體內部的各個部件，此外連接片350上設有折彎部分355向下折彎，立體連接HS MOSFET 320的頂部源接觸區及LS MOSFET 310的底部漏接觸區，從而連接HS MOSFET 320和LS MOSFET 310。在一優選實施例中，還用一絕緣材料填充切割溝渠(圖中未顯示)，絕緣填充材料包括塑封體370塑封材料。
用連接片實現連接的半導體封裝體的方法，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第14圖所示的流程圖，包括以下步驟：如第15A圖及第 15B圖所示，首先，提供一個基板框架，基板框架包括基板框架第一晶片座330和基板框架第二晶片座340，基板框架上設有基板框架連筋331、341，基板框架引腳342及基板框架底部332、343；其次，提供兩個晶片，兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)310和高邊金屬氧化物半導體場效應管(HS MOSFET)320，LS MOSFET 310的頂部接觸區分別為柵接觸區311和源接觸區312，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 320的頂部接觸區分別為柵接觸區321和源接觸區322，其底部接觸區為漏接觸區(圖中未顯示)，粘結劑380將LS MOSFET 310和HS MOSFET 320分別對應設置在基板框架第一晶片座330和基板框架第二晶片座340上，LS MOSFET 310和HS MOSFET 320的底部漏接觸區分別與各自對應的基板框架晶片座電學連接；接著，如第16A圖、第16B圖及第16C圖所示，提供一個連接片350，連接片350上設有多個連接片連筋凸起區域353和354，用於連接連接片350的各個部分，對準排布好LS MOSFET 310和MOSFET 320的頂部接觸區，連接片350的各個部分通過焊錫390的焊接作用分別連接LS MOSFET 310的柵接觸區311、HS MOSFET 320的柵接觸區321、LS MOSFET 310的源接觸區312以及HS MOSFET 320的源接觸區322，連接片連筋凸起區域353和354在晶片表面垂直方向上並高出晶片表面，另外，連接片350上設有折彎部分355向下折彎，立體連接HS MOSFET 320的頂部源接觸區及LS MOSFET 310的底部漏接觸區，因此連接片350使LS MOSFET 310和HS MOSFET 320的位置固定，連接片350與晶片頂部接觸部位分別設有凹柱352，連接片350的端部351作為晶片的引腳可與外部電路連接；然後，提供一塑封體370，塑封體370塑封填充滿凹柱352，封裝基板框架、晶片及連接片；最後，如第17A圖、第17B圖及第17C圖所示，在LS MOSFET 350和MOSFET 360之間的塑封體370的頂層對準連接片350的多個連接片連筋凸起區域353和354，因為多個連接片連筋凸起區域353和多個連接片連筋凸起區域354都分別設置在一條 直線上，對準第17A圖中的兩條斜杠框向下進行兩次淺層切割，又如第17B圖和第17C圖的箭頭方向進行切割，得到切割溝渠375，該切割溝渠375切斷連接片350的多個連接片連筋凸起區域353和連接片連筋凸起區域3541，將連接片350分割為各個相互絕緣的四個連接片部分。在該封裝過程中由於通過連接片350固定連接兩個晶片，塑封之後再通過淺層切割分割連接片，從而在封裝過程中，晶片之間的位置更加固定，不會導致晶片與基板框架及連接片之間的錯動。在一優選實施例中，還用一絕緣材料填充切割溝渠375，絕緣填充材料包括塑封體370塑封材料。
實施例四、用連接片實現連接的半導體封裝體，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第18A圖、第18B圖及第18C圖所示，包括兩個晶片、一個基板框架、多個連接片及一個封裝所有上述部件的塑封體470；兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)410和高邊金屬氧化物半導體場效應管(HS MOSFET)420，LS MOSFET 410的頂部接觸區分別為柵接觸區411和源接觸區412，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 420的頂部接觸區分別為柵接觸區421和源接觸區422，其底部接觸區為漏接觸區(圖中未顯示)；一個基板框架，基板框架包括基板框架第一晶片座430和基板框架第二晶片座440，通過粘結劑480的粘結作用將LS MOSFET 410和HS MOSFET 420分別對應設置在基板框架第一晶片座430和基板框架第二晶片座440上，LS MOSFET 410和HS MOSFET 420的底部漏接觸區與基板框架的各個晶片座對應電連接，基板框架第一晶片座430上設有基板框架底部432及基板框架連筋431，基板框架底部432作為LS MOSFET 410與外部電路連接的漏接觸墊，另外該基板框架底部432端也方便功率半導體的散熱，基板框架連筋431用於基板框架各個不同單元(圖中只顯示一單元)之間的連接。基板框架第二晶片 座440上設有基板框架連筋441、基板框架引腳442及基板框架底部443，基板框架引腳442用於晶片與外部電路的連接；多個連接片部分為一個連接片450分割而成，連接片450上設有多個連接片連筋凸起區域454用於連接片各個部分的連接，連接片450的各個部分在連接片連筋凸起區域453和454處被分離形成相互絕緣的各個部分，各連接片連筋凸起區域有一導電區段被除去使得所述的連接片各部分相互之間電性分離。連接片450的各個部分通過焊錫490的焊接作用，分別連接LS MOSFET 410的柵接觸區411和HS MOSFET 420的柵接觸區421，以及LS MOSFET 410的源接觸區412和HS MOSFET 420的源接觸區422，從而固定LS MOSFET 410和HS MOSFET 420的位置，連接片450上與LS MOSFET 410和HS MOSFET 420的柵接觸區411、421及源接觸區412、422的對應部位設有空心圓柱狀的凹柱452，連接片450的端部451作為晶片的引腳與外部電路連接，如第18B圖所示，第18B圖是第18A圖沿A-A線的截面圖，A-A線剛好穿過凹柱452內部，因此第18B圖中可明顯看到凹柱452，當塑封體470塑封時，將凹柱452內填滿，從而使塑封體更為穩定的塑封好封裝體內部的各個部件，如第18C圖所示，塑封體470的頂部露出連接片450的斷截面4531，此外連接片450上設有折彎部分455，立體連接HS MOSFET 420的頂部源接觸區及LS MOSFET 410的底部漏接觸區，從而連接HS MOSFET 420和LS MOSFET 410。在一優選實施例中，還用一絕緣材料複蓋塑封體470的研磨頂部(圖中未顯示)，使得露出塑封體470的連接片450的斷截面4531被頂部絕緣複蓋材料所複蓋。所述絕緣複蓋材料包括塑封體470的塑封材料。
用連接片實現連接的半導體封裝體的方法，以低邊金屬氧化物半導體場效應電晶體裝置和高邊金屬氧化物半導體場效應管共封裝裝置為例，如第19圖所示的流程圖，包括以下步驟：如第20A圖及第20B圖所示，首先，提供一個基板框架，基板框架包括基板框架第一晶 片座430和基板框架第二晶片座440，基板框架上設有基板框架連筋431、441，基板框架引腳442及基板框架底部432、443；其次，提供兩個晶片，兩個晶片分別為低邊金屬氧化物半導體場效應電晶體(LS MOSFET)410和高邊金屬氧化物半導體場效應管(HS MOSFET)420，LS MOSFET 410的頂部接觸區分別為柵接觸區411和源接觸區412，其底部接觸區為漏接觸區(圖中未顯示)，HS MOSFET 420的頂部接觸區分別為柵接觸區421和源接觸區422，其底部接觸區為漏接觸區(圖中未顯示)，粘結劑480將LS MOSFET 410和HS MOSFET 420分別對應設置在基板框架第一晶片座430和基板框架第二晶片座440上，LS MOSFET 410和HS MOSFET 420的底部漏接觸區分別與各自對應的基板框架晶片座電學連接；接著，如第21A圖、第21B圖及第21C圖所示，提供一個連接片450，連接片450上設有多個連接片連筋凸起區域453和454，用於連接連接片450的各個部分，對準排布好LS MOSFET 410和MOSFET 420的頂部接觸區，連接片450通過焊錫490的焊接作用分別連接LS MOSFET 410的柵接觸區411和HS MOSFET 420的柵接觸區421，以及LS MOSFET 410的源接觸區412和HS MOSFET 420的源接觸區422，連接片連筋凸起區域453和454在晶片表面垂直方向上並高出晶片表面，另外，連接片450上設有折彎部分455向下折彎，立體連接HS MOSFET 320的頂部源接觸區及LS MOSFET 410的底部漏接觸區，因此連接片450使LS MOSFET 410和HS MOSFET 420的位置固定，連接片450與晶片頂部接觸部位分別設有凹柱452，連接片450的端部451作為晶片的引腳可與外部電路連接；然後，如第22圖所示，提供一塑封體470，塑封體470塑封填充滿凹柱452及凹柱462，封裝基板框架、晶片及連接片；最後，在塑封體470的頂層研磨，磨斷連接片450的多個連接片連筋凸起區域453和454，露出連接片連筋凸起區域453的斷截面4531和連接片連筋凸起區域454的斷截面4541，將連接片450分割為各個相互絕緣的四個連接片。在該封裝過程中由於通過連接片450固定連接兩個晶片，塑封之後再通過淺層切 割分割連接片，從而在封裝過程中，晶片之間的位置更加固定，不會導致晶片與基板框架及連接片之間的錯動。在一優選實施例中，還用一絕緣材料複蓋塑封體470的研磨頂部(圖中未顯示)，使得露出塑封體470的連接片450的斷截面4531被頂部絕緣複蓋材料所複蓋。所述絕緣複蓋材料包括塑封體470的塑封材料。
上述實施例描述了用具有連接片連接構成的連接片固定連接兩個晶片，通過先封裝然後在封裝體頂部淺層切割的方式來分離連接片，或者通過先封裝然後在封裝頂部研磨的方式來分離連接片；另外也描述了用兩個連接片固定連接兩個晶片的封裝結構及方法。在實際應用時，可以通過多個連接片固定連接多個晶片，該晶片不限於上管晶片與下管晶片的組合，也可適用於迭加晶片的組合。該種封裝方式，確保晶片安裝時的位置固定，使晶片在工藝製造過程中避免錯位而影響晶片的電路性能，另外該封裝方法增加了封裝的引腳，工藝操作簡單，連接方法靈活方便。根據不同的電路設計和選用不同的半導體晶片，比如當第一晶片和第二晶片的底部電極可電連接或所有的電極都位於晶片上表面時，第一晶片和第二晶片也可選擇安置在同一晶片座上，甚至不同晶片集成在同一晶片上；也可選擇不使用基板框架而僅將晶片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過程中提供基板框架的步驟和將位元晶片固定在基板框架上的步驟便可以省略，整個封裝過程只包括提供多個晶片，提供連接片分別連接晶片之間對準排布的頂部接觸區，提供塑封體以及分割連接片的步驟。晶片上表面的所有的電極都可通過連接片相互電絕緣的各個部分與外部電路連接。
當然，必須認識到，上述介紹是有關本發明優選實施例的說明，只要不偏離隨後所附申請專利範圍所顯示的精神和範圍，本發明還存在著許多修改。
本發明決不是僅局限於上述說明或附圖所顯示的細節和方 法。本發明能夠擁有其他的實施例，並可採用多種方式予以實施。另外，大家還必須認識到，這裏所使用的措辭和術語以及文摘只是為了實現介紹的目的，決不是僅僅局限於此。
正因為如此，本領域的技術人員將會理解，本發明所基於的觀點可隨時用來作為實施本發明的幾種目標而設計其他結構、方法和系統。所以，至關重要的是，所附的申請專利範圍將被視為包括了所有這些等價的建構，只要它們不偏離本發明的精神和範圍。
110‧‧‧低邊金屬氧化物半導體場效應電晶體
111、121‧‧‧柵接觸區
112、122‧‧‧源接觸區
120‧‧‧高邊金屬氧化物半導體場效應管
130、140‧‧‧晶片座
131、141‧‧‧基板框架連筋
142‧‧‧基板框架引腳
150、150a、150b、160、160a、160b‧‧‧連接片
151、161‧‧‧端部
152、162‧‧‧凹柱
163‧‧‧折彎部分
170‧‧‧塑封體

Claims (16)

  1. 一種用一連接片實現連接的半導體封裝體，其特徵在於，包括：數個晶片，所述的每個晶片分別具有數個頂部接觸區；一第一連接片設有一個或數個在所述數個晶片表面垂直方向上的連接片連筋凸起區域，所述連接片連筋凸起區域將所述的連接片至少分離為一第一連接片第一部分和一第一連接片第二部分與所述數個晶片的所述數個頂部接觸區連接，所述的連接片連筋凸起區域有一導電區段被除去使得所述的第一連接片第一部分和所述第一連接片第二部分之間相互電性分離；一塑封體，用以封裝所述數個晶片以及所述連接片。
  2. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，所述的數個晶片包括具有一頂部第一接觸區和一頂部第二接觸區的一第一晶片，其中，所述的第一連接片第一部分和所述第一連接片第二部分分別連接所述第一晶片的所述頂部第一接觸區和所述頂部第二接觸區。
  3. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，所述的數個晶片包括一第一晶片和一第二晶片，所述的第一晶片具有一頂部第一接觸區，所述的第二晶片具有一頂部第二接觸區，其中，所述的第一連接片第一部分和所述第一連接片第二部分分別連接所述頂部第一接觸區和所述頂部第二接觸區。
  4. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，所述的塑封體上表面有至少一切割溝渠，所述至少一切割溝渠穿過所述連接片連筋凸起區域，從而除去所述連接片連筋凸起區域中的所述導電區段，使得所述的第一連接片第一部分和所述第一連接片第二部分之間相互電性分離。
  5. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，所述的塑封體上表面露出所述的連接片連筋凸起區域被除去所述導電區段的斷截面。
  6. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，還包括一個基板框架，所述的基板框架用於放置所述的數個晶片。
  7. 如申請專利範圍第6項所述的用連接片實現連接的半導體封裝體，其中，所述的基板框架包括一第一晶片座和一第二晶片座，所述的第一連接片設有折彎部分向下延伸並連接到所述基板框架的所述第一晶片座。
  8. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，所述的數個晶片包括一低邊金屬氧化物半導體場效應電晶體裝置和一高邊金屬氧化物半導體場效應管裝置。
  9. 如申請專利範圍第1項所述的用連接片實現連接的半導體封裝體，其中，還包括一第二連接片設有一個連接片連筋凸起區域將所述的第二連接片分離為一第二連接片第一部分和一第二連接片第二部分與所述數個晶片的所述數個頂部接觸區連接，所述的第二連接片連筋凸起區域有一導電區段被除去使得所述的第二連接片第一部分和所述第二連接片第二部分之間相互電性分離。
  10. 一種用連接片實現連接的半導體封裝體的方法，包括以下步驟：步驟1：提供數個晶片，所述的晶片包括數個頂部接觸區；步驟2：提供數個連接片，每個連接片分別連接所述數個晶片之間對準排布的所述數個頂部接觸區，從而固定所述數個晶片；步驟3：提供一塑封體，所述的塑封體封裝所述數個晶片及所述數 個連接片；步驟4：分割所述數個連接片。
  11. 如申請專利範圍第10項所述的用連接片實現連接的半導體封裝體的方法，其中，在步驟2中，每個連接片在連接所述數個晶片之間對準排布的所述數個頂部接觸區時，所述連接片上具有在所述數個晶片表面垂直方向上並高出所述數個晶片表面的一連接片連筋凸起區域。
  12. 如申請專利範圍第11項所述的用連接片實現連接的半導體封裝體的方法，其中，在步驟4中，在所述塑封體的頂層通過一淺層切割連接片連筋凸起區域，形成一切割溝渠，所述的切割溝渠將數個連接所述數個晶片頂部接觸區的所述連接片分割為各個相互絕緣的連接片部分。
  13. 如申請專利範圍第11項所述的用連接片實現連接的半導體封裝體的方法，其中，在步驟4中，研磨所述塑封體的頂部，磨斷所述的連接片連筋凸起區域，將連接所述數個晶片的所述數個頂部接觸區的所述數個連接片分割為各個相互絕緣的連接片部分。
  14. 如申請專利範圍第12項或第13項所述的用連接片實現連接的半導體封裝體，其中，所述的數個晶片包括一低邊金屬氧化物半導體場效應電晶體裝置和一高邊金屬氧化物半導體場效應管裝置。
  15. 如申請專利範圍第14項所述的用連接片實現連接的半導體封裝體，其中，所述的低邊金屬氧化物半導體場效應電晶體裝置和所述高邊金屬氧化物半導體場效應管裝置的頂部接觸區分別為一柵接觸區和一源接觸區，其底部接觸區為一漏接觸區。
  16. 一種用連接片實現連接的半導體封裝體的方法，其中，包括以下步驟：步驟1：提供一個基板框架，所述的基板框架帶有數個基板框架外部引腳，所述的基板框架包含數個晶片座，用於放置數個晶片； 步驟2：提供數個晶片，所述的數個晶片包括數個頂部接觸區及各一底部接觸區，將所述的數個晶片分別粘貼在所述基板框架的各個晶片座上，並將各個晶片的所述數個底部接觸區電連接在所述基板框架上；步驟3：提供數個連接片，每個連接片分別連接所述數個晶片之間對準排布的頂部接觸區，從而固定所述數個晶片；步驟4：提供一塑封體，所述的塑封體封裝所述基板框架、所述數個晶片及所述數個連接片；步驟5：分割所述數個連接片。
TW099114433A 2010-05-05 2010-05-05 用連接片實現連接的半導體封裝及其製造方法 TWI443801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099114433A TWI443801B (zh) 2010-05-05 2010-05-05 用連接片實現連接的半導體封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099114433A TWI443801B (zh) 2010-05-05 2010-05-05 用連接片實現連接的半導體封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201140791A TW201140791A (en) 2011-11-16
TWI443801B true TWI443801B (zh) 2014-07-01

Family

ID=46760389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114433A TWI443801B (zh) 2010-05-05 2010-05-05 用連接片實現連接的半導體封裝及其製造方法

Country Status (1)

Country Link
TW (1) TWI443801B (zh)

Also Published As

Publication number Publication date
TW201140791A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5607758B2 (ja) 半導体をパッケージングする方法
TWI406372B (zh) 具有立體匹配互聯板的緊密封裝半導體晶片
CN100362656C (zh) 包含漏极夹的半导体管芯封装及其制造方法
US8466060B2 (en) Stackable power MOSFET, power MOSFET stack, and process of manufacture
TWI395277B (zh) 晶圓水準的晶片級封裝
CN101443906B (zh) 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装
US7598600B2 (en) Stackable power semiconductor package system
KR20080038180A (ko) 리버서블-다중 풋프린트 패키지 및 그 제조 방법
CN102237343B (zh) 用连接片实现连接的半导体封装及其制造方法
CN104701193A (zh) 具有片状重分布结构的电子组件
US9040357B2 (en) Semiconductor packaging method using connecting plate for internal connection
CN115985868A (zh) 具有双侧冷却的功率模块封装
KR102114785B1 (ko) 멀티-칩 모듈 파워 클립
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US9281265B2 (en) Packaging structure of a semiconductor device
TWI443801B (zh) 用連接片實現連接的半導體封裝及其製造方法
CN112530919B (zh) 公共源极平面网格阵列封装
TWI427750B (zh) 包括晶粒及ｌ形引線之半導體封裝及其製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
EP4310906A1 (en) Semiconductor package and method
US20240055331A1 (en) Small outline transistor with thermal flat lead
US20220068775A1 (en) Bending semiconductor chip for connection at different vertical levels
JP2008034602A (ja) 半導体装置およびその製造方法
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
TW200401413A (en) New package system for discrete devices