KR20080038180A - 리버서블-다중 풋프린트 패키지 및 그 제조 방법 - Google Patents

리버서블-다중 풋프린트 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20080038180A
KR20080038180A KR1020087004549A KR20087004549A KR20080038180A KR 20080038180 A KR20080038180 A KR 20080038180A KR 1020087004549 A KR1020087004549 A KR 1020087004549A KR 20087004549 A KR20087004549 A KR 20087004549A KR 20080038180 A KR20080038180 A KR 20080038180A
Authority
KR
South Korea
Prior art keywords
source
gate
drain
clip
leads
Prior art date
Application number
KR1020087004549A
Other languages
English (en)
Inventor
조나단 에이. 노퀼
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20080038180A publication Critical patent/KR20080038180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

리드 프레임은 다이 패드의 하나의 에지에 근접한 제 1 단부 및 다이 패드로부터 이격된 제 2 단부를 포함한다. 게이트 리드는 다이 패드의 대향하는 에지에 근접하며 그로부터 길게 연장되어 형성된다. 소스 리드는 다이 패드와 일체화되며 게이트 리드와 동일한 에지로부터 길게 연장되어 형성된다. 캡슐화 이후, 보편적인 드레인 클립이 다이의 드레인에 부착되며, 선택적으로 드레인 리드의 말단부에 부착된다. 랜디드 그리드 풋프린트 및 볼 그리드 풋프린트에 대하여, 보편적인 클립은 소스 및 게이트 접점과 동일한 외면에 드레인 접점을 제공한다. MLP 풋프린트에 대하여, 보편적인 드레인이 드레인 리드의 말단부에 연결되어, 드레인 접점을 대향하는 외면에 이송한다.
반도체 장치, 반도체 패키지, 리드 프레임, 반도체 다이, 다이 어태치 패드, 드레이 리드, 소스 리드, 게이트 리드

Description

리버서블-다중 풋프린트 패키지 및 그 제조 방법{REVERSIBLE-MULTIPLE FOOTPRINT PACKAGE AND METHOD OF MANUFACTURING}
본 출원은 2005년 8월 30일에 출원된 미국 특허 출원 제 11/215,485호의 우선권을 주장한다.
반도체 장치는 휴대폰, 휴대용 컴퓨터, PDA 등의 전자 제품 또는 시스템에 설치 및 사용되기 전에 패키징되어야 한다. 패키징 시에는, 장치의 크기 및 그 동작을 충분히 수용가능하도록 하여야 하며, 패키징된 장치의 보호 및 수명에 영향을 주는 몇 가지 요소들이 고려되어야 한다. 그러한 요소들에는 패키징 비용 및 기계적 및 전기적 특성이 포함된다.
장치를 패키징하기 위한 가장 효율적인 방법 중 하나는 플라스틱 수지 등의 절연재로 장치를 캡슐화하는 것이며, 대부분의 상용 반도체 장치를 패키징하는데 그러한 방법이 사용된다. 세라믹 패키징은 군사 및 우주 공간적 환경에서 선호된다. 세라믹 패키징이 군사 및 우주 공간적 환경에서 선호되는 반면, 플라스틱 패키징은 반도체의 상업적 및 산업적 용도에서 선택될 수 있는 방법이다. 플라스틱으로 캡슐화되는 대부분의 반도체 장치는 트랜스퍼 몰딩 공정을 사용하여 수행되며, 이는 수백 개의 장치를 동시에 캡슐화하는 것을 가능하게 한다. 전형적인 몰딩 공정 에서, 수 개의 반도체 다이가 리드 프레임의 다이 어태치 패드에 부착된다. 리드 프레임은 대향하는 측면 레일 사이에 4 내지 6 개 이상의 다이를 수용한다. 타이 바아는 측면 레일로부터 다이 어태치 패드로 길게 연장된다. 리드는 다이 어태치 패드를 둘러싼다. 전력 반도체 장치에 있어서, 다이의 상부는 리드 프레임에 부착되는 소스 및 게이트 범프를 포함한다. 리드의 일부는 패키지의 외부로 연장된다. 몇몇의 패키징은 인쇄회로기판의 홀을 통해 내부로 연장되는 양각된 리드를 포함하며, 다른 패키징은 좀더 작은 노출된 리드를 포함한다. 한편, 용어 그대로 "리드가 없는(leadless)" 패키징도 있는데, 리드의 상면 와이어가 장치에 결합된 상태에서 그 하면만을 노출하기 때문이다.
다수의 반도체 장치, 특히 전력 장치는 열을 발생한다. 열이 패키지에서 제거되지 않을 경우, 장치의 동작에 손상을 주며, 과열되는 경우 장치에 결함이 발생한다. 따라서, 열을 장치로부터 제거하기 위하여, 히트 싱크(클립으로 알려진)를 부착하기 위한 하나 이상의 배치들이 구비된다.
반도체 장치는 다양한 형태의 서로 다른 패키지에 패키징된다. 각 패키지는 그 자체의 풋프린트를 갖는다. 종종 하나의 형태의 풋프린트는 다른 형태의 풋프린트와 서로 다르다. 예를 들면, 랜디드 그리드 어레이 패키지의 풋프린트는 볼 그리드 어레이와 다르며, 두 가지 모두는 몰딩된 리들리스 패키지(MLP)와 다르다. 패키지의 형태에 맞추어 특정하게 구성된 칩을 수용하기 위해, 각 패키지의 형태가 적용된다. 대개, 캡슐화되기 이전에 히트 싱크 칩이 장치에 부착되며, 융용된 캡슐화 수지의 고온에서 견딜 수 있는 내열재가 첨부되어야 한다. 캡슐화 이전에 클립칩을 부착하는 단계는 이미 복잡한 공정에 추가의 단계를 부가하는 것이다. 히트 싱크 클립은 칩에 벤딩 또는 다른 구성을 형성하는 금속 프레스에 대개 놓여지게 된다. 그러나, 벤딩 머신은 칩에 원하지 않은 응력을 가할 수 있으며, 캡슐화 및 다른 고온 처리 동안, 클립의 내부 응력이 클립을 장치로부터 탈착되도록 할 수 있다.
구리 클립을 갖춘 플립 칩의 통상적인 예가 미국 특허 제 6,870,254호에 개시되어 있다. 패키징된 반도체 장치는 소스 및 게이트 연결을 갖는 리드 프레임, 리드 프레임에 부착되며 솔더 범프가 소스 및 게이트 연결과 접하도록 상부측에 솔더 범프를 포함하는 범핑된 다이를 포함한다. 구리 클립은 범핑된 다이의 배면에 부착되어, 구리 칩이 범핑된 다이의 드레인 영역과 리드 레일을 접하도록 한다. 장치는 범핑된 다이를 리드 프레임에 클립 치핑함으로써 제조된다. 그것은 V-홈을 포함하고, 리드 프레임의 V-홈에 끼우기 위해 구리 클립의 일단부가 벤딩된다. 공정에는 구리 클립과 범핑된 다이의 배면 사이에 위치한 솔더 페이스트 및 범핑된 다이의 솔더 범프의 환류가 수반된다. 따라서, 클립과 범프는 개별적으로 형성되며, 제조 공정은 두 개의 환류 동작을 필요로 하고, 개시된 장치에는 연관된 오직 하나의 풋프린트만이 존재한다. 두 개의 환류 동작 및 벤딩된 클립을 필요로 하는 미국 특허 제 6,777,800호를 참조하라. 두 개의 문헌은 참조로서 기술되어 있다.
미국 특허 공개 제 2003/0075786호는 클립이 부착된 또 다른 패키지를 개시한다. 상기 문헌은 노출된 하측 및 상측을 갖는 납으로 몰딩된 패키지를 개시한다. 드레인 클립은 반도체 장치의 드레인에 부착되며, 윤곽이 형성된 또는 벤딩된 에지를 갖는다. 이는 두 개의 환류 동작을 필요로 하며, 하나의 풋프린트만을 갖는다. 이 역시 참조로서 기술된다.
미국 특허 제 6867,481호는 클립을 갖는 플립 클립 장치의 하나의 예이다. 단일 풋프린트가 개시되어 있으며, 클립이 벤딩되어, 내부 저항을 증가시키는 좀 더 긴 전기적 경로를 제공한다.
다른 제조자들은 벤딩된 클립을 사용하며, 캡슐화 이전에 클립을 부착한다. 도 12는 그러한 장치의 일례를 도시한다. 다이(202)는 다이를 리드 프레임(201)에 납땜하기 위한 솔더 페이스트(203)를 갖는다. 소스 브리지(204)는 다이 상부의 소스 영역을 소스 리드에 연결한다. 브리지(204)는 솔더 페이스트(206)로 리드에 납땜된다. 납땜 이후, 조립체는 몰딩 혼합물(207)내에 캡슐화된다.
상기와 같은 종래 기술의 문제들을 극복하고자 안출된 본 발명은, 공통 소자를 사용하여 서로 다른 풋프린트를 갖는 패키징 장치에 대한 유연하며 모듈화된 접근을 제공한다. 종래 기술에서는 장치를 조립 및 패키징하기 위하여, 서로 다른 리드 프레임, 히트 싱크, 및 두 개 이상의 솔더 페이스트를 사용하는 반면, 본 발명은 하나의 리드 프레임, 하나의 클립 및 한가지 형태의 솔더 페이스트를 사용하여, 두 개 이상의 서로 다른 풋프린트를 갖는 장치를 조립 및 패키징한다.
리드 프레임 및 보편적인 드레인 클립의 독특한 조합에 의해, 본 발명은 서로 다른 장치를 조립 및 패키징하는데 필요한 구성요소의 수 및 이러한 장치를 패키징하는데 소요되는 공정 단계의 수를 감소시킨다. 본 발명의 소자는, 몰딩된 패키지의 일면에 모든 외부 접점을 갖는 랜드 그리드 어레이 풋프린트 또는 볼 그리드 어레이 풋프린트 또는 MLP 풋프린트를 포함하는 장치의 조립 및 패키징을 가능하게 한다.
좀 더 넓은 관점에서, 본 발명은, 이면에 소스 및 게이트 영역 및 타면에 드레인 영역을 갖는 반도체용 패키지를 제공한다. 제 1 면은 소스 및 게이트 접점의 어레이를 갖고, 제 2면, 대향면은 드레인 접점을 갖는다. 장치는 두 개 이상의 풋 프린트 중 하나를 제공하는데 사용될 수 있는 리드 프레임에 장착된다. 리드프레임은 리드 프레임에 다이를 수용 및 지지하는 다이 어태치 패드를 갖는다. 특히, 다이의 소스 어레이 접점이 다이 패드에 부착된다. 리드 프레임은 또한 하나 이상의 기다란 드레인 리드를 갖는다. 드레인 리드의 근접 단부는 다이 어태치 패드와 인접하고, 드레인 리드의 말단부는 다이 어태치 패드로부터 이격된다. 리드 프레임은 다이 어태치 패드와 인접한 근접 단부 및 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 소스 및 게이트 리드를 포함한다. 대개, 드레인 리드는 다이 패드의 일측 에지로부터 연장되며, 소스 및 게이트 리드는 대향 에지로부터 연장된다. 리드 프레임의 특징은, 리드의 말당부가 제 1 평면에 구비되고, 리드의 근접 단부는 제 1 평면으로부터 이격된 제 2 평면에 구비된다는 것이다. 특히, 리드의 근접 단부는 다이 어태치 패드와 동일한 평면에 존재한다. 다이의 소스 접점이 다이 어태치 패드에 부착된다. 조립된 다이 및 리드 프레임은 절연 수지에 몰딩된다. 몰딩 동작은 포스트-캡슐화 공정에 대하여 노출된 다이, 리드 프레임 치 리드의 영역을 남긴다. 열 및 전기 전도성 클립이 다이의 노출된 드레인 표면에 부착된다. 전도성 클립은 두 개의 풋 프린트에서와 같이, 장치의 드레인에 외부 접점을 제공한다. 대안으로서, 클립이 드레인 접점을 완료된 패키지의 대향측으로 리라우팅하여 사용되며, 그에 따라 제 3 풋프린트 실시예를 제공한다. 클립은 소스 및 게이트 리드의 말단부로부터 이격되며, 드레인 리드의 말단부 위로 연장되며, 리드 프레임의 드레인 리드와 기계적 및 전기적 접점의 선택성을 갖는다.
랜디드 그리드 어레이 풋프린트에서, 소스 및 게이트 리드의 말단부는 그대로 두어, 따라서 장치가 캡슐화된 이후 소스 및 게이트에 대한 노출된 양각의 랜드를 제공한다. 볼 그리드 어레이 풋프린트에서, 소스 및 게이트 리드의 말단부는 절반-에칭된다. 절반-에칭된 단부는 솔더 페이스프로 코팅되며 볼 접점이 노출되며 페이스트가 가해진 절반-에칭된 단부에 형성된다. MLP 풋프린트에서는, 드레인 리드의 근접 단부가 노출되어, 소스 및 게이트 외부 접점와 동일한 외부면에 외부 드레인 접점을 제공한다.
조립, 캡슐화 및 포스트 클립 부착 공정은 모든 3 가지 풋프린트에 대하여 동일하다. 차이점은 볼 접점 풋프린트를 제공하기 위하여, 소스 및 게이트 리드의 말단부가 절반 에칭된다는 것뿐이다. 다이가 패드에 부착된 후, 조립된 장치는 트랜스퍼 몰딩 동작시에 캡슐화된다. 선택된 풋프린에 따라서 선택된 면이 노출되도록 몰드가 설계된다. 다이의 드레인 면의 하부는 전도성 클립을 수용하기 위하여 노출된다. 클립 및 다이 어태치 패드는 다이로부터 열을 제거하기 위하여, 열 전도성 뿐 아니라 전기적 연결을 제공한다.
그 결과, 발명은 두 개 이상의 제품 풋프린트에 대하여 사용될 수 있는, 호환성 있는 패키지 구성요소 및 공정 단계를 제공한다. 본 발명의 칩은 벤딩되지 않기 때문에 패키지의 비용을 절감하고 칩의 응력을 감소한다. 솔더 페이스트의 수를 하나로 줄이고, 솔더 동작으로부터 리드를 효과적으로 제거함에 따라, 또 다른 절감효과를 얻을 수 있다. 또한, 단축된 전류 경로로 인해, 패키지 장치의 신뢰성이 향상되며 내부 응력이 감소된다. 클립은 3 가지의 풋프린트에 대하여 듀얼 히트 싱크를 제공한다.
도 1a은 반도체 장치의 단면도이고,
도 1b는 도 1a에 도시된 장치의 부분적인 평면도이며,
도 1c는 리드 프레임의 상면 사시도이고,
도 1d는 리드 프레임의 하면 사시도이며,
도 2a는 제 1 풋프린트를 갖는 패키징된 장치의 단면도이고,
도 2b는 도 2a의 장치의 상부를 도시하는 평면도이며,
도 2c는 도 2b의 장치의 하부를 도시하는 평면도이고,
도 3a 내지 3h는 제 1 풋프린트를 갖는 반도체 장치를 조립 및 패키징하기 위한 공정을 도시하는 사시도이며,
도 4a 및 4b는 제 1 풋프린트를 갖는 패키징된 장치의 상부 및 하부를 각각 도시하는 사시도이고,
도 5a는 제 2 풋프린트를 갖는 패키징된 장치의 단면도이며,
도 5b는 도 5a의 장치의 하부를 도시하는 평면도이고,
도 6a 및 6b는 제 2 풋프린트를 갖는 패키징된 장치의 상부 및 하부를 각각 도시하는 사시도이며,
도 7a는 제 3 풋프린트를 갖는 패키징된 장치의 단면도이고,
도 7b는 도7a의 장치의 상부를 도시하는 평면도이며,
도 7c는 도7b의 장치의 하부를 도시하는 평면도이고,
도 8a 및 8b는 제 3 풋프린트를 갖는 패키징된 장치의 상부 및 하부를 각각 도시하는 사시도이며,
도 9a 내지 9g는 제 3 풋프린트를 갖는 반도체 장치를 조립 및 패키징하기 위한 공정을 도시하는 단면도이고,
도 10a는 저비용 드레인 클립의 사시도이며,
도 10b는 제 1 또는 제 2 풋프린트에 구비되는 홈을 갖는 변형된 저비용 드레인 클립의 사시도이고,
도 10c는 도10a 또는 10b의 클립이 어떻게 패키징된 장치에 부착되는가를 도시하는 사시도이며,
도 10d는 도 10c에 도시된 장치의 단면도이고,
도 11a는 스탬핑된 리드를 갖도록 변형된 저비용 드레인 클립을 도시하는 사시도이며,
도 11b는 홈이 추가된 도 11a의 변형도이고,
도 11c는 도 11a 또는 도 11b의 클립으로 조립되며, MLP 풋프린트용으로 적용되는 패키징된 반도체 장치를 도시하는 사시도이며, 그리고,
도 12는 몰딩 전에 부착된 소스 클립을 갖는 장치의 단면도이다.
도 1a 와 1b를 참조하여, 반도체 장치(20)가 도시된다. 장치는 전형적인 MOSFET이며, 단결정 실리콘 또는 다른 적당한 반도체 재료의 기판에 구성된다. 실시예의 장치는 일면(26)에 게이트 구조(25) 및 소스 영역(24)을, 타면(27)에는 드레인 영역(23)을 갖는 단일의 n-형 트랜지스터이다. 게이트 구조는, 상층(1) 및 절연성 하층(2)을 갖는 게이트 러너(22)를 포함한다. 소스 영역(24)은 기판면(26)에 어레이를 형성한다. 소스 영역은 낮게 도핑된 p-형 드리프트 영역(28)에 구비된, 깊게 도핑된 n-형 영역이다. 게이트 러너(22)는 인접한 소스 영역 사이에서 확장되며, 소스 어레이 및 드레인 영역(23) 사이의 전류의 흐름을 제어한다. 그러한 영역은 또한 n-형 도펀트로 높게 도핑된다. 동작시, 전류는 대개 장치의 소스 및 드레인 사이에서 수직으로 흐른다. 수직 전류는, 인접한 소스 사이에 구비된 게이트 러너에 의해 제어된다.
당업자는, 장치(20)가 당업계에서 알려진 다수의 구조, 층, 및 확산 중 어떤 것을 포함할 수 있음을 알 수 있을 것이다. 장치(20)가 표면 게이트 구조를 갖기는 하지만, 게이트 구조가 트렌치에 구비되거나, 그러한 트렌치형 게이트 장치는 표면 게이트 장치에 비교하여 상대적으로 더 높은 밀도를 갖는다는 것을 당업자라면 알 수 있을 것이다. 장치(20)는 p-형 도펀트를 사용하여 구성된 p-형 MOSFET이 될 수도 있다. 장치는 일면에 두 개의 단자 접점을 갖고 타면에 제 3 단자 접점을 갖는 어떤 형태의 반도체 장치를 대표할 수 있으며, 여기에는, 에미터, 베이스 및 콜렉터를 갖는 바이폴라 트랜지스터 및 절연된 게이트 바이폴라 트랜지스터와 같은 3 개의 단자 장치가 포함되며, 그러나 여기에 국한되지는 않는다. 본 발명의 장치는 4 개 이상의 단자를 갖는 장치에 의해 또는 집적 회로에 적용될 수 있다.
본 발명의 제 1 실시예가 도 2a,2b,2c에 도시된다. 패키징된 반도체 장치(60)는 볼-형 외부 접점(31)과 함께 반도체 다이(20)를 갖는다. 다이(20)는 소스 및 게이트 접점(21)을 갖는 제 1 면(26)을 포함한다. 리드 프레임(10)은 다이의 제 1 면(26)의 소스 접점(21)에 부착되는 다이 어태치 패드(14)를 갖는다.
도 1c 및 1d에 도시된 바와 같이, 리드 프레임은 다른 리드 및 다이 어태치 패드(14)로부터 전기적으로 격리된 적어도 하나의 게이트 리드(5)를 갖으며, 복수의 소스 리드(6.1,6.2,...,6.n)도 포함한다. 소스 리드(6.1 내지 6.n)은 대개 다이 어태치 패드(14)와 일체화된다. 드레인 리드(7.1,7.2,7.3,...,7.n) 역시 다른 리드(5,6) 및 다이 어태치 패드(14)로부터 전기적으로 격리된다. 리드(11)는 다이 어태치 패드로부터 멀리 이격된 말단부(12) 및 다이 어태치 패드에 인접한 근접 근접 단부(13)를 갖는다.
말단부(12)는 대개 다이 어태치 패드(14)로부터 이격된 공통면(42)에 구비된다. 근접 단부(13)는 다이 어태치 패드(14)와 함께 공통면(43)에 구비된다. 각부(18)는 달단부 및 근접 단부 사이에서 연장되며, 다이 어태치 패드(14)에 대하여 둔각에 구비된다. 각은 직각이거나 또는 원할 경우 예각이 될 수 있다.
적어도 하나의 게이트 접점(25)이 소스 리드 및 드레인 리드로부터 전기적으로 격리된 게이트 리드(5)에 연결된다. 소스 볼 범프 접점이 다이 어태치 패드(14)에 부착된다. 드레인(23)은 구리, 구리 합금 또는 다른 적당한 전기 및 열 전도성 재료로 만들어진 전도성 클립(30)에 부착된다. 주목할 점은, 클립(30)이 리드의 말단부와 동일면에 존재하고, 소스 및 게이트 말단부와는 이격되며, 드레인 리드의 말단부에 연결된다는 점이다. 클립(30)의 일단부가 리드 프레임의 드레인 리드(7)에 연결된다. 절연성-몰딩 수지(16)가 장치(20) 및 리드 프레임(10)을 캡슐화하고, 소스 및 게이트 리드, 그리고 드레인 리드의 말단부 하면이 노출되도록 남겨둔다. 클립의 외면 역시 노출되도록 하여, 다이(20)로부터 열의 전달을 용이하게 한다.
도 2c에 도시된 바와 같이, 다이(20)에 연결되는 모든 외부 단자는 패키징된 장치(60)의 일측에 존재한다. 클립(30)이 드레인 접점을 제공하고, 노출된 소스 및 게이트 리드(5,6)의 말단부는 다이(20)의 소스 및 게이트 접점에 외부의 전기적 접점을 제공한다.
장치(60)를 만들기 위한 일련의 단계가 도 3a 내지 3h에 도시된다. 외부 단자의 랜드 그리드 어레이 또는 볼 그리드 어레이를 갖춘 패키징된 반도체를 구성하기 위해 다음의 단계가 사용된다. 공정 단계는, 소스 및 게이트 리드의 정상적인 평평한 말단부가 볼-형 접점을 수용하기 위하여 절반만 에칭되는다는 점을 제외하고는 동일하다. 랜드 어레이를 원할 경우, 절반 에칭 단계는 생략된다.
제 1 단계에서, 리드 프레임(10)에는 다이 어태치 패드(14) 및 다이 어태치 패드 근처의 제 1 단부(13)로부터 다이 어태치 패드(14)의 제 2 단부(12)로 연장된 리드(11)가 구비된다. 리드 프레임(10)은, 말단부의 볼 접점(또는 랜드 그리드형의 그리드)을 제공하도록 에칭된 소스 및 게이트 리드(6,5)의 말단부 부분을 갖는 절반-에칭된 리드 프레임이다. 당업자는, 도 3a 및 다른 도에 도시된 단일 리드(10) 는 측면 레일(미도시) 및 타이 바아(미도시)에 의해 일시적으로 지지되는 리드 어레이의 일부임을 알 수 있을 것이다.
도 3b에 도시된 바와 같이, 반도체 다이(20)는 리드 프레임(10)의 다이 어태치 패드(14)에 부착된다. 다이(20)는 종래의 방법으로 다이 패드(14)에 조립된다. 픽 앤드 플레이스 머신은 진공 척을 사용하여, 잘린 웨이퍼로부터 다이를 제거하고, 접착제를 패드(14)에 가하여 다이(20)를 패드(14)에 부착한다. 소스 볼-형 접점(21)이 기계적 또는 전기적으로 다이 패드(14)에 연결되며 적어도 하나의 볼-형 게이트 접점(25)이 게이트 리드(5)에 연결된다.
다이 부착 이후, 조립된 리드 프레임(10) 및 다이(20)는 몰드에 놓여지며, 몰드는 트랜스퍼-몰딩 머신에 놓여진다. 몰드는 다중 조립된 리드 프레임 및 다이를 수용하며, 백 개 이상의 이러한 조립체를 수용할 수 있다. 트랜스퍼-몰딩 머신에서 몰드가 닫힌 후에, 뜨거운 액체 플라스틱 절연성 수지가 압력하에 몰드에 가해진다. 러너는 용융 수지를 조립체를 수용하는 개별적인 몰드 공동으로 이송하고, 각 조립체는 도 3c에 도시된 바와 같이, 수지(16)에서 캡슐화된다.
이후, 조립체가 몰드에서 제거된다. 몰드 공동은, 리드 프레임에서 소스 및 게이트 리드의 단부의 랜드(또는 볼 그리드형의 경우의 볼 패드)그리드를 노출한 체 남겨두도록 설계된다. 볼 그리드(15), 다이(20)의 제 2 면(27) 및 드레인 리드(7)의 말단부가 노출된다. 이러한 노출된 면은, 도 3d에 도시된 바와 같이, 단일 솔더 페이스트(17)로 코팅된다.
다음으로, 전도성 클립(30)이 조립체에 부착된다. 클립(30)은 직방형 구성과 평평한 앙면을 갖는데, 이는 벤딩된 또는 윤곽이 형성된 다른 클립에 비하여 이점을 갖는다. 본 발명은 제조 및 조립이 용이하며 다이로부터 이탈되지 않는 클립을 제공한다. 종래의 벤딩 및 윤곽이 형성된 클립과는 달리, 본 발명은 고비용의 벤딩 장치를 필요로 하지 않으며, 종래의 스탬핑 머신으로 본 발명의 클립을 생산할 수 있다. 본 발명의 클립은 벤딩되지 않기 때문에 내부 응력을 거의 갖지 않는다. 벤딩된 클립이 저장된 내부 응력에 의해 다이로부터 탈착되는 것에 비하여, 본 발명은 조립 및 동작시 이점을 갖는다. 예를 들면, 단일화 공정 동안, 리드 프레임에 조립 및 패키징된 장치는 리드 프레임을 측면 레일에 연결하는 타이 바아를 절단함으로써 서로 분리된다. 단일화 공정은 쏘우 또는 펀치로 실행된다. 벤딩된 클립에 저장된 내부 응력과 조합될 때, 펀치 또는 쏘우의 토크의 충격은 벤딩된 클립을 장치로부터 탈착되도록 할 수 있다. 그와는 반대로, 본 발명의 클립은 그러한 응력이 없기 때문에, 단일화 공정 동안 다이로부터 분리되지 않는다.
클립의 일단은 다이의 드레인 및 제 2 면(27)을 덮고, 클립의 타단은 드레인 리드(7)의 말단부를 덮는다. 페이스트(17)는, 클립이 다이(20)에 영구적으로 부착되는 납땜동안 정위치에서 전도성 클립(30)을 유지할 만큼 충분히 접착력이 있으며, 솔더 범프 또는 볼(31)이 절반-에칭된 볼 그리드(15)에 형성된다(도 3g 참조). 단일화 단계에서 제조자는 볼 그리드 접점의 형성뿐 아니라, 클립(30)을 장치(20)에 부착할 수 있기 때문에, 이러한 단계는 상당한 시간 및 노력을 절약하도록 한다. 대개의 볼 형성 및 클립 부착 단계는 별도의 단계이며 다른 재료를 필요로 한다. 패키징된 완성된 반도체 제품(60)이 도 3h에 도시된다.
납(Pb)-프리 패키지의 경우에, 클립(30)을 갖는(포스트-캡슐화 부착을 사용한) 본 발명은, 클립이 플립 칩 내부-연결 페이스트와 동일한 융용점에서 부착되며, 그에 따라 동일한 납-프리-페이스트를 사용할 수 있다는 이점을 갖는다. 클립(30)은 부착되어 플립 칩 내부-연결에 직접적으로 영향을 주지 않고 환류된다. 다른 종래의 기술은 플립 칩 공정 이후 클립 공정이 있으며, 클립은 플립-칩 결합을 재-융용되지 않게 하기 위하여 낮은 융용점을 갖는 또 다른 형태의 페이스트를 필요로 한다. 본 발명의 공정 단계는, 동일한 페이스트 조성물을 사용하는 저온의 리드 프리 환류 공정이다. 리세스된 다이 어태치 패드(14)와 조합된 평평한 클립(30)은 장치(20)의 양측에 히트 싱크를 제공한다. 다이 어태치 패드(14)가 패키징된 장치의 상면을 따라 구비되며, 클립(30)은 타면에 존재한다. 따라서, 양면은 다이(30)로부터 열을 전도하는데 유용하다.
도 4a, 4b에는 내장된 랜드 그리드 어레이 구현부(60)의 상부 및 하부의 사시도가 도시된다. 제조자가 도 4b(볼 그리드-형) 또는 도 5a의 단면을 갖는 6b에 도시된 종래 세트의 접점, 또는 도 4a(도 7a에 도시된 단면)에 도시된 대안적인 세트의 접점을 갖는 것을 선택하도, 본 발명은 두 세트의 접점을 제공한다. 제조자가 도 4b 또는 6b에 도시된 종래 세트의 접점을 선택할 때, 리드의 근접 단부(13)는 열 전도(상부 냉각)가 용이하도록 다이 패드(14)가 노출된 상태로 절연성재로 덮인다.
도 4a, 4b에 도시된 제 1 실시예의 상부 및 하부에 관하여, MLP형 풋프린트의 경우에는, 상부에 보여지는 것은 마운팅 풋프린트(도 4a)가 되며, 하부클립은 드레인 라우팅 및 동시에 히트 싱크(HeatSink)로 제공된다. 드레인 리드(76)의 단부 및 게이트 리드 및 소스 리드(73(G), 73(S))의 단부는 납땜가능한 고전도성의 폴리머(다우 코닝에 의해 제조되는)로 확장된다. 확장이 화합물의 에지까지 행해져 화합물이 납땜되도록 하며, 이는 종래의 MLP 풋프린트를 패턴화한다. 폴리머는 화합물 및 리드(76, 73(G/S))에 접착된다.
비아 홀을 포함하는 회로 레이 아웃용으로 패키지의 하측을 활용할 필요가 있는 경우에는, 하측의 회로 및 비아 홀로부터 다이 어태치 패드를 전기적으로 절연하는 솔더 마스크(74)로 다이 어태치 패드(14)를 덮는다.
발명의 주요 특성 중 하나는 두 개 이상의 풋프린트에 공통 세트의 구성 요소 및 공통 세트의 공정 단계를 적용할 수 있다는 점이다. 여기서, "풋프린트"란 용어는, 전자 시스템의 일부가 될 패키징된 장치에 대한 외부 면적을 의미한다. 예를 들면, 몇몇의 유명한 풋프린트 패키지는 랜디드 그리드 패키지(상기 기술된), 볼 그리드 패키지 및 몰딩된 리들리스 패키지(MLP)를 포함한다. 도 2 및 3에 도시된 실시예는 볼 그리드 형 패키지뿐 아니라 랜디드 그리드 버전과도 호환가능하다. 다음은 본 발명이 볼 그리드 어레이의 요구사항을 어떻게 만족시키는가, 및 제 3 풋프린트, 몰딩된 리들리스 패키지(MLP)가 어떻게 본 발명에 적용되는가를 설명한다.
도 5a,5b,6a,6b에는 볼 그리드 어레이 풋프린트의 실시예가 도시된다. 이러한 특성은, 소스 및 게이트 리드의 외부 단자가 볼-형 연결이 아닌 평평한 랜드-형 연결을 갖는다는 점을 제외하고, 도 2a,2c,4a,4b와 동일하다. 도 6a,6b에 도시된 패키지를 만들기 위한 공정은 도 4a,4b에 도시된 공정과 동일하다.
도 7a 내지 7b는 제 3 실시예를 도시하며, 소스 및 게이트 리드로서 외부 패키지의 동일측으로 드레인 접점을 지지하도록 드레인 리드가 사용됨에 따라, MLP 풋프린트의 요구사항을 만족하는 MLP를 구현한다. 패키지(63)에서, 상부측은 히트 싱크로서 작동하는 클립(30)을 갖으며, 리드의 말단부는 절연성 코팅으로 덮인다. 패키지(63)의 하면은 적어도 하나의 게이트 접점(64), 커다란 소스 접점(다이 어태치 패드(14)의 형태) 및 드레인용 전기 접점을 소스 및 게이트용 전기 접점과 동일면에 지지하는 드레인 리드의 말단부에 의해 제공되는 게이트 접점(65.1 내지 65.4)을 갖는다. 도 8c에 도시된 바와 같이, 하측 접점에는 리드의 노출된 단부로부터 패키징된 장치의 말단부 에지로 접점을 확산하도록, 솔더 마스크(66) 및 전도성의 납땜가능한 폴리머(67)가 프린트된다.
MLP 풋프린트 실시예(63)를 만들기 위한 공정이 도 9a 내지 9b에 도시된다. 리세스된 다이 어태치 패드(14), 및 말단부와 근접 단부를 갖는 다중 리드를 포함하는 리드 프레임(10)이 제공된다. 반도체 다이(20)가 패드(14)에 부착되고, 조립된 장치는 캡슐화된 수지(16)로 몰딩된다(도 9c 참조). 이후, 공통 페이스트(17)가 장치(20)의 드레인 표면 및 드레인 리드(65.1 내지 65.4)에 가해진다. 평평한 직방형의 전도성 클립(30)은 페이스트(14)에 의해 다이 어태치 패드 및 말단부에 지지된다. 조립은 환류되어 클립을 패키지에 영구적으로 부착한다. 패키지의 하부는 게이트 단자(13), 소스 단자(패드(14)), 및 드레인 단자, 드레인 리드의 단부를 포함하여, 모든 외부 단자를 포함한다.
도 10a 및 10b를 참조하여, 기본적인 저비용 드레인 클립(30)과 변형된 드레인 클립(50)을 비교할 수 있다. 변형된 클립은 하나의 에지를 따라 형성된 홈(51) 및 중심 영역에 형성된 홈(52)의 어레이를 포함한다. 홈(51,52)은 드레인 리드 및 다이의 제 1 면(26)의 소스-게이트 어레이의 말단부의 위치에 각각 상응한다. 홈의 타깃 깊이는 약 50 마이크론이며 홈은 클립(30) 및 다이, 그리고 리드 간의 기계적 및 전기적 접점의 신뢰성을 향상시킨다. 홈은 저렴하며 클립(30)에 상당한 응력을 가하지 않는 단순한 스탬핑 동작에 의해 만들어진다. 다이 패드(14)의 홈은 소스 범프의 위치에 상응한다.
유사하게 개선된 클립(60)이 MLP 풋프린트를 위해 제공된다. 하나의 개선된 실시예에서, 클립(60)은 스탬핑되어, 하나의 에지를 따라 재료를 제거하여 손가락-형의 드레인 돌출부(62)를 형성한다. 핑거 및 클립의 중심 부분에는 동시에 또는 이후에 스탬핑하여 홈(63,64)이 각각 형성된다.
본 발명의 요지 및 범위를 벗어나지 않는 범위에서, 다양한 변형과 변경이 가능하다. 상기 실시예는 볼 발명을 제시하려는 것일 뿐 본 발명이 이러한 실시예에만 국한되는 것은 아니다. 본 발명의 범위는 실시예보다는 첨부된 청구에 의해 제시되며, 청구의 범위 및 그와 동일한 의미 내에서 만들어진 다양한 변형은 모두 본 발명의 영역에 속하는 것으로 간주한다.

Claims (31)

  1. 반도체 장치용 패키지로서,
    제 1면 및 제 2면, 상기 제 1면의 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 장치;
    반도체 다이를 수용 및 지지하는 다이 어태치 패드,
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 드레인 리드, 및
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 소스 및 게이트 리드를 포함하며,
    모든 상기 리드의 말단부는 하나의 평면에 배치되며, 모든 상기 리드의 근접 단부는 상기 하나의 평면으로부터 이격된 또 다른 평면에 배치되는 리드 프레임;
    평평한 상기 드레인 접점에 부착되며, 상기 소스 및 게이트 리드의 말단부로부터 이격되고, 상기 드레인 리드의 말단부 위로 연장된 전도성 클립; 및
    상기 리드의 선택된 말단부 또는 근접 단부, 그리고 상기 전도성 클립의 제 2 면을 노출된 상태로 남겨두고, 상기 장치 및 리드 프레임을 캡슐화하는 절연성의 몰딩 수지를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  2. 제 1 항에 있어서,
    상기 전도성 클립은 상기 드레인 리드의 말단부에 연결되는 것을 특징으로 하는 반도체 장치용 패키지.
  3. 제 2 항에 있어서,
    상기 소스 및 드레인 리드의 말단부 또는 단부는 상기 패키지의 제 1 외면에서 노출되는 것을 특징으로 하는 반도체 장치용 패키지.
  4. 제 2 항에 있어서,
    상기 클립은 상기 드레인 리드의 말단부를 덮는 것을 특징으로 하는 반도체 장치용 패키지.
  5. 제 1 항에 있어서,
    상기 소스 및 게이트 리드의 노출된 단부에 볼 단자 또는 랜드 단자를 더 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  6. 제 1 항에 있어서,
    상기 클립은 상기 반도체 장치와 대향하는 면에 복수의 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  7. 제 1 항에 있어서,
    상기 클립은 하나의 에지를 따라 형성된 복수의 손가락-형 돌출부를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  8. 제 7 항에 있어서,
    상기 손가락-형 돌출부 및 클립의 중심부는 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  9. 제 1면 및 제 2면, 상기 제 1면의 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 반도체 장치용 패키지로서,
    반도체 다이를 수용 및 지지하는 다이 어태치 패드,
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 드레인 리드, 및
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 소스 및 게이트 리드를 포함하며,
    모든 상기 리드의 말단부는 하나의 평면에 배치되며, 모든 상기 리드의 근접 단부는 상기 하나의 평면으로부터 이격된 또 다른 평면에 배치되는 리드 프레임;
    평평한 상기 드레인 접점에 부착되며, 상기 소스 및 게이트 리드의 말단부로부터 이격되고, 상기 드레인 리드의 말단부를 덮는 전도성 클립;
    상기 소스 및 게이트 리드의 말단부를 노출된 상태로 남겨두고, 상기 장치 및 리드 프레임을 캡슐화하는 절연성의 몰딩 수지; 및
    노출된 소스 및 게이트 리드에 형성된 볼-형 단자를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  10. 제 9 항에 있어서,
    상기 클립은 상기 반도체 장치와 대향하는 면에 복수의 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  11. 제 9 항에 있어서,
    상기 클립은 하나의 에지를 따라 형성된 복수의 손가락-형 돌출부를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  12. 제 11 항에 있어서,
    상기 손가락-형 돌출부 및 클립의 중심부는 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  13. 제 1면 및 제 2면, 상기 제 1면의 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 반도체 장치용 패키지로서,
    반도체 다이를 수용 및 지지하는 다이 어태치 패드,
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드 로부터 이격된 말단부를 갖는 기다란 드레인 리드, 및
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 소스 및 게이트 리드를 포함하며,
    모든 상기 리드의 말단부는 하나의 평면에 배치되며, 모든 상기 리드의 근접 단부는 상기 하나의 평면으로부터 이격된 또 다른 평면에 배치되는 리드 프레임;
    평평한 상기 드레인 접점에 부착되며, 상기 소스 및 게이트 리드의 말단부로부터 이격되고, 상기 드레인 리드의 말단부를 덮는 전도성 클립; 및
    상기 소스 및 게이트 리드의 말단부를 노출된 상태로 남겨두고, 상기 장치 및 리드 프레임을 캡슐화하는 절연성성의 몰딩 수지; 및
    상기 노출된 소스 및 게이트 리드에 형성된 랜드-형 단자를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  14. 제 13 항에 있어서,
    상기 클립은 상기 반도체 장치와 대향하는 면에 복수의 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  15. 제 13 항에 있어서,
    상기 클립은 하나의 에지를 따라 형성된 복수의 손가락-형 돌출부를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  16. 제 15 항에 있어서,
    상기 손가락-형 돌출부 및 클립의 중심부는 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  17. 내용 없음
  18. 제 1면 및 제 2면, 상기 제 1면의 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 반도체 장치용 패키지로서,
    반도체 다이를 수용 및 지지하는 다이 어태치 패드,
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 드레인 리드, 및
    상기 다이 어태치 패드에 인접한 근접 단부 및 상기 다이 어태치 패드로부터 이격된 말단부를 갖는 기다란 소스 및 게이트 리드를 포함하며,
    모든 상기 리드의 말단부는 하나의 평면에 배치되며, 모든 상기 리드의 근접 단부는 상기 하나의 평면으로부터 이격된 또 다른 평면에 배치되는 리드 프레임;
    평평한 상기 드레인 접점에 부착되며, 상기 소스 및 게이트 리드의 말단부로부터 이격되고, 상기 드레인 리드의 말단부를 덮는 전도성 클립; 및
    상기 모든 리드의 근접 단부를 노출된 상태로 남겨두고, 상기 장치 및 리드 프레임을 캡슐화하는 절연성의 몰딩 수지를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  19. 제 18 항에 있어서,
    상기 클립은 상기 반도체 장치와 대향하는 면에 복수의 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  20. 제 18 항에 있어서,
    상기 클립은 하나의 에지를 따라 형성된 복수의 손가락-형 돌출부를 포함하는 것을 특징으로 하는 반도체 장치용 패키지.
  21. 제 20 항에 있어서,
    상기 손가락-형 돌출부 및 클립의 중심부는 홈을 갖는 것을 특징으로 하는 반도체 장치용 패키지.
  22. 제 1면 및 제 2면, 상기 제 1면의 양각된 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 반도체 장치를 조립 및 패키징하는 방법으로서, 상기 방법은:
    다이 어태치 패드 및 소스, 게이트, 그리고 드레인 리드를 포함하는 리드 프레임을 제공하는 단계로서, 여기서, 상기 드레인 리드는 상기 다이 어태치 패드의 인접한 일단에 구비되어 상기 다이 어태치 패드와 소스 및 게이트 리드로부터 전기적으로 절연되고 하나의 세트의 드레인 접점 패드에서 종료되고, 상기 소스 및 게이트 리드는 상기 다이 어태치 패드의 타단에 구비되어 소스 및 게이트 접점 패드에서 종료되는 리드 프레임을 제공하는 단계;
    다이의 양각된 소스 및 게이트 리드를 상기 다이 어태치 패드 및 상기 소스 및 게이트 리드에 부착함으로써, 상기 리드 프레임에 다이를 조립하는 단계;
    상기 다이의 드레인 접점 및 상기 소스 및 게이트 리드의 소스 및 게이트 접점 패드를 노출하는 영역을 갖는 일면을 갖는 패키지를 형성하기 위하여, 절연성 수지에 조립체를 몰딩함으로써, 조립된 다이 및 리드 프레임을 캡슐화하는 단계;
    노출된 접점 및 접점 패드를 갖는 면을 솔더 패터닝하는 단계;
    클립을 노출된 드레인 접점에 부착하는 단계; 및
    상기 노출된 접점 패드에 양각된 단자를 제공하고, 상기 드레인 및 드레인 접점 패드에 상기 클립을 연결하기 위하여 솔더를 환류하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  23. 제 22 항에 있어서,
    상기 리드는 절반-에칭되고, 상기 리드의 양각된 단자는 볼-형 단자인 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  24. 제 22 항에 있어서,
    상기 리드의 양각된 단자는 랜디드 단자인 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  25. 제 22 항에 있어서,
    상기 반도체 장치와 대향하는 클립의 면에 복수의 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  26. 제 22 항에 있어서,
    상기 클립의 하나의 에지를 따라 손가락-형의 복수의 돌출부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  27. 제 22 항에 있어서,
    상기 클립의 손가락-형 돌출부 및 중심부에 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  28. 제 1면 및 제 2면, 상기 제 1면의 양각된 소스 및 게이트 접점의 어레이, 및 상기 제 2 면의 드레인 접점을 갖는 반도체 장치를 조립 및 패키징하는 방법으로서, 상기 방법은:
    다이 어태치 패드 및 기다란 소스, 게이트, 그리고 드레인 리드를 포함하는 리드 프레임을 제공하는 단계로서, 여기서, 상기 기다란 드레인 리드는 상기 다이 어태치 패드의 인접한 일단에 구비되어 상기 다이 패드로부터 전기적으로 절연되고 상기 드레인 리드, 소스 및 게이트 리드의 대향하는 단부에 근접 단부 및 말단부 접점 패드를 갖으며 하나의 세트의 드레인 접점 패드에서 종료되고, 그리고, 상기 기다란 소스 및 게이트 리드는 상기 다이 어태치 패드의 타단에 구비되며 소스 및 게이트 접점 패드에서 종료되는 리드 프레임을 제공하는 단계;
    다이의 양각된 소스 및 게이트 리드를 상기 다이 어태치 패드 및 상기 소스 및 게이트 리드에 부착함으로써, 상기 리드 프레임에 다이를 조립하는 단계;
    상기 다이의 드레인 접점 및 말단의 드레인 접점 패드를 노출하는 영역을 갖는 일면, 그리고 상기 소스 및 게이트 접점 패드 및 급접한 드레인 접점 패드와 상응하는 영역을 노출하는 타면을 갖는 몰딩된 패키지를 형성하도록, 절연성 수지에 조립체를 몰딩함으로써 조립된 다이 및 리드 프레임을 캡슐화하는 단계;
    노출된 접점 및 말단의 드레인 접점 패드를 갖는 면을 솔더 패터닝하는 단계;
    클립을 노출된 드레인 접점 및 말단의 드레인 접점 패드에 부착하는 단계; 및
    패키지의 상기 타면이 노출된 소스, 게이트 및 근접 드레인 접점 패드를 갖도록, 상기 드레인 및 상기 말단의 드레인 접점 패드에 상기 클립을 연결하기 위하여, 솔더를 환류하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  29. 제 28항에 있어서,
    상기 반도체 장치와 대향하는 클립의 면에 복수의 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  30. 제 28 항에 있어서,
    상기 클립의 하나의 에지를 따라 손가락-형의 복수의 돌출부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
  31. 제 30 항에 있어서,
    상기 클립의 손가락-형 돌출부 및 중심부에 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립 및 패키징 방법.
KR1020087004549A 2005-08-30 2006-08-30 리버서블-다중 풋프린트 패키지 및 그 제조 방법 KR20080038180A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/215,485 US20070045785A1 (en) 2005-08-30 2005-08-30 Reversible-multiple footprint package and method of manufacturing
US11/215,485 2005-08-30

Publications (1)

Publication Number Publication Date
KR20080038180A true KR20080038180A (ko) 2008-05-02

Family

ID=37802901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004549A KR20080038180A (ko) 2005-08-30 2006-08-30 리버서블-다중 풋프린트 패키지 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20070045785A1 (ko)
KR (1) KR20080038180A (ko)
CN (1) CN101263596A (ko)
TW (1) TW200729447A (ko)
WO (1) WO2007027790A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004066A (ko) * 2019-07-03 2021-01-13 제엠제코(주) 반도체 패키지
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
TW200739758A (en) * 2005-12-09 2007-10-16 Fairchild Semiconductor Corporaton Device and method for assembling a top and bottom exposed packaged semiconductor
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
JP5025394B2 (ja) * 2007-09-13 2012-09-12 株式会社東芝 半導体装置及びその製造方法
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8963303B2 (en) * 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9852961B2 (en) * 2013-08-28 2017-12-26 Infineon Technologies Ag Packaged semiconductor device having an encapsulated semiconductor chip
KR20150035253A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 전력 반도체 패키지
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US10553524B2 (en) * 2017-10-30 2020-02-04 Microchip Technology Incorporated Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
CN110676317B (zh) * 2019-09-30 2022-10-11 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
KR102098337B1 (ko) * 2019-11-22 2020-04-07 제엠제코(주) 반도체 패키지의 다중 클립 본딩 장치
US11355470B2 (en) * 2020-02-27 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and methods of manufacturing semiconductor devices
DE102021124003A1 (de) 2021-09-16 2023-03-16 Infineon Technologies Ag Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7135761B2 (en) * 2004-09-16 2006-11-14 Semiconductor Components Industries, L.Lc Robust power semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
US11676931B2 (en) 2019-06-04 2023-06-13 Jmj Korea Co., Ltd. Semiconductor package
KR20210004066A (ko) * 2019-07-03 2021-01-13 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
TW200729447A (en) 2007-08-01
CN101263596A (zh) 2008-09-10
WO2007027790A2 (en) 2007-03-08
WO2007027790B1 (en) 2007-06-21
WO2007027790A3 (en) 2007-04-26
US20070045785A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR20080038180A (ko) 리버서블-다중 풋프린트 패키지 및 그 제조 방법
US7504733B2 (en) Semiconductor die package
US7800208B2 (en) Device with a plurality of semiconductor chips
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US9147649B2 (en) Multi-chip module
US7598603B2 (en) Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7663212B2 (en) Electronic component having exposed surfaces
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US6396138B1 (en) Chip array with two-sided cooling
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN104485321A (zh) 半导体管芯封装件及其制造方法
CN115985868A (zh) 具有双侧冷却的功率模块封装
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
CN108155168B (zh) 电子器件
JPH04293259A (ja) 半導体装置およびその製造方法
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
EP3474322B1 (en) Semiconductor device and method of manufacture
EP1696484B1 (en) Process for assembling a double-sided circuit component
US7589413B2 (en) Semiconductor device comprising a vertical semiconductor component and method for producing the same
JP3500015B2 (ja) 半導体装置及びその製造方法
CN113410185B (zh) 功率半导体器件封装结构及其制造方法
US20240055331A1 (en) Small outline transistor with thermal flat lead
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid