KR20150035253A - 전력 반도체 패키지 - Google Patents

전력 반도체 패키지 Download PDF

Info

Publication number
KR20150035253A
KR20150035253A KR20130115583A KR20130115583A KR20150035253A KR 20150035253 A KR20150035253 A KR 20150035253A KR 20130115583 A KR20130115583 A KR 20130115583A KR 20130115583 A KR20130115583 A KR 20130115583A KR 20150035253 A KR20150035253 A KR 20150035253A
Authority
KR
South Korea
Prior art keywords
circuit pattern
molding member
present
lead frame
semiconductor element
Prior art date
Application number
KR20130115583A
Other languages
English (en)
Inventor
오규환
양시중
유도재
곽영훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130115583A priority Critical patent/KR20150035253A/ko
Priority to US14/288,210 priority patent/US20150091146A1/en
Publication of KR20150035253A publication Critical patent/KR20150035253A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전력 반도체 패키지에 관한 것이다.
본 발명의 실시 예에 따른 전력 반도체 패키지는 반도체 소자, 반도체 소자에 형성되는 회로 패턴, 반도체 소자 및 회로 패턴을 매립하되, 회로 패턴의 일면이 노출되도록 형성되는 몰딩 부재 및 몰딩재에 의해 노출된 회로 패턴에 접합되며, 비전도성 물질로 형성된 방열 부재를 포함할 수 있다.

Description

전력 반도체 패키지{Power Semiconductor Package}
본 발명은 전력 반도체 패키지에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 갖기 시작했다.
전력 패키지의 확대 적용에 따라 시장의 요구는 더욱더 다기능 소형화되고 있으며, 이에 따른 전자 부품의 발열 문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
따라서, 전력 패키지의 효율 증가와 고신뢰성 확보를 위해서는 상기와 같은 발열 문제를 해결할 수 있는 구조가 필요하다. 이와 같은 발열 문제를 해결하기 위해서 전력 패키지의 일면에 전력 패키지를 냉각하기 위한 냉각 수단을 형성할 수 있다.(미국등록특허 제 6344686호)
본 발명의 일측면은 방열 성능을 향상시킬 수 있는 전력 반도체 패키지를 제공하는 데 있다.
본 발명의 실시 예에 따르면, 반도체 소자, 반도체 소자에 형성되는 회로 패턴, 반도체 소자 및 회로 패턴을 매립하되, 회로 패턴의 일면이 노출되도록 형성되는 몰딩 부재 및 몰딩재에 의해 노출된 회로 패턴에 접합되며, 비전도성 물질로 형성된 방열 부재를 포함하는 전력 반도체 패키지가 제공된다.
반도체 소자와 회로 패턴 사이에 형성되어 상호 접착시키는 접착 부재를 더 포함할 수 있다.
접착 부재는 솔더로 형성될 수 있다.
회로 패턴은 전도성 물질로 형성될 수 있다.
회로 패턴은 구리로 형성될 수 있다.
일단은 회로 패턴과 접합되며, 타단은 몰딩 부재 외부로 돌출되는 리드 프레임을 더 포함할 수 있다.
리드 프레임은 전도성 물질로 형성될 수 있다.
리드 프레임은 구리로 형성될 수 있다.
회로 패턴은 측면의 일부가 볼록하게 돌출된 구조를 갖도록 형성될 수 있다.
회로 패턴은 측면의 일부가 오목하게 함몰된 구조를 갖도록 형성될 수 있다.
회로 패턴은 측면에 상부로 돌출된 고리 구조를 갖도록 형성될 수 있다.
반도체 소자는 다수개가 형성될 수 있다.
반도체 소자는 전력 소자 및 제어 소자 중 적어도 하나를 포함할 수 있다.
회로 패턴은 다수개의 반도체 소자에 각각 형성될 수 있다.
방열 부재는 다수개의 회로 패턴에 동시에 접합될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 전력 반도체 패키지는 반도체 소자가 실장된 회로 패턴과 방열 부재를 직접 접촉시켜 방열 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 전력 반도체 패키지를 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 회로 패턴과 몰딩 부재를 나타낸 예시도이다.
도 3은 본 발명의 실시 예에 따른 회로 패턴의 구조를 나타낸 예시도이다.
도 4는 본 발명의 실시 예에 따른 회로 패턴의 다른 구조를 나타낸 예시도이다.
도 5는 본 발명의 실시 예에 따른 회로 패턴의 또 다른 구조를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 전력 반도체 패키지를 나타낸 예시도이다.
도 1을 참조하면, 전력 반도체 패키지(100)는 반도체 소자(110), 회로 패턴(120), 접착 부재(130), 몰딩 부재(140), 리드 프레임(150) 및 방열 부재(160)를 포함할 수 있다.
반도체 소자(110)는 전력 소자 및 제어 소자 중 적어도 하나를 포함할 수 있다. 본 발명의 실시 예에서, 반도체 소자(110)는 하나 이상의 전력 소자만으로 이루어질 수 있다. 또는 반도체 소자(110)는 전력 소자와 제어 소자를 포함하는 하나 이상의 그룹으로 이루어질 수 있다.
예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등을 포함할 수 있다. 또한, 제어 소자는 제어 IC(Control Integrated Circuit) 등을 포함할 수 있다.
회로 패턴(120)은 반도체 소자(110)의 일면에 형성될 수 있다. 회로 패턴(120)은 전기 신호를 전달하는 역할을 수행할 수 있다. 이때, 회로 패턴(120)은 반도체 소자(110)와 전기적으로 연결될 수 있다. 또는 회로 패턴(120)은 반도체 소자(110)와 전기적으로 연결되지 않아도 별도의 전기 신호 전달을 위한 역할을 수행할 수 있다. 또한, 회로 패턴(120)은 반도체 소자(110)에서 발생한 열을 방열 부재(160)로 전달할 수 있다. 본 발명의 실시 예에서, 회로 패턴(120)은 전도성 물질로 형성될 수 있다. 예를 들어, 전도성 물질은 구리가 될 수 있다. 그러나 회로 패턴(120)의 재질은 구리에 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 전도성 물질 중 어느 것도 적용될 수 있다.
반도체 소자(110)가 다수개가 형성된 경우, 필요에 따라 회로 패턴(120) 역시 다수개가 형성될 수 있다. 따라서 회로 패턴(120)은 각각의 반도체 소자(110)에 형성될 수 있다.
또한, 회로 패턴(120)은 도시된 바와 같이, 일면이 몰딩 부재(140)로부터 노출되도록 형성될 수 있다. 이와 같은 구조는 도 2에서 자세히 도시 및 설명하도록 한다.
또한, 본 발명의 실시 예에서, 회로 패턴(120)의 측면은 패터닝 될 수 있다. 예를 들어, 회로 패턴(120)의 측면은 일부가 절곡된 오목한 구조를 갖도록 형성될 수 있다. 또는 회로 패턴(120)의 측면은 일부가 측면으로부터 돌출된 구조를 갖도록 형성될 수 있다. 또는 회로 패턴(120)의 측면은 상부로 돌출된 고리 구조를 갖도록 형성될 수 있다. 이와 같은 회로 패턴(120)의 구조는 회로 패턴(120)과 몰딩 부재(140) 간의 접합 면적을 증가시켜 상호 접착력을 향상 시킬 수 있다.
접착 부재(130)는 회로 패턴(120)과 반도체 소자(110) 사이에 형성될 수 있다. 접착 부재(130)는 회로 패턴(120)과 반도체 소자(110) 간의 접착력을 향상시킬 수 있다. 예를 들어, 접착 부재(130)는 솔더(Solder)로 형성될 수 있다. 그러나 접착 부재(130)의 재질은 솔더에 한정되는 것은 아니다. 접착 부재(130)는 회로 기판 분야에서 사용되는 것으로, 접착력을 향상시킬 수 있는 재질 중 어느 것도 적용될 수 있다.
몰딩 부재(140)는 반도체 소자(110) 및 회로 패턴(120)을 둘러싸도록 형성될 수 있다. 몰딩 부재(140)는 반도체 소자(110) 및 회로 패턴(120)이 외부의 환경으로부터 손상되는 것을 방지하기 위해서 형성될 수 있다. 이때, 몰딩 부재(140)는 회로 패턴(120)의 일면을 노출 시킬 수 있다. 즉, 몰딩 부재(140)의 일면과 회로 패턴(120)의 일면이 동일 선상에 위치될 수 있다. 예를 들어, 몰딩 부재(140)는 EMC(Epoxy Molding Compound)로 형성될 수 있다.
리드 프레임(150)은 전력 반도체 패키지(100)와 외부를 전기적으로 연결하기 위해 형성될 수 있다. 리드 프레임(150)의 일단은 회로 패턴(120)과 연결될 수 있다. 또한, 리드 프레임(150)의 타단은 몰딩 부재(140)의 외부로 돌출되도록 형성될 수 있다. 이때, 리드 프레임(150)의 일면은 회로 패턴(120)과 마찬가지로 몰딩 부재(140)로부터 노출되도록 형성될 수 있다. 본 발명의 실시 예에서 리드 프레임(150)과 회로 패턴(120)을 개별적인 구성부로 설명하였다. 그러나 리드 프레임(150)과 회로 패턴(120)은 개별적으로 형성되어 접합될 수 있지만, 일체형으로 형성될 수 있다.
방열 부재(160)는 회로 패턴(120)에 형성될 수 있다. 방열 부재(160)는 몰딩 부재(140)로부터 노출된 회로 패턴(120)에 직접 접합될 수 있다. 종래에는 회로 패턴과 방열 부재 사이에 절연을 위한 절연층이 형성되어 있었다. 따라서, 종래에는 반도체 소자에서 발생한 열이 회로 패턴과 절연층을 거쳐 방열 부재로 전달되었다. 이와 같은 경우, 반도체 소자와 방열 부재 사이의 회로 패턴과 절연층에 의해서 열 저항이 높아지고, 이에 따라 열전도도 역시 낮아져 방열 효과가 감소한다. 그러나 본 발명의 실시 예에서는 방열 부재(160)가 회로 패턴(120)과 직접 접합되는 구조로, 반도체 소자(110)에서 발생한 열이 회로 패턴(120)만을 거쳐 방열 부재(160)로 전달될 수 있다. 따라서, 본 발명의 실시 예에 따른 회로 패턴(120)과 방열 부재(160)가 직접 접합되는 구조는 열 저항을 감소시켜 방열 효과를 향상시킬 수 있다.
이때, 본 발명의 실시 예에 따른 방열 부재(160)는 비전도성 물질로 형성될 수 있다. 이는 다수개의 회로 패턴(120)들 사이의 절연 및 회로 패턴(120)과 방열 부재(160) 간의 절연을 이룰 수 있다.
도 2는 본 발명의 실시 예에 따른 회로 패턴과 몰딩 부재를 나타낸 예시도이다.
도 2에 도시된 바와 같이, 회로 패턴(120)의 일면은 몰딩 부재(140)로부터 노출되도록 형성될 수 있다. 또한, 회로 패턴(120)의 타면은 몰딩 부재(140) 내부에 매립될 수 있다. 회로 패턴(120)의 타면에 위치하는 반도체 소자(도 1의 110) 역시 몰딩 부재(140)에 매립될 수 있다.
또한, 리드 프레임(150)의 일단도 몰딩 부재(140)에 매립되도록 형성될 수 있다. 여기서, 리드 프레임(150)의 일단은 회로 패턴(120)과 접합 되거나 몰딩 부재(140) 내부의 기타 구성부와 접합될 수 있다. 리드 프레임(150)의 일단 역시, 일면은 몰딩 부재(140)로부터 노출되며, 타면은 몰딩 부재(140) 내부에 매립될 수 있다.
이와 같이 회로 패턴(120)의 일면이 몰딩 부재(140)의 일면에 노출되도록 형성됨으로써, 방열 부재(도 1의 160)가 회로 패턴(120)과 직접 접촉될 수 있다. 따라서, 반도체 소자(도 1의 110)에서 발생한 열이 회로 패턴(120)만 통과하여 방열 부재(도 1의 160)로 전도됨에 따라 방열 효과가 향상될 수 있다.
도 3은 본 발명의 실시 예에 따른 회로 패턴의 구조를 나타낸 예시도이다.
도 3을 참조하면, 회로 패턴(120)은 측면에 돌출부(121)가 형성될 수 있다. 돌출부(121)는 회로 패턴(120)의 측면의 일부가 볼록하게 돌출되도록 형성될 수 있다.
회로 패턴(120)에 몰딩 부재(140)를 형성할 때, 회로 패턴(120)의 돌출부(121)에 의해서 몰딩 부재(140)와 회로 패턴(120) 간의 접합 면적이 증가한다. 이와 같이 접합 면적 증가에 따라 회로 패턴(120)과 몰딩 부재(140) 간의 접착력이 증가하고, 전력 반도체 패키지(도 1의 100)의 신뢰성이 향상될 수 있다.
아래 [표 1]은 종래의 전력 반도체 패키지와 본 발명의 실시 예에 따른 전력 반도체 패키지의 열 저항 변화를 나타낸 것이다.
종래의 전력 반도체 패키지는 회로 패턴의 일면에 절연층 및 금속층이 형성되는 구조이다. 본 발명의 실시 예에 따른 전력 반도체 패키지(100)는 회로 패턴(120)이 몰딩 부재(140)에 노출되도록 형성된 구조이다. 이때 반도체 소자의 크기는 11×11㎟이다.
Material K(W/ mk ) L( mm ) 종래방식 본 발명의 실시 예
접착 부재 40 0.08 0.017 0.017
회로 패턴 350 0.3 0.007 0.007
절연층 5 0.08 0.132 -
금속층 140 2 0.118 -
Total 열 저항 0.274 0.024
또한, 열 저항은 하기 [식 1]과 같이 나타낼 수 있다.
[식 1]
열 저항 = 길이(L) / [열전도율(K)×면적(A)]　
[표 1]에서 확인할 수 있듯이 종래 방식에 비해 본 발명의 실시 예의 열 저항이 작은 것을 알 수 있다. 종래 방식의 경우, 절연층과 금속층을 포함하고 있어 본 발명의 실시 예에 비해 약 12배 정도 높은 열 저항값이 나타나고 있다.
이와 같은 결과를 접합 온도(Junction Temperature)로 환산하면, 아래 [표 2]와 같이 나타낼 수 있다.
항목 종래 방식 본 발명의 실시 예
Case Temp. (℃) 45 45
Power loss (W) 50 50
Thermal resistance (℃/W) 0.274 0.024
Junction Temp . (℃) 58.7 46.2
[표 2]에서 확인할 수 있듯이, 종래 방식의 접합 온도가 본 발명의 실시 예에 비해 27% 높은 것을 확인할 수 있다. 즉, 본 발명의 실시 예에 따른 전력 반도체 패키지(100)는 회로 패턴(120)과 방열 부재(160) 사이에 종래의 절연층 및 금속층을 삭제할 수 있어 열 을 감소시킬 수 있다. 이에 따라 반도체 소자(110)의 접합 온도를 낮출 수 있으므로, 전력 반도체 패키지(100)의 방열 성능을 향상시킬 수 있다.
도 4는 본 발명의 실시 예에 따른 회로 패턴의 다른 구조를 나타낸 예시도이다.
도 4를 참조하면, 회로 패턴(120)은 측면에 함몰부(122)가 형성될 수 있다. 함몰부(122)는 회로 패턴(120)의 측면의 일부가 오목하게 함몰되도록 형성될 수 있다.
회로 패턴(120)에 몰딩 부재(140)를 형성할 때, 회로 패턴(120)의 함몰부(122)에 몰딩 부재(140)가 채워질 수 있다. 따라서, 회로 패턴(120)의 함몰부(122)에 의해서 회로 패턴(120)과 몰딩 부재(140) 간의 접합 면적이 증가한다.
함몰부(122)의 일면은 회로 패턴(120)의 일면으로, 몰딩 부재(140)로부터 노출되는 부분이다. 또한, 함몰부(122)의 타면은 회로 패턴(120)의 타면으로, 몰딩 부재(140)에 매립되는 부분이다.
본 발명의 실시 예에서, 회로 패턴(120)의 함몰부(122)는 경사진 면을 갖도록 형성될 수 있다. 도 4에 도시된 바에 따르면, 함몰부(122)는 일면에서 타면으로 갈수록 회로 패턴(120)의 측면선상으로부터 가까워질 수 있다. 따라서, 함몰부(122)는 타면에서 일면으로 갈수록 더 많은 몰딩 부재(140)가 채워질 수 있다. 따라서, 회로 패턴(120)이 몰딩 부재(140)로부터 이탈되는 것을 방지할 수 있다.
도 5는 본 발명의 실시 예에 따른 회로 패턴의 또 다른 구조를 나타낸 예시도이다.
도 5를 참조하면, 회로 패턴(120)은 측면에 고리부(123)가 형성될 수 있다. 고리부(123)는 회로 패턴(120)의 측면에 상부로 돌출된 고리 구조로 형성될 수 있다.
회로 패턴(120)에 몰딩 부재(140)를 형성할 때, 회로 패턴(120)의 고리부(123)까지 몰딩 부재(140)가 채워질 수 있다. 따라서, 회로 패턴(120)의 고리부(123)에 의해서 회로 패턴(120)과 몰딩 부재(140) 간의 접합 면적이 증가한다.
본 발명의 실시 예로 회로 패턴(120)과 몰딩 부재(140) 간의 접착력 향상을 위해서 회로 패턴(120)의 측면에 함몰부(122), 돌출부(121) 및 고리부(123)가 실시 예 별로 따로 형성됨을 예시로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 하나의 회로 패턴(120)에는 함몰부(122), 돌출부(121) 및 고리부(123) 중 2개 이상이 복합적으로 형성될 수 있다. 또한, 회로 패턴(120)은 함몰부(122), 돌출부(121) 및 고리부(123) 구조에 한정되지 않고, 몰딩 부재(140)와 접합 면적을 증가할 수 있는 어떠한 구조로도 패터닝 될 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 전력 반도체 패키지에 관한 예시도이다.
도 6을 참조하면, 전력 반도체 패키지(200)는 제1 반도체 소자(211), 제2 반도체 소자(212), 제1 회로 패턴(221), 제2 회로 패턴(222), 접착 부재(230), 몰딩 부재(240), 제1 리드 프레임(251), 제2 리드 프레임(252) 및 방열 부재(260)를 포함할 수 있다.
제1 반도체 소자(211) 및 제2 반도체 소자(212)는 전력 소자 및 제어 소자 중 적어도 하나를 포함할 수 있다. 본 발명의 실시 예에서, 제1 반도체 소자(211)는 전력 소자일 수 있다. 또한, 제2 반도체 소자(212)는 제어 소자 일 수 있다. 예를 들어, 전력 소자는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등을 포함할 수 있다. 또한, 제어 소자는 제어 IC(Control Integrated Circuit) 등을 포함할 수 있다.
그러나 제1 반도체 소자(211)와 제2 반도체 소자(212)의 종류는 이에 한정되는 것은 아니다.
제1 회로 패턴(221)은 제1 반도체 소자(211)의 일면에 형성될 수 있다. 제1 회로 패턴(221)은 제1 반도체 소자(211)와 전기적으로 연결될 수 있다. 또는 제1 회로 패턴(221)은 제1 반도체 소자(211)와 전기적으로 연결되지 않아도 별도의 전기 신호 전달을 위한 역할을 수행할 수 있다.
제2 회로 패턴(222)은 제2 반도체 소자(212)의 일면에 형성될 수 있다. 제2 회로 패턴(222)은 제2 반도체 소자(222)와 전기적으로 연결될 수 있다. 또는 제2 회로 패턴(222)은 제2 반도체 소자(222)와 전기적으로 연결되지 않아도 별도의 전기 신호 전달을 위한 역할을 수행할 수 있다.
본 발명의 실시 예에서, 제1 회로 패턴(221) 및 제2 회로 패턴(222)은 전도성 물질로 형성될 수 있다. 예를 들어, 전도성 물질은 구리가 될 수 있다. 그러나 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 재질은 구리에 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 전도성 물질 중 어느 것도 적용될 수 있다.
또한, 제1 회로 패턴(221) 및 제2 회로 패턴(222)은 도시된 바와 같이, 타면은 몰딩 부재(240)에 매립되며, 일면은 몰딩 부재(240)로부터 노출되도록 형성될 수 있다.
또한, 본 발명의 실시 예에서, 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 측면은 패터닝 될 수 있다. 예를 들어, 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 측면은 일부가 절곡된 오목한 구조를 갖도록 형성될 수 있다. 또는 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 측면은 일부가 측면으로부터 돌출된 구조를 갖도록 형성될 수 있다. 또는 제1 회로 패턴(221) 및 제2 회로 패턴(222)은 측면에 상부로 돌출된 고리 구조를 갖도록 형성될 수 있다. 이와 같은 구조는 제1 회로 패턴(221) 및 제2 회로 패턴(222)과 몰딩 부재(240) 간의 접합 면적을 증가시켜 상호 접착력을 향상 시킬 수 있다.
접착 부재(230)는 제1 회로 패턴(221)과 제1 반도체 소자(211) 사이에 형성될 수 있다. 또한, 접착 부재(230)는 제2 회로 패턴(222)과 제2 반도체 소자(212) 사이에 형성될 수 있다. 이와 같이 형성된 접착 부재(230)는 제1 회로 패턴(221)과 제1 반도체 소자(211) 및 제2 회로 패턴(222)과 제2 반도체 소자(212) 간의 접착력을 향상시킬 수 있다. 예를 들어, 접착 부재(230)는 솔더(Solder)로 형성될 수 있다. 그러나 접착 부재(230)의 재질은 솔더에 한정되는 것은 아니다. 접착 부재(230)는 회로 기판 분야에서 사용되는 것으로, 접착력을 향상시킬 수 있는 재질 중 어느 것도 적용될 수 있다.
몰딩 부재(240)는 제1 반도체 소자(211), 제2 반도체 소자(212), 제1 회로 패턴(221) 및 제2 회로 패턴(222)을 매립하도록 형성될 수 있다. 몰딩 부재(240)는 내부에 위치한 구성부들이 외부의 환경으로부터 손상되는 것을 방지하기 위해서 형성될 수 있다. 이때, 몰딩 부재(240)는 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 일면을 노출 시킬 수 있다. 즉, 몰딩 부재(240)의 일면과 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 일면이 동일 선상에 위치될 수 있다. 예를 들어, 몰딩 부재(240)는 EMC(Epoxy Molding Compound)로 형성될 수 있다.
제1 리드 프레임(251) 및 제2 리드 프레임(252)은 전력 반도체 패키지(200)와 외부를 전기적으로 연결하기 위해 형성될 수 있다. 제1 리드 프레임(251)의 일단은 제1 회로 패턴(221)과 연결될 수 있다. 또한, 제1 리드 프레임(251)의 타단은 몰딩 부재(240)의 외부로 돌출되도록 형성될 수 있다. 제2 리드 프레임(252)의 일단은 제2 회로 패턴(222)과 연결될 수 있다. 또한, 제2 리드 프레임(252)의 타단은 몰딩 부재(240)의 외부로 돌출되도록 형성될 수 있다. 이때, 제1 리드 프레임(251) 및 제2 리드 프레임(252)의 일면은 몰딩 부재(240)로부터 노출되도록 형성될 수 있다. 본 발명의 실시 예에서 제1 리드 프레임(251)과 제1 회로 패턴(221)을 개별적인 구성부로 설명하였다. 그러나 제1 리드 프레임(251)과 제2 회로 패턴(222)은 개별적으로 형성되어 접합될 수 있지만, 일체형으로 형성될 수 있다. 제2 리드 프레임(252)과 제2 회로 패턴(222) 역시 각각 개별적으로 형성될 수 있지만, 일체형으로 형성될 수 있다.
방열 부재(260)는 제1 회로 패턴(221) 및 제2 회로 패턴(222)에 형성될 수 있다. 즉, 방열 부재(260)는 몰딩 부재(240)로부터 노출된 제1 회로 패턴(221) 및 제2 회로 패턴(222)의 일면에 직접 접합될 수 있다. 본 발명의 실시 예에서, 방열 부재(260)는 직접 접합되는 회로 패턴들 간의 절연을 위해서 비전도성 물질로 형성될 수 있다. 본 발명의 실시 예에서 방열 부재(260)가 비전도성 물질로 형성됨에 따라 종래에 회로 패턴들 간의 절연을 위해서 형성된 절연층을 생략할 수 있다.
따라서, 본 발명의 실시 예에 따른 전력 반도체 패키지(200)는 비전도성의 방열 부재(260)에 의해서 절연층을 생략할 수 있다. 이에 따라 제1 회로 패턴(221) 및 제2 회로 패턴(222)과 방열 부재(260) 간의 열 저항이 감소되어, 방열 효과가 향상된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200: 전력 반도체 패키지
110: 반도체 소자
120: 회로 패턴
121: 돌출부
122: 함몰부
123: 고리부
130, 230: 접착 부재
140, 240: 몰딩 부재
150: 리드 프레임
160, 260: 방열 부재
211: 제1 반도체 소자
212: 제2 반도체 소자
221: 제1 회로 패턴
222: 제2 회로 패턴
251: 제1 리드 프레임
252: 제2 리드 프레임

Claims (15)

  1. 반도체 소자;
    상기 반도체 소자에 형성되는 회로 패턴;
    상기 반도체 소자 및 상기 회로 패턴을 매립하되, 상기 회로 패턴의 일면이 노출되도록 형성되는 몰딩 부재; 및
    상기 몰딩재에 의해 노출된 상기 회로 패턴에 접합되며, 비전도성 물질로 형성된 방열 부재;
    를 포함하는 전력 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 반도체 소자와 회로 패턴 사이에 형성되어 상호 접착시키는 접착 부재를 더 포함하는 전력 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 접착 부재는 솔더로 형성되는 전력 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 회로 패턴은 전도성 물질로 형성되는 전력 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 회로 패턴은 구리로 형성되는 전력 반도체 패키지.
  6. 청구항 1에 있어서,
    일단은 상기 회로 패턴과 접합되며, 타단은 상기 몰딩 부재 외부로 돌출되는 리드 프레임을 더 포함하는 전력 반도체 패키지.
  7. 청구항 6에 있어서,
    상기 리드 프레임은 전도성 물질로 형성되는 전력 반도체 패키지.
  8. 청구항 6에 있어서,
    상기 리드 프레임은 구리로 형성되는 전력 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 회로 패턴은 측면의 일부가 볼록하게 돌출된 구조를 갖도록 형성된 전력 반도체 패키지.
  10. 청구항 1에 있어서,
    상기 회로 패턴은 측면의 일부가 오목하게 함몰된 구조를 갖도록 형성된 전력 반도체 패키지.
  11. 청구항 1에 있어서,
    상기 회로 패턴은 측면에 상부로 돌출된 고리 구조를 갖도록 형성된 전력 반도체 패키지.
  12. 청구항 1에 있어서,
    상기 반도체 소자는 다수개가 형성되는 전력 반도체 패키지.
  13. 청구항 1에 있어서,
    상기 반도체 소자는 전력 소자 및 제어 소자 중 적어도 하나를 포함하는 전력 반도체 패키지.
  14. 청구항 12에 있어서,
    상기 회로 패턴은 상기 다수개의 반도체 소자에 각각 형성되는 전력 반도체 패키지.
  15. 청구항 14에 있어서,
    상기 방열 부재는 상기 다수개의 회로 패턴에 동시에 접합되는 전력 반도체 패키지.
KR20130115583A 2013-09-27 2013-09-27 전력 반도체 패키지 KR20150035253A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130115583A KR20150035253A (ko) 2013-09-27 2013-09-27 전력 반도체 패키지
US14/288,210 US20150091146A1 (en) 2013-09-27 2014-05-27 Power semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130115583A KR20150035253A (ko) 2013-09-27 2013-09-27 전력 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20150035253A true KR20150035253A (ko) 2015-04-06

Family

ID=52739295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130115583A KR20150035253A (ko) 2013-09-27 2013-09-27 전력 반도체 패키지

Country Status (2)

Country Link
US (1) US20150091146A1 (ko)
KR (1) KR20150035253A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504105A (en) * 1982-09-21 1985-03-12 Amp Incorporated Release mechanism for a connector cover
US5184285A (en) * 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
US4994936A (en) * 1990-02-12 1991-02-19 Rogers Corporation Molded integrated circuit package incorporating decoupling capacitor
JP4090512B2 (ja) * 1997-04-08 2008-05-28 日本オプネクスト株式会社 光モジュール
US6193163B1 (en) * 1998-08-31 2001-02-27 The Standard Register Company Smart card with replaceable chip
TWM249277U (en) * 2003-07-18 2004-11-01 Hon Hai Prec Ind Co Ltd Electrical connector assembly
JP4053962B2 (ja) * 2003-10-15 2008-02-27 株式会社東芝 半導体装置
CN2687887Y (zh) * 2004-01-08 2005-03-23 富士康(昆山)电脑接插件有限公司 电连接器
US7118401B2 (en) * 2004-06-02 2006-10-10 Hon Hai Precision Ind. Co., Ltd Electrical connector with continuous support member
JP4215703B2 (ja) * 2004-11-04 2009-01-28 パナソニック株式会社 光学デバイスおよびその製造方法
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
DE102007011403A1 (de) * 2007-03-08 2008-09-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Frontseitig serienverschaltetes Solarmodul
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
TWM411712U (en) * 2011-01-27 2011-09-11 Hon Hai Prec Ind Co Ltd Electrical connector

Also Published As

Publication number Publication date
US20150091146A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
US6946740B2 (en) High power MCM package
US20140029201A1 (en) Power package module and manufacturing method thereof
JP6218898B2 (ja) 電力用半導体装置
US9633919B2 (en) Package structure with an elastomer with lower elastic modulus
US9693482B2 (en) Semiconductor device
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
KR20090103600A (ko) 전력 소자용 기판 및 이를 포함하는 전력 소자 패키지
JP2004047883A (ja) 電力半導体装置
JP2012099785A (ja) パワーパッケージモジュール及びその製造方法
EP3232468B1 (en) Heat dissipation structure of a semiconductor device
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
US20080054373A1 (en) Power semiconduction device and circuit module having such power semiconduction device
JP2013026296A (ja) パワーモジュール
CN210379025U (zh) 功率器件封装结构
US20140001611A1 (en) Semiconductor package
KR20150035253A (ko) 전력 반도체 패키지
CN107078106B (zh) 散热结构
JP2017204589A (ja) 放熱チップ及び放熱構造
KR101897304B1 (ko) 파워 모듈
KR20140074202A (ko) 반도체 장치 및 그 제조 방법
KR20150048459A (ko) 전력 모듈 패키지
CN210443546U (zh) 一种封装三极管
US20240096738A1 (en) Power semiconductor component and method for producing a power semiconductor component
JP2017069352A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application