JP4146888B2 - 半導体モジュールと半導体モジュールの製造方法 - Google Patents
半導体モジュールと半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP4146888B2 JP4146888B2 JP2008506882A JP2008506882A JP4146888B2 JP 4146888 B2 JP4146888 B2 JP 4146888B2 JP 2008506882 A JP2008506882 A JP 2008506882A JP 2008506882 A JP2008506882 A JP 2008506882A JP 4146888 B2 JP4146888 B2 JP 4146888B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet member
- conductive sheet
- semiconductor element
- heat
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
図1は実施形態1に係る半導体モジュール10の構成図であり、図1(a)はその上面図であり、図1(b)はその側面図である。なお、図1(b)では、導電性細線5,5,…を省略している。また、図2は、本実施形態における熱伝導性シート部材4の斜視図である。
W = (TS×S)/(LL×K)・・・・・・・・(1)
と表される。
W1 = (4×10-4)/(LL×K)・・・・・・・(2)
となる。
W2 = (2×10-3)/(LL×K)・・・・・・・(3)
となり、W2 は W1 の5倍となる。これにより、熱伝導性シート部材4は、シートの厚み方向にはシートの平面方向の5倍の熱量を伝えることが出来ることがわかる。言い換えると、上記式の W1 と W2 とを略同一にするには、シートの厚み方向の面積(実装面11aに接触している熱伝導性シート部材4の面積)がシートの平面方向の面積の 1/5 であればよい。
図4は、実施形態1の第1の変形例にかかる半導体モジュール110の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図5は、実施形態1の第2の変形例にかかる半導体モジュール210の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図6は、実施形態2にかかる半導体モジュール20の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図7は、実施形態3にかかる半導体モジュール30の構成図であり、図7(a)はその上面図であり、図7(b)はその側面図である。なお、同図では、導電性細線を省略している。図8は、本実施形態における熱伝導性シート部材4の斜視図である。
図10は、実施形態3の第1の変形例にかかる半導体モジュール130の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図11は、実施形態3の第2の変形例にかかる半導体モジュール230の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図12は、実施形態3の第3の変形例にかかる半導体モジュール330の構成を示す側面図である。なお、同図では、導電性細線を省略している。
図13は、実施形態3の第4の変形例にかかる半導体モジュール40の構成を示す側面図である。
図14は、実施形態4にかかる半導体モジュール50の構成図である。なお、同図では、導電性細線を省略している。
図15は、実施形態5にかかる半導体モジュール60の構成図である。なお、同図では、導電性細線を省略している。
図16は、実施形態5の第1の変形例にかかる半導体モジュール160の構成を示す側面図である。図17は、熱伝導性シート部材164の上部164aの形状を説明するための図である。なお、図16では、導電性細線を省略している。また、図17では、図を明瞭にするため、絶縁部材、放熱部材および冷却媒体1の冷却用フィンを省略している。
図19は、実施形態5の第2の変形例にかかる半導体モジュール260の構成を示す側面図である。
図21は、実施形態5の第3の変形例にかかる半導体モジュール360の構成を示す側面図である。なお、同図では、導電性細線を省略している。
上記実施形態1乃至5は、以下に示す構成であってもよい。
(実施例1)
実施例1では、上記実施形態1にかかる半導体モジュールと実質的に同一の半導体モジュール(以下、「本実施例の半導体モジュール」と記す)を用いた。また、図23に示す参考例の半導体モジュールを用いた。
(実施例2)
実施例2では、上記実施形態2にかかる半導体モジュールを用いた。すなわち、図6に示す半導体モジュールを用いた。
(実施例3)
実施例3では、上記実施形態3にかかる2つの半導体モジュール、すなわち、図7に示す半導体モジュールと図13に示す半導体モジュールとを用いた。
(実施例4)
実施例4では、上記実施形態4にかかる半導体モジュールと実質的に同一の半導体モジュールを用いた。すなわち、図14に示す半導体モジュールを用いた。
2,82 電子部品
3,83 半導体素子
4,84 熱伝導性シート部材
4a 上部
4b 下部
4c 側部
5 導電性細線
6 絶縁部材
7 放熱板
10,20,30,40,50,60,70,80,180 半導体モジュール
11a 実装面
13 電極端子
161 第1の領域
162 第2の領域
163 第3の領域
Claims (15)
- 実装面を有する冷却媒体と、
前記実装面に実装され、動作時に相対的に多くの熱を発する半導体素子と、
前記実装面に実装され、動作時に相対的に少ない熱を発する電子部品と、
前記半導体素子および前記電子部品のどちらか一方である対象部品の一部を覆う熱伝導性シート部材とを備え、
前記熱伝導性シート部材は、
前記実装面に接触している下部と、
前記下部から延び、前記対象部品の第1の側面を覆う側部とを有し、
前記下部の表面積が、当該熱伝導性シート部材の表面積の1/5以上であり、
前記対象部品とは異なる他方の部品は、前記対象部品に対して前記熱伝導性シート部材の前記側部を隔てた反対側に配置されていることを特徴とする半導体モジュール。 - 前記熱伝導性シート部材の熱伝導率は、400 W/(m・K)以上であることを特徴とする請求項1に記載の半導体モジュール。
- 前記熱伝導性シート部材は、グラファイトシートであることを特徴とする請求項2に記載の半導体モジュール。
- 前記熱伝導性シート部材は、前記側部から延び、前記対象部品の上面の少なくとも一部を覆う上部をさらに有していることを特徴とする請求項1に記載の半導体モジュール。
- 前記熱伝導性シート部材の前記下部は、前記実装面と前記対象部品の下面との間に挟まれていることを特徴とする請求項1に記載の半導体モジュール。
- 電極端子と、導電性細線とをさらに備え、
前記導電性細線は、前記対象部品から、前記熱伝導性シート部材の前記上部と前記下部との間を通って当該熱伝導性シート部材の外へ延び、前記電極端子に接続されていることを特徴とする請求項5に記載の半導体モジュール。 - 前記熱伝導性シート部材の前記下部は、前記実装面において前記対象部品と前記他方の部品との間に配置されていることを特徴とする請求項1に記載の半導体モジュール。
- 電極端子と、導電性細線とをさらに備え、
前記導電性細線は、前記対象部品から、前記熱伝導性シート部材の前記上部と前記実装面との間を通って当該熱伝導性シート部材の外へ延び、前記電極端子に接続されていることを特徴とする請求項7に記載の半導体モジュール。 - さらに、前記対象部品と前記熱伝導性シート部材との間に介在する絶縁部材を備えていることを特徴とする請求項1に記載の半導体モジュール。
- 前記電子部品は、前記半導体素子の上面よりも上に配置されることを特徴とする、請求項1に記載の半導体モジュール。
- さらに、前記実装面と前記半導体素子の下面との間に配置された放熱板を備えていることを特徴とする請求項1に記載の半導体モジュール。
- 表面積の 1/5 以上の面積を有する第1の部分が冷却媒体の実装面に接触するように、熱伝導性シート部材を前記実装面に配置する工程(a)と、
前記熱伝導性シート部材の第1の部分に、半導体素子および電子部品のどちらか一方である対象部品を実装する工程(b)と、
前記熱伝導性シート部材の第2の部分が前記対象部品の第1の側面を覆うように前記熱伝導性シート部材を曲げる工程(c)と、
前記対象部品とは異なる他方の部品を、前記対象部品に対して前記熱伝導性シート部材の前記第2の部分を隔てた反対側に実装する工程(d)と
を備えていることを特徴とする半導体モジュールの製造方法。 - 冷却媒体の実装面に、半導体素子および電子部品のどちらか一方である対象部品を実装する工程(a)と、
表面積の 1/5 以上の面積を有する第1の部分が前記冷却媒体の実装面に接触するとともに第2の部分が前記対象部品の第1の側面を覆うように熱伝導性シート部材を曲げて、当該熱伝導性シート部材を前記冷却部材の実装面に配置する工程(b)と、
前記対象部品とは異なる他方の部品を、前記対象部品に対して前記熱伝導性シート部材の前記第2の部分を隔てた反対側に実装する工程(c)と
を備えていることを特徴とする半導体モジュールの製造方法。 - 表面積の 1/5 以上の面積を有する第1の部分が冷却媒体の実装面に接触するように熱伝導性シート部材を前記実装面に配置し、前記熱伝導性シート部材の前記第1の部分に半導体素子を実装する工程(a)と、
前記半導体素子の上面の上方に電子部品を配置する工程(b)と、
第2の部分が前記半導体素子の上面の少なくとも一部を覆うように前記熱伝導性シート部材を曲げる工程(c)とを備えていることを特徴とする半導体モジュールの製造方法。 - 冷却媒体の実装面に半導体素子を実装し、前記半導体素子の上面よりも上に電子部品を配置する工程(a)と、
表面積の 1/5 以上の面積を有する第1の部分が前記冷却媒体の実装面に接触するとともに第2の部分が前記半導体素子の上面の少なくとも一部を覆うように前記熱伝導性シート部材を曲げて、当該熱伝導性シート部材を前記冷却媒体上に配置する工程(b)と
を備えていることを特徴とする半導体モジュールの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254173 | 2006-09-20 | ||
JP2006254173 | 2006-09-20 | ||
PCT/JP2007/067841 WO2008035614A1 (fr) | 2006-09-20 | 2007-09-13 | Module à semi-conducteur et procédé de fabrication du module à semi-conducteur |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4146888B2 true JP4146888B2 (ja) | 2008-09-10 |
JPWO2008035614A1 JPWO2008035614A1 (ja) | 2010-01-28 |
Family
ID=39200441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008506882A Expired - Fee Related JP4146888B2 (ja) | 2006-09-20 | 2007-09-13 | 半導体モジュールと半導体モジュールの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8030758B2 (ja) |
JP (1) | JP4146888B2 (ja) |
CN (1) | CN101484990B (ja) |
WO (1) | WO2008035614A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070289A1 (ja) * | 2010-11-26 | 2012-05-31 | 三菱電機株式会社 | 熱伝導性シート及びパワーモジュール |
KR101292643B1 (ko) * | 2011-10-26 | 2013-08-02 | 성균관대학교산학협력단 | 그래핀을 포함하는 전자파 감쇄 및 방열용 필름 및 이를 포함하는 전자기 소자 |
US8811015B2 (en) * | 2012-02-16 | 2014-08-19 | Mission Motor Company | Motor control device |
US9390998B2 (en) * | 2012-02-17 | 2016-07-12 | Invensas Corporation | Heat spreading substrate |
US9609738B1 (en) | 2013-12-23 | 2017-03-28 | Flextronics Ap, Llc | Graphite sheet to redirect SMT components during thermal exposure |
US9789572B1 (en) | 2014-01-09 | 2017-10-17 | Flextronics Ap, Llc | Universal automation line |
DE102015113873B3 (de) * | 2015-08-21 | 2016-07-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Baugruppe mit Kondensatoreinrichtung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103737A (en) * | 1976-12-16 | 1978-08-01 | Marantz Company, Inc. | Heat exchanger structure for electronic apparatus |
US4508163A (en) * | 1983-01-18 | 1985-04-02 | Aavid Engineering, Inc. | Heat sinks for integrated circuit modules |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JP2000077580A (ja) * | 1998-08-28 | 2000-03-14 | Nissan Motor Co Ltd | 温度制御型半導体装置 |
US6538892B2 (en) * | 2001-05-02 | 2003-03-25 | Graftech Inc. | Radial finned heat sink |
JP4113442B2 (ja) * | 2002-05-09 | 2008-07-09 | ローム株式会社 | 半導体レーザ、その製法および光ピックアップ装置 |
JP2005235929A (ja) | 2004-02-18 | 2005-09-02 | Mitsubishi Electric Corp | 電力変換器 |
JP2005251994A (ja) * | 2004-03-04 | 2005-09-15 | Hitachi Cable Ltd | 光モジュールの放熱構造 |
US7291869B2 (en) * | 2006-02-06 | 2007-11-06 | Infieon Technologies A.G. | Electronic module with stacked semiconductors |
-
2007
- 2007-09-13 JP JP2008506882A patent/JP4146888B2/ja not_active Expired - Fee Related
- 2007-09-13 US US12/373,024 patent/US8030758B2/en not_active Expired - Fee Related
- 2007-09-13 WO PCT/JP2007/067841 patent/WO2008035614A1/ja active Application Filing
- 2007-09-13 CN CN2007800254612A patent/CN101484990B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8030758B2 (en) | 2011-10-04 |
CN101484990B (zh) | 2011-07-20 |
WO2008035614A1 (fr) | 2008-03-27 |
JPWO2008035614A1 (ja) | 2010-01-28 |
CN101484990A (zh) | 2009-07-15 |
US20090309215A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
JP6218898B2 (ja) | 電力用半導体装置 | |
JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
KR100536115B1 (ko) | 전력 반도체장치 | |
JP5965687B2 (ja) | パワー半導体モジュール | |
US9385107B2 (en) | Multichip device including a substrate | |
JP2012175070A (ja) | 半導体パッケージ | |
JP5851599B2 (ja) | パワーモジュール | |
TWI648829B (zh) | 半導體裝置的散熱結構 | |
JP2004006603A (ja) | 半導体パワーデバイス | |
JP7379886B2 (ja) | 半導体装置 | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
CN210379025U (zh) | 功率器件封装结构 | |
JP2013179231A (ja) | 半導体モジュール | |
CN112397472A (zh) | 半导体装置 | |
JP5724415B2 (ja) | 半導体モジュール | |
KR101897304B1 (ko) | 파워 모듈 | |
CN219778877U (zh) | Mos器件在印制电路板上的连接结构 | |
US20230378145A1 (en) | Flip-Chip Packaged Power Transistor Module Having Built-in Gate Driver | |
JP5807801B2 (ja) | 半導体モジュール | |
JP5970790B2 (ja) | 半導体モジュール | |
JP2003347507A (ja) | 半導体パワーデバイス | |
CN117836930A (zh) | 半导体装置及逆变器单元 | |
JP2002134560A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4146888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |