DE102021124003A1 - Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102021124003A1
DE102021124003A1 DE102021124003.4A DE102021124003A DE102021124003A1 DE 102021124003 A1 DE102021124003 A1 DE 102021124003A1 DE 102021124003 A DE102021124003 A DE 102021124003A DE 102021124003 A1 DE102021124003 A1 DE 102021124003A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
power semiconductor
angle
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021124003.4A
Other languages
English (en)
Inventor
Jochen Hilsenbeck
Andreas Behrendt
Ulrike Fastner
Joachim Hirschler
Roman Roth
Annette Saenger
Johanna Schlaminger
Thomas Soellradl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021124003.4A priority Critical patent/DE102021124003A1/de
Priority to US17/945,494 priority patent/US20230082571A1/en
Priority to CN202211126590.3A priority patent/CN115831898A/zh
Publication of DE102021124003A1 publication Critical patent/DE102021124003A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst einen Halbleiterkörper (10) und einen ersten Anschluss (11) an dem Halbleiterkörper (10). Der erste Anschluss (11) weist eine erste Seite (11-1) zum Angrenzen an eine Verkapselung (15) und eine zweite Seite (11-2) zum Angrenzen an den Halbleiterkörper (10) auf. Der erste Anschluss (11) umfasst an der ersten Seite (11-1) eine Oberschicht (111) und an der zweiten Seite (11-2) eine mit der Oberschicht (111) gekoppelte Basisschicht, wobei mindestens eine von einer Seitenwand (1111) der Oberschicht (111) und einer Seitenwand (1121) der Basisschicht (112) in einem Winkel (α1, α2) von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Schrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung. Insbesondere betrifft die vorliegende Schrift Ausführungsformen einer Leistungshalbleitervorrichtung mit einer Anschlussstruktur, die speziell im Hinblick auf die Kopplung mit einer Verkapselung konfiguriert ist, und Ausführungsformen eines entsprechenden Verfahrens.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleiterschalter angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst in der Regel einen z. B. auf Si oder SiC basierenden Halbleiterkörper, der dazu konfiguriert ist, einen Vorwärtslaststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, zum Beispiel eines Transistors, der Laststrompfad mittels einer isolierten Elektrode, die gemeinhin als Gate- oder Steuerelektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode bei Empfangen eines entsprechenden Steuersignals, zum Beispiel von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen vorwärts leitenden Zustand oder einen sperrenden Zustand versetzen. In einigen Fällen kann die Gate-Elektrode in einem Graben des Leistungshalbleiterschalters enthalten sein, wobei der Graben eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Einige Leistungshalbleitervorrichtungen stellen ferner eine Rückwärtsleitfähigkeit bereit; während eines rückwärts leitenden Zustands leitet die Leistungshalbleitervorrichtung einen Rückwärtslaststrom. Solche Vorrichtungen können so konzipiert sein, dass die Vorwärtslaststromfähigkeit (hinsichtlich Größe) der Rückwärtslaststromfähigkeit im Wesentlichen entspricht. Eine typische Vorrichtung, die sowohl Vorwärts- als auch Rückwärtslaststromfähigkeit bereitstellt, ist ein MOSFET mit einer integrierten Body-Diode oder der rückwärts leitende (RC-, reverse conducting) IGBT.
  • Nach der Verarbeitung des Wafers und dem Ausstanzen der Chips können die Chips in einem Gehäuse installiert werden, um ein Leistungshalbleitervorrichtungsmodul zu bilden. In dem Modul müssen die Lastanschlüsse und die Steueranschlüsse elektrisch kontaktiert sein. Um eine Isolierung zwischen den Last- und den Steueranschlüssen zu gewährleisten und/oder eine Abdichtung gegen die Umgebung bereitzustellen, sind die Chips in dem Gehäuse in der Regel mit einer Verkapselung, z. B. Imid und/oder dielektrische Schichtstapel umfassend, bedeckt.
  • Die vorliegende Schrift richtet sich auf die Kopplung zwischen dem Anschluss bzw. den Anschlüssen und der Verkapselung. Ein Designziel der vorliegenden Anmeldung besteht in der Gewährleistung einer verlässlichen und sicheren Kopplung zwischen dem Anschluss bzw. den Anschlüssen und der Verkapselung.
  • Hier bezieht sich der Begriff „Verkapselung“ auf die elektrisch isolierende Struktur, die zum Bedecken des Anschlusses bzw. der Anschlüsse verwendet wird, der bzw. die z. B. auf einem Metall oder einem anderen elektrisch leitenden Material basiert bzw. basieren. Somit kann sich der Begriff „Verkapselung“ ebenfalls auf eine „Passivierung“ oder irgendein anderes isolierendes Material, das zum Bilden der elektrisch isolierenden Struktur verwendet wird, beziehen.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper und einen ersten Anschluss an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst an der ersten Seite eine Oberschicht; und an der zweiten Seite eine mit der Oberschicht gekoppelte Basisschicht, wobei mindestens eine von einer Seitenwand der Oberschicht und einer Seitenwand der Basisschicht in einem Winkel von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist.
  • Gemäß einer anderen Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper und einen ersten Anschluss an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst einen Schichtstapel aus mindestens zwei Schichten, wobei ein Übergang zwischen einer Seitenwand einer Oberschicht der mindestens zwei Schichten und ein Oberflächenteil einer Unterschicht der mindestens zwei Schichten in einem Winkel von über 95° vorliegt.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers und eines ersten Anschlusses an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst an der ersten Seite eine Oberschicht; und an der zweiten Seite eine mit der Oberschicht gekoppelte Basisschicht, wobei mindestens eine von einer Seitenwand der Oberschicht und einer Seitenwand der Basisschicht in einem Winkel von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers und eines ersten Anschlusses an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst einen Schichtstapel aus mindestens zwei Schichten, wobei ein Übergang zwischen einer Seitenwand einer Oberschicht der mindestens zwei Schichten und einem Oberflächenteil einer Unterschicht der mindestens zwei Schichten in einem Winkel von über 95° vorliegt.
  • Der Fachmann wird bei Lektüre der folgenden detaillierten Beschreibung und bei Durchsicht der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Teile in den Figuren sind nicht zwangsweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichen der Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 3 bis 10 schematisch und beispielhaft, basierend auf einem jeweiligen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung, ein Leistungshalbleitervorrichtungsherstellungsve rfahren gemäß einer oder mehreren Ausführungsformen; und
    • 11 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Resistschicht, die bei einem Verfahren zur Herstellung einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen verwendet wird.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vor“, „hinter“, „zurück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts Anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer mittleren horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips bzw. einer gedachten Ebene oben auf einer Oberfläche, die nicht ganz flach ist (z. B. im Fall eines SiC-basierten Halbleiterkörpers), sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die hier erwähnt werden, Horizontalrichtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, das heißt, parallel zu der Normalrichtung der Fläche angeordnet ist. Zum Beispiel kann die hierin erwähnte Vertikalrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist.
  • In dieser Schrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können umgekehrte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht. Ferner soll im Rahmen der vorliegenden Patentschrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; zum Beispiel umfasst ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen kein weiteres Zwischenelement oder dergleichen.
  • Darüber hinaus wird im Rahmen der vorliegenden Schrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander positioniert sind und dass keine diese Komponenten verbindende ohmsche Verbindung besteht. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel zu nennen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • In dieser Schrift beschriebene spezielle Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, wie beispielsweise einen IGBT, einen RC-IGBT, einen Feldeffekttransistor (z. B. einen MOSFET, FinFET, JFET), eine Diode oder Ableitungen davon, z. B. eine Leistungshalbleitervorrichtung zur Verwendung innerhalb eines Leistungswandlers oder eines Netzteils. Somit kann bei einer Ausführungsform solch eine Leistungshalbleitervorrichtung dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll bzw. der jeweils durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung mehrere Leistungshalbleiterzellen, wie zum Beispiel monolithisch integrierte Diodenzellen, Ableitungen einer monolithisch integrierten Diodenzelle, monolithisch integrierte MOSFET- oder IGBT-Zellen und/oder Ableitungen davon umfassen. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das in einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Patentschrift verwendet wird, soll eine Leistungshalbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten sind hier beschriebene Ausführungsformen der Leistungshalbleitervorrichtung Einzelchipleistungshalbleitervorrichtungen, die für einen hohen Strom, typischerweise im Ampere-Bereich, zum Beispiel bis zu mehreren Ampere oder mehreren Dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise 200 V und darüber, zum Beispiel bis zu mindestens über 400 V oder sogar noch mehr, zum Beispiel bis zu mindestens 2 kV oder sogar über 6 kV oder mehr, konfiguriert sind.
  • Zum Beispiel kann die nachfolgend beschriebene Leistungshalbleitervorrichtung eine Einzelchipleistungshalbleitervorrichtung sein, die dazu konfiguriert ist, als eine Leistungskomponente in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung eingesetzt zu werden. Mehrere Einzelchipleistungshalbleitervorrichtungen können in einem Modul integriert sein, um ein Leistungshalbleitervorrichtungsmodul, zum Beispiel zur Installation und zur Verwendung in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung, wie zum Beispiel einem großen Haushaltsgerät, einem Allzweckantrieb, einem Elektro-Antriebsstrang, einem Servoantrieb, einer Zugvorrichtung, Einrichtungen für (höhere) Leistungsübertragung usw., zu bilden.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, nicht auf eine logische Halbleitervorrichtung, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet wird.
  • 1 stellt schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung 1, die hier auch einfach als Vorrichtung 1 bezeichnet wird, gemäß einer oder mehreren Ausführungsformen dar.
  • Die Vorrichtung 1 umfasst einen Halbleiterkörper 10 und damit gekoppelt einen ersten Anschluss 11 und einen zweiten Anschluss 12. Beide Anschlüsse 11 und 12 können Lastanschlüsse sein. In solch einem Fall kann die Vorrichtung 1 zum Leiten eines Laststroms zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 konfiguriert sein. Der erste Lastanschluss 11 kann an einer Vorderseite angeordnet sein. Der zweite Lastanschluss 12 kann an einer Rückseite der Vorrichtung angeordnet sein.
  • In einem anderen (nicht dargestellten) Fall kann der erste Anschluss 11 ein Steueranschluss, z. B. ein Gate-Anschluss, sein.
  • Wenn die Leistungshalbleitervorrichtung 1 in einem Gehäuse (nicht dargestellt) installiert ist, ist sie zum Beispiel so montiert, dass ihre Rückseite auf einem Boden des Gehäuses anliegt, während die Vorderseite und der erste Anschluss 11 dem Inneren des Gehäuses zugekehrt sind. Wie eingangs beschrieben, ist der erste Anschluss 11 (und, falls vorhanden, weitere Anschlüsse und/oder Runner) an der Vorderseite zumindest teilweise mit einer Verkapselung 15 bedeckt, um Anschlussisolierung und Abdichtung gegen die Umgebung zu gewährleisten. Zum Beispiel kann der erste Anschluss 11 (und, falls vorhanden, weitere Anschlüsse) teilweise oder vollständig mit der Verkapselung 15 bedeckt sein. Zum Beispiel grenzt eine erste Seite 11-1 des ersten Anschlusses 11 an die Verkapselung 15 an, und eine zweite Seite 11-2 des ersten Anschlusses 11 grenzt, z. B. über eine Kontaktstopfenstruktur 117, an den Halbleiterkörper 10 an.
  • Der Halbleiterkörper 10 kann eine beliebige Konfiguration aufweisen, wie beispielsweise eine Diodenkonfiguration, ein FET-Konfiguration (z. B. MOSFET, FinFET, JFET), eine IGBT-Konfiguration oder eine Ableitung davon. Gemäß der Konfiguration kann der Halbleiterkörper 10 mehrere dotierte Gebiete umfassen. Diese Auslegungen sind dem Fachmann im Grunde bekannt und werden somit hier nicht ausführlicher beschrieben.
  • Zum Beispiel kann der Halbleiterkörper 10 mehrere dotierte Gebiete 171, 172 und 173 an der Vorderseite umfassen. Zum Beispiel sind die dotierten Gebiete 171 und 172 vom zweiten Leitfähigkeitstyp, und die dotierten Gebiete 173 sind vom ersten Leitfähigkeitstyp. Zum Beispiel sind mindestens die dotierten Gebiete 172 über die Kontaktstopfenstruktur 117, die eine Isolierschicht 178 lokal durchdringt, mit dem ersten Anschluss 11 elektrisch verbunden.
  • Der Hauptteil des Halbleiterkörpers 10 wird durch ein Driftgebiet 100 vom ersten Leitfähigkeitstyp gebildet. Das Drift-Gebiet 100 erstreckt sich entlang der Vertikalrichtung Z, bis es an ein dotiertes Gebiet 108, das auch vom ersten Leitfähigkeitstyp ist, aber im Vergleich zu dem Drift-Gebiet 100 eine größere Dotierstoffkonzentration aufweist, angrenzt. Das dotierte Gebiet 108 kann ein Puffergebiet (z. B. im Fall eines MOSFETs) oder ein Feldstoppgebiet (z. B. im Fall eines IGBTs) sein. Das dotierte Gebiet 108 ist mit dem zweiten Anschluss 12 elektrisch verbunden.
  • 1 stellt in ihrem linken Teil einen Abschnitt eines aktiven Gebiets der Vorrichtung 1 dar, wo Leistungszellen gemäß einem bestimmten Muster in dem Halbleiterkörper 10, z. B. einschließlich der dotierten Gebiete 171, 172, 173, angeordnet sind. Die Anordnung der dotierten Gebiete 171, 172 und 173, wie in 1 dargestellt, ist nur beispielhaft. Es kann eine andere Anordnung vorgesehen werden. Zum Beispiel kann die Konfiguration des ersten Anschlusses 11, wie unten beschrieben, unabhängig von der Anordnung der dotierten Gebiete (z. B. der Gebiete 171, 172 und 173) in dem Halbleiterkörper 10 ausgewählt sein.
  • Das aktive Gebiet ist von einem Randabschlussgebiet, das im rechten Teil von 1 dargestellt ist, umgeben. In der Randabschlussstruktur ist die Zellenstruktur nicht implementiert, da die Randabschlussstruktur in der Regel andere Funktionen als Laststromleitung erfüllt.
  • In dem Randabschlussgebiet können z. B. weitere Anschlüsse, wie zum Beispiel ein Steuerungs-Runner 18 und ein Source-Runner 10, angeordnet sein. Zum Beispiel weist der Source-Runner 19 das gleiche elektrische Potenzial wie der erste Anschluss 11 auf, wenn der erste Anschluss einer der Lastanschlüsse der Vorrichtung 1 ist. Der Steuerungs-Runner 18 kann von dem ersten Anschluss 11 elektrisch isoliert sein. Zum Beispiel ist die Vorrichtung 1 eine steuerbare Vorrichtung, die basierend auf einem Steuersignal, das durch Anlegen einer Spannung zwischen dem ersten Anschluss 11 und einem Steueranschluss (nicht dargestellt), der mit dem Steuerungs-Runner 18 elektrisch verbunden ist, erzeugt wird, zwischen einem vorwärtsleitenden Zustand und einem vorwärtssperrenden Zustand geschaltet werden kann.
  • Der Halbleiterkörper 10 kann auf einem Halbleitermaterial basieren. Bei einer Ausführungsform ist das Halbleitermaterial ein Breitbandhalbleitermaterial, das z. B. eine Bandlücke über der von Silicium (∼1,1eV) oder über 2eV oder sogar über 3 eV aufweist. Bei einer Ausführungsform ist das Halbleitermaterial Siliciumcarbid, SiC. Andere Ausführungsformen können ein III-V-Verbindungshalbleitermaterial, z. B. GaN, als ein Halbleitermaterial verwenden. Die Verwendung eines Materials mit großer Bandlücke bietet bei einer oder mehreren Ausführungsformen die Möglichkeit für höhere Schaltfrequenzen bei geringeren Verlusten, was zu einer wesentlichen Verbesserung der Systemeffizienz führt. Ferner gestattet gemäß einer oder mehreren Ausführungsformen die größere Bandlücke ein wesentliches Schrumpfen des Randabschlussgebiets und dadurch der Gesamtchipfläche, was zu einer vergrößerten Stromdichte auf Gehäuseebene führt. Solche Vorrichtungen ermöglichen gemäß einer oder mehreren Ausführungsformen eine höhere Leistungsdichte auf Systemebene bei einer kleineren Grundfläche im Vergleich zu Siliciumvorrichtungen.
  • Die vorliegende Schrift richtet sich nicht in erster Linie auf die Konfiguration des Halbleiterkörpers 10, sondern auf (i) die Konfiguration(en) des ersten Anschlusses 11 (und, falls vorhanden, weiterer Anschlüsse wie zum Beispiel der Runner 18 und 19) und (ii) die Kopplung zwischen dem ersten Anschluss 11 (und, falls vorhanden, der Runner 18 und 19) und der Verkapselung 15. Somit sei darauf hingewiesen, dass die in 1 dargestellte und oben kurz beschriebene Konfiguration des Halbleiterkörpers 10 nur ein Beispiel ist und dass die sich auf (i) die Konfiguration(en) des ersten Anschlusses 11 (und, falls vorhanden, weiterer Anschlüsse, wie beispielsweise der Runner 18 und 19) und (ii) die Kopplung zwischen dem ersten Anschluss 11 (und, falls vorhanden, der Runner 18 und 19) und der Verkapselung 15 beziehende Beschreibung im Wesentlichen auf jegliche Leistungshalbleitervorrichtung angewandt werden kann, unabhängig von der Konfiguration des Halbleiterkörpers 10.
  • Bei einer Ausführungsform weist der erste Anschluss 11 die erste Seite 11-1 zum Angrenzen an die Verkapselung 15 und die zweite Seite 11-2 zum Angrenzen an den Halbleiterkörper 10 auf. Der erste Anschluss 11 umfasst an der ersten Seite 11-1 eine Oberschicht 111 und an der zweiten Seite 11-2 eine Basisschicht 112, die mit der Oberschicht 111 gekoppelt ist. Mindestens eine von einer Seitenwand 1111 der Oberschicht 111 und einer Seitenwand 1121 der Basisschicht 121 ist in einem Winkel α1 (bzw. α2), der bezüglich einer horizontalen Ebene kleiner als 85° ist, angeordnet. Hier kann die horizontale Ebene durch die erste und zweite laterale Richtung X und Y, die beide senkrecht zu der Vertikalrichtung verlaufen, definiert werden. Somit würde ein Winkel α1 von 90° parallel zu der Vertikalrichtung Z sein. Wie in 1 dargestellt ist, sind aber beide Seitenwände 1111, 1112 bezüglich der Vertikalrichtung Z „geneigt“; z. B. können sich beide Seitenwände mit den Winkeln α1 und α2 von weniger als 85°, erstrecken. Solch eine Neigung gewährleistet eine stabilere Kopplung mit der Verkapselung 15.
  • Beide Winkel α1 und α2 können kleiner als 85°, kleiner als 75° oder sogar kleiner als 45° sein. Ferner sollten beide Winkel α1 und α2 nicht größer als 90° sein.
  • Bei einer Ausführungsform erstreckt sich mindestens eine von der Oberschichtseitenwand 1111 und der Basisschichtseitenwand 1121 durchgehend in dem Winkel α1 (bzw. α2) von weniger als 85°, wie in 1 dargestellt ist. Zum Beispiel erstreckt sich die Oberschichtseitenwand 1111 über mindestens 80% ihrer Gesamterstreckung durchgehend in dem Winkel α1 von weniger als 85°. Zum Beispiel erstreckt sich die Basisschichtseitenwand 1121 über mindestens 80% ihrer Gesamterstreckung durchgehend in dem Winkel α1 von weniger als 85°.
  • Bei einer Ausführungsform weist/weisen die Oberschichtseitenwand 1111 und/oder die Basisschichtseitenwand 1121 eine jeweilige Gesamterstreckung von mindestens 2 µm auf. Zum Beispiel weist die Basisschicht 112 eine Dicke von 5 µm auf. Die Oberschicht 111 kann dicker als die Basisschicht 112 sein. Zum Beispiel weist die Oberschicht eine Dicke von 15 µm auf. Die Gesamterstreckungen der Seitenwände 1111 und 1121 ergeben sich aus den Dicken der Schichten 111 und 112 und den ausgewählten Winkeln α1 und α2.
  • Bei einer Ausführungsform erstreckt/erstrecken sich die Oberschichtseitenwand 1111 und/oder die Basisschichtseitenwand 1211 im Wesentlichen linear, z. B. in einem konstanten, nicht variierenden Neigungswinkel α1 bzw. α2.
  • Die Oberschicht 111 kann in direktem Kontakt mit der Basisschicht 112 angeordnet sein. Wie dargestellt ist, kann die Basisschicht 112 im Vergleich zu der Oberschicht 111 eine größere Fläche aufweisen, so dass die Oberschicht 111 die Basisschicht 112 nur teilweise bedeckt.
  • Darüber hinaus kann eine weitere Schicht 113 als Teil des ersten Anschlusses 11 vorgesehen sein. Zum Beispiel liegt die Basisschicht 112 auf der weiteren Schicht 113 auf, wobei die weitere Schicht 113 im Vergleich zu der Basisschicht 112 eine größere Fläche aufweisen kann, so dass die Basisschicht 112 die weitere Schicht nur teilweise bedeckt. Die weitere Schicht 113 ist bei einer Ausführungsform wesentlich dünner als die Basisschicht 112.
  • Teile der Basisschicht 112 und der weiteren Schicht 113 können dahingehend eingesetzt werden, den Steuerungs-Runner 18 und/oder den Source-Runner 19 zu bilden, wie in 1 dargestellt ist.
  • Sowohl die Oberschicht 111 als auch die Basisschicht 112 basieren z. B. auf einem Metall, z. B. Kupfer, Cu, oder Gold, Au. Des Weiteren kann die weitere Schicht 113 auf einem Metall, wie zum Beispiel Ti, W oder eine Kombination aus diesen, basieren. In einigen Beispielen bestehen sowohl die Oberschicht 111 als auch die Basisschicht 112 aus einem Material mit einem Kupfergehalt von mindestens 80 Vol.-% oder mindestens 90 Vol.-%.
  • Gemäß dem Vorstehenden kann der erste Anschluss 11 eine Schichtstapelkonfiguration aufweisen, die z. B. die Oberschicht 111 umfasst, die auf der Basisschicht 112 aufliegt, welche auf der weiteren Schicht 113 aufliegt. Unabhängig von der Wahl der Winkel α1 und α2 kann vorgesehen sein, dass mindestens einer von
    1. (i) einem ersten Übergang 1115 zwischen der Oberschichtseitenwand 1111 und einem Oberflächenteil 1122 der Basisschicht 112; und
    2. (ii) einem zweiten Übergang 1117 zwischen der Basisschichtseitenwand 1121 und einem Oberflächenteil 1132 der weiteren Schicht 113 unter der Basisschicht 112
    in einem Winkel β2-2 von über 95° vorliegt.
  • Dieser Aspekt ist in 1 und für den zweiten Übergang 1117 deutlicher in 2 dargestellt. Zum Beispiel weist der zweite Übergang 1117 eine Vertikalerstreckung dz von mindestens 400 nm (oder mindestens 800 nm) und eine laterale Erstreckung dx von mindestens 250 nm (oder mindestens 400 nm) auf. Somit kann im Gegensatz zu der schematischen Darstellung in 2 die laterale Erstreckung dx größer als die Vertikalerstreckung dz sein.
  • Bei einer Ausführungsform weist die Oberschichtseitenwand 1111 einen oberen Teil und einen unteren Teil auf, wobei der untere Teil den ersten Übergang 1115 bildet. Zusätzlich oder alternativ weist die Basisschichtseitenwand 1121, wie in 2 dargestellt ist, einen oberen Teil und einen unteren Teil 1121-2 auf, wobei der untere Teil 1121-2 den zweiten Übergang 1117 bildet. Ferner können sowohl der obere Teil als auch der untere Teil der Oberschichtseitenwand 1111 in einem jeweiligen Winkel bezüglich der horizontalen Ebene angeordnet sein, wobei der Winkel des unteren Teils, der den ersten Übergang 1115 bildet, größer ist als der Winkel des oberen Teils. Zusätzlich oder alternativ können, wie in 2 dargestellt ist, sowohl der obere Teil als auch der untere Teil der Basisschichtseitenwand 1121 in einem jeweiligen Winkel β2, β2-2 bezüglich der horizontalen Ebene angeordnet sein, wobei der Winkel β2-2 des unteren Teils 1121-2, der den zweiten Übergang 1117 bildet, größer ist als der Winkel β2 des oberen Teils.
  • Solch eine Konfiguration des zweiten Übergangs 1117 (die gleichermaßen für den ersten Übergang 1115 vorgesehen sein kann), kann die mechanische Beanspruchung reduzieren, die an der Kopplung zwischen dem ersten Anschluss 11 und der Verkapselung 15 auftritt. Sie kann während des Aufbringens der Verkapselung 15 günstig sein und hilft dabei, Wachstumsprozesse, die die Dichtigkeit der Verkapselung beeinträchtigen könnten, zu verhindern. Es sei darauf hingewiesen, dass entsprechende Übergänge für den Steuerungs-Runner 18 und den Source-Runner 19 vorgesehen sein können. Ferner sei darauf hingewiesen, dass, wie oben erläutert wurde, die Neigungswinkel α1 und α2 der Seitenwände 1111 und 1121 bezüglich eines durchschnittlichen Neigungswinkels lokal modifiziert sein können, wenn die jeweilige Seitenwand 1111/1121 den Übergang 1115/1117 mit dem Oberflächenteil der Unterschicht 112/113 bildet. Das heißt, der Übergang 1115/1117 kann durch eine entsprechende Konfiguration der jeweiligen Oberschicht 111/112 gebildet sein.
  • Wie eingangs erwähnt wurde, bezieht sich der Begriff „Verkapselung 15“ auf die isolierende Struktur, die zum Bedecken des ersten Anschlusses bzw. der ersten Anschlüsse 11 (und, falls vorhanden, der Runner 18, 19) an der Vorderseite der Vorrichtung 1 verwendet wird. Hier können mehrere Isoliermaterialien verwendet werden, wie in 1 dargestellt ist. Zum Beispiel basiert die Verkapselung 15 auf mehreren Schichten, z. B. einer Isolierschicht 150, z. B. Siliciumoxid (SiO2) oder Siliciumnitrid (SiN) oder einer Kombination aus diesen und einer Passivierungsschicht 151, z. B. Siliciumnitrid (SiN) und einer dicken Isolierschicht 152, die auf Imid basieren kann. Bei einer Ausführungsform ist die Verkapselung 15 mindestens an einer von der Oberschichtseitenwand 1111 und der Basisschichtseitenwand 1121 angeordnet. Zum Beispiel bedeckt die dicke Isolierschicht 152 alle oder die meisten der an der Vorderseite der Vorrichtung 1 angeordneten Komponenten, während eine andere Komponente der Verkapselung 15 zum Beispiel nur eine von der Oberschichtseitenwand 1111 und der Basisschichtseitenwand 1121 bedecken kann.
  • Es werden hier auch Verfahren zur Herstellung einer Leistungshalbleitervorrichtung dargeboten.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers und eines ersten Anschlusses an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst an der ersten Seite eine Oberschicht; und an der zweiten Seite eine mit der Oberschicht gekoppelte Basisschicht, wobei mindestens eine von einer Seitenwand der Oberschicht und einer Seitenwand der Basisschicht in einem Winkel von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist. Zum Beispiel umfasst das Bilden der Oberschicht: Bereitstellen einer Resistschicht; Verarbeiten der Resistschicht, derart, dass mindestens eine Öffnung der Resistschicht eine Seitenwand aufweist, die in einem Winkel von über 95° bezüglich der horizontalen Ebene angeordnet ist. Das Verarbeiten der Resistschicht kann Steuern einer Fokalebene während eines Belichtens der Resistschicht zum Erreichen der Konfiguration der Resistschichtseitenwand in einem Winkel von über 95° umfassen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers und eines ersten Anschlusses an dem Halbleiterkörper. Der erste Anschluss weist eine erste Seite zum Angrenzen an eine Verkapselung und eine zweite Seite zum Angrenzen an den Halbleiterkörper auf. Der erste Anschluss umfasst einen Schichtstapel aus mindestens zwei Schichten, wobei ein Übergang zwischen einer Seitenwand einer Oberschicht der mindestens zwei Schichten und einem Oberflächenteil einer Unterschicht der mindestens zwei Schichten in einem Winkel von über 95° vorliegt. Das Bilden des Übergangs kann Bereitstellen einer Resistschicht; Beaufschlagen der Resistschicht mit einem Vorbehandlungsverarbeitungsschritt; und Abscheiden eines Metalls, wie zum Beispiel Cu, z. B. durch einen strukturierten Wachstumsprozess zum Bilden der Oberschicht umfassen. Der Vorbehandlungsverarbeitungsschritt kann mindestens einen von einem Nassätzverarbeitungsschritt und einem Trockenätzverarbeitungsschritt umfassen.
  • Weitere Ausführungsformen von Verfahren, die oben beschriebenen werden, entsprechen den Ausführungsformen der oben dargebotenen Leistungshalbleitervorrichtung 1.
  • Es wird nunmehr unter Bezugnahme auf die 3 bis 10, die jeweils einen Abschnitt eines Vertikalquerschnitts der verarbeiteten Leistungshalbleitervorrichtung darstellen, ein beispielhaftes Verfahren beschrieben. Dort ist der Halbleiterkörper 10 bereits vollständig verarbeitet worden, und er kann dotierte Halbleitergebiete 100, 101, 102, 103, 104 und 105 aufweisen, wobei die spezielle Konfiguration dieser Gebiete gegenwärtig wenig Bedeutung hat. Der jeweilige linke Teil der 3 bis 10 stellt einen Teil des Randabschlussgebiets dar, und der jeweilige rechte Teil der 3 bis 10 stellt den Anfang des aktiven Gebiets dar.
  • Wie unter Bezugnahme auf 1 erwähnt wurde, kann die weitere Schicht 113 zum Bilden jedes von dem Source-Runner 19, dem Steuerungs-Runner 18 und dem ersten Anschluss 11, der ein Lastanschluss (vgl. 4ff.) sein kann, verwendet werden. Die weitere Schicht 113 kann, wie in 3 dargestellt ist, dahingehend gebildet werden, elektrisch leitende Aufnahmestrukturen 191, 181, 114 des Source-Runners 19, des Steuerungs-Runners 18 bzw. des ersten Anschlusses 11 zu bedecken. Die Aufnahmestrukturen 191 und 114 sind über leitende Kopplungsschichten 1911 und 1141 mit dem dotierten Halbleitergebiet 102 elektrisch verbunden, während die Aufnahmestruktur 181 des Steuerungs-Runners 18 auf einem polykristallinen Gebiet 1811 aufliegt, das basierend auf der Isolierschicht 178 von dem Halbleiterkörper 10 elektrisch isoliert ist.
  • 3 stellt eine Verarbeitungsstufe dar, in der die weitere Schicht 113 als eine durchgehende Schicht oben auf den Aufnahmestrukturen 191, 181 und 114 gebildet worden ist. Ferner ist oben auf der weiteren Schicht 113 eine Resistschicht 200 vorgesehen worden. Die Resistschicht 200 ist einem Verarbeitungsschritt, z. B. einem lithographischen Verarbeitungsschritt, unterzogen worden, um Öffnungen 201 an Positionen zu bilden, die den Teilen der Basisschicht 112 des späteren ersten Anschlusses 11, des Source-Runners 19 und des Steuerungs-Runners 18 entsprechen. Die Öffnungen 201 legen jeweilige Abschnitte der weiteren Schicht 113 frei. Bei einer Ausführungsform wird die Resistschicht 200 so verarbeitet, dass die Öffnungen 201 der Resistschicht 200 jeweilige Seitenwände 2011 aufweisen, die in einem Winkel χ von über 95° bezüglich der horizontalen Ebene angeordnet sind. Dadurch kann die Basisschicht 112 Basisschichtseitenwände 1121 aufweisen, die sich in den Neigungswinkeln α1 und α2 von weniger als 85° erstrecken, wie unter Bezugnahme auf 1 beispielhaft beschrieben wurde. Die Winkel χ von über 95° bezüglich der horizontalen Ebene können z. B. durch Steuern, während der Verarbeitung der Resistschicht 200, z. B. während der lithographischen Verarbeitung der Resistschicht 200, einer Fokalebene während eines Belichtens der Resistschicht 200 erreicht werden.
  • Unter Bezugnahme auf 11 kann zusätzlich zu der Verarbeitung der Resistschicht 200, derart, dass die Öffnungen 201 der Resistschicht 200 jeweilige Seitenwände 2011 aufweisen, die in einem Winkel χ von über 95° bezüglich der horizontalen Ebene angeordnet sind, die Resistschicht 200 einem Vorbehandlungsverarbeitungsschritt unterzogen werden, der z. B. mindestens einen von einem Nassätzverarbeitungsschritt und einem Trockenätzverarbeitungsschritt umfasst, um einen Hohlraum 202 an einem Übergang zwischen der Öffnung 201 und der weiteren Schicht 113 zu erzeugen. Beim Füllen der Öffnung 201 der Resistschicht mit einem elektrisch leitenden Material, z. B. einem Metall, zum Bilden der Basisschicht 112 kann dadurch der Übergang 1117 (vgl. 1 und 2) hergestellt werden. Zum Beispiel beinhaltet das Bilden der Basisschicht 112 Abscheiden eines Metalls, wie zum Beispiel Cu, z. B. durch einen strukturierten Wachstumsprozess, z. B. einen Galvanisierungsverarbeitungsschritt.
  • Das beispielhafte Verfahren wird nunmehr unter Bezugnahme auf die 4 bis 10 beschrieben, wobei auf der Hand liegen sollte, dass auch gemäß dem beispielhaften Verfahren der oben beschriebene Vorbehandlungsverarbeitungsschritt durchgeführt werden kann, obgleich die 4 bis 10 die Hohlräume 202 bzw. die Übergänge 1115 und 1117, wie in den 11 bzw. 2 gezeigt, nicht darstellen.
  • In der in 4 dargestellten Verarbeitungsstufe ist die Basisschicht 112, z. B. durch Abscheiden eines Metalls wie zum Beispiel Kupfer, z. B. durch einen strukturierten Wachstumsprozess, z. B. einen Galvanisierungsverarbeitungsschritt, in den Resistschichtöffnungen 201 gebildet worden.
  • In der in 5 dargestellten Verarbeitungsstufe ist die Resistschicht 200 entfernt worden, und es ist eine weitere Resistschicht 400 mit einer Maskenöffnung 401 an der Position, die der späteren Oberschicht 111 des ersten Anschlusses 11 entspricht, vorgesehen worden. Des Weiteren kann hier die Resistschicht 400 so verarbeitet werden, dass die Maskenöffnung 401 durch eine Seitenwand 4011, die in einem Winkel χ von über 95° bezüglich einer horizontalen Ebene angeordnet ist, definiert wird; dadurch kann gewährleistet werden, dass sich auch die Seitenwand 1111 der Oberschicht 111 des ersten Anschlusses 11 in einem Neigungswinkel α1 erstreckt.
  • In der in 6 dargestellten Verarbeitungsstufe ist die Oberschicht 111 des ersten Anschlusses 11, z. B. durch Abscheiden eines Metalls wie beispielsweise Cu, z. B. durch einen strukturierten Wachstumsprozess, in einer weiteren Resistschichtöffnung 401 gebildet worden.
  • Wie oben erwähnt wurde, kann der erste Anschluss 11 in dem aktiven Gebiet angeordnet werden. Der erste Anschluss 11 kann als ein Anschluss-Pad, z. B. als ein Anschluss-Pad, das kontaktiert wird, an der Oberseite der Oberschicht 111 durch einem Bonddraht oder dergleichen konfiguriert werden. Es können, wie oben beschrieben, mehrere erste Anschlüsse 11 gebildet werden, und diese ersten Anschlüsse 11 können sowohl Steueranschlüsse als auch Lastanschlüsse beinhalten.
  • In der in 7 dargestellten Verarbeitungsstufe ist die weitere Resistschicht 400 entfernt worden, wodurch die Oberschicht 111 des ersten Anschlusses und die Basisschicht 112 und die weitere Schicht des ersten Anschlusses 11, der Steuerungs-Runner 18 und der Source-Runner 19 freigelegt werden. Zu diesem Zeitpunkt werden der erste Anschluss 11, der Steuerungs-Runner 18 und der Source-Runner 19 aufgrund der durchgehenden Konfiguration der weiteren Schicht 113 elektrisch miteinander verbunden.
  • In der in 8 dargestellten Verarbeitungsstufe ist die weitere Schicht 113, z. B. basierend auf einem Ätzverarbeitungsschritt, lateral strukturiert worden, so dass der erste Anschluss 11, der Steuerungs-Runner 18 und der Source-Runner 19 elektrisch voneinander getrennt sind.
  • In den in 9 und 10 dargestellten Verarbeitungsstufen ist die Verkapselung 15 durch Bereitstellen der dünnen Isolierschicht 150, der Passivierungsschicht 151 zum Bedecken des ersten Anschlusses 11, des Steuerungs-Runners 18 und des Source-Runners 19 gebildet worden (vgl. 9). In der in 10 dargestellten Verarbeitungsstufe ist zusätzlich die dicke Isolierschicht 152 oben auf der Passivierungsschicht 151 vorgesehen worden.
  • Im Obigen wurden Ausführungsformen, die sich auf eine Leistungshalbleitervorrichtung und entsprechende Herstellungsverfahren beziehen, erläutert. Zum Beispiel basieren diese Leistungshalbleitervorrichtungen auf Siliciumcarbid (SiC). Dementsprechend können ein Halbleitergebiet oder eine Halbleiterschicht, z. B. der Halbleiterkörper 10 und seine Gebiete/Zonen, z. B. Gebiete usw., ein SiC-Gebiet oder eine SiC-Schicht sein.
  • Es sollte jedoch auf der Hand liegen, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial hergestellt sein können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien umfassen elementare Halbleitermaterialien, wie zum Beispiel Silicium (Si) oder Germanium (Ge), Gruppe IV-Verbindungshalbleitermaterialien, wie zum Beispiel Siliciumkarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Aluminiumgalliumnitrid (AlGaN) und Aluminiumindiumnitrid (AlInN), ohne darauf beschränkt zu sein. Für Leistungshalbleiterschalteranwendungen werden derzeit in erster Linie Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Sich auf Raum beziehende Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“, und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschieden sind, verschiedene Ausrichtungen der jeweiligen Vorrichtung mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „aufweisen“, „enthalten“, „beinhalten“, „umfassen“, „haben“ und dergleichen offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • Unter Berücksichtigung der vorstehenden Abwandlungen und Anwendungen versteht sich, dass die vorliegende Erfindung weder durch die vorstehende Beschreibung eingeschränkt wird, noch wird sie durch die beigefügten Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente eingeschränkt.

Claims (22)

  1. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10); und - einen ersten Anschluss (11) an dem Halbleiterkörper (10), wobei der erste Anschluss (11) eine erste Seite (11-1, 1122) zum Angrenzen an eine Verkapselung (15) und eine zweite Seite (11-2) zum Angrenzen an den Halbleiterkörper (10) aufweist, wobei der erste Anschluss (11) Folgendes umfasst: ◯ an der ersten Seite (11-1) eine Oberschicht (111); und ◯ an der zweiten Seite (11-2) eine mit der Oberschicht (111) gekoppelte Basisschicht (112), wobei mindestens eine von einer Seitenwand (1111) der Oberschicht (1111) und einer Seitenwand (1121) der Basisschicht (112) in einem Winkel (α1, α2) von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei sich mindestens eine von der Oberschichtseitenwand (1111) und der Basisschichtseitenwand (1121) in dem Winkel (α1, α2) von weniger als 85° erstreckt.
  3. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die Oberschichtseitenwand (1111) und/oder die Basisschichtseitenwand (1121) eine Gesamterstreckung von mindestens 2 µm aufweist.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei sich die Oberschichtseitenwand (1111) und/oder die Basisschichtseitenwand (1121) im Wesentlichen linear erstreckt.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend die Verkapselung (15), wobei die Verkapselung (15) mindestens an einer von der Oberschichtseitenwand (1111) und der Basisschichtseitenwand (1121) angeordnet ist.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sowohl die Oberschicht (111) als auch die Basisschicht (112) auf Metall z. B. Kupfer, Cu, basieren.
  7. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (10) auf einem Halbleitermaterial, z. B. Siliciumcarbid, SiC, basiert.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei mindestens einer von (i) einem ersten Übergang (1115) zwischen der Oberschichtseitenwand (1111) und einem Oberflächenteil (1122) der Basisschicht (112); und (ii) einem zweiten Übergang (1117) zwischen der Basisschichtseitenwand (1121) und einem Oberflächenteil (1132) einer weiteren Schicht (113) unter der Basisschicht (112) in einem Winkel (β2-2) von über 95° vorliegt.
  9. Leistungshalbleitervorrichtung (1) nach Anspruch 8, wobei mindestens einer von dem ersten Übergang (1115) und dem zweiten Übergang (1117) eine Vertikalerstreckung (dz) 400 nm und eine laterale Erstreckung von mindestens 250 nm aufweist.
  10. Leistungshalbleitervorrichtung (1) nach Anspruch 8 oder 9, wobei - die Oberschichtseitenwand (1111) einen oberen Teil und einen unteren Teil aufweist, wobei der untere Teil den ersten Übergang (1115) bildet; und/oder - die Basisschichtseitenwand (1121) einen oberen Teil und einen unteren Teil (1121-2) aufweist, wobei der untere Teil (1121-2) den zweiten Übergang (1117) bildet.
  11. Leistungshalbleitervorrichtung (1) nach Anspruch 10, wobei - sowohl der obere Teil als auch der untere Teil der Oberschichtseitenwand (1111) in einem jeweiligen Winkel bezüglich der horizontalen Ebene angeordnet sind, wobei der Winkel des unteren Teils, der den ersten Übergang (1115) bildet, größer ist als der Winkel des oberen Teils ist; und/oder - sowohl der obere Teil als auch der untere Teil der Basisschichtseitenwand (1121) in einem jeweiligen Winkel (β2, β2-2) bezüglich der horizontalen Ebene angeordnet sind, wobei der Winkel (β2-2) des unteren Teils (1121-2), der den zweiten Übergang (1117) bildet, größer als der Winkel (β2) des oberen Teils ist.
  12. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10); und - einen ersten Anschluss (11) an dem Halbleiterkörper (10), wobei der erste Anschluss (11) eine erste Seite (11-1) zum Angrenzen an eine Verkapselung (15) und eine zweite Seite (11-2) zum Angrenzen an den Halbleiterkörper (10) aufweist, wobei der erste Anschluss (11) Folgendes umfasst: ◯ einen Schichtstapel aus mindestens zwei Schichten (111, 112, 113), wobei ein Übergang (1115; 1117) zwischen einer Seitenwand (1111; 1121) einer Oberschicht (111; 112) der mindestens zwei Schichten und ein Oberflächenteil (1121; 1131) einer Unterschicht (112; 113) der mindestens zwei Schichten in einem Winkel (β2-2) von über 95° vorliegt.
  13. Leistungshalbleitervorrichtung (1) nach Anspruch 12, wobei der Übergang (1115; 1117) durch einen Teil der Oberschicht (111; 112) gebildet wird.
  14. Leistungshalbleitervorrichtung (1) nach Anspruch 12 oder 13, wobei der Übergang (1115) eine Vertikalerstreckung (dz) von mindestens 400 nm und eine laterale Erstreckung (dx) von mindestens 250 nm aufweist.
  15. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche 12 bis 14, wobei jede von mindestens zwei Schichten (111, 112, 113) auf einem Metall, z. B. Kupfer, Cu, basiert.
  16. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (1), umfassend Bilden der folgenden Komponenten: - eines Halbleiterkörpers (10); und - eines ersten Anschlusses (11) an dem Halbleiterkörper (10), wobei der erste Anschluss (11) eine erste Seite (11-1) zum Angrenzen an eine Verkapselung (15) und eine zweite Seite (11-2) zum Angrenzen an den Halbleiterkörper (10) aufweist, wobei der erste Anschluss (11) Folgendes umfasst: ◯ an der ersten Seite (11-1) eine Oberschicht (111); ◯ an der zweiten Seite (11-2) eine mit der Oberschicht (111) gekoppelte Basisschicht (112), wobei mindestens eine von einer Seitenwand (1111) der Oberschicht (111) und einer Seitenwand (1121) der Basisschicht (112) in einem Winkel (α1, α2) von weniger als 85° bezüglich einer horizontalen Ebene angeordnet ist.
  17. Verfahren nach Anspruch 16, wobei das Bilden der Oberschicht (111) Folgendes umfasst: - Bereitstellen einer Resistschicht (200), - Verarbeiten der Resistschicht (200) derart, dass mindestens eine Öffnung (201) der Resistschicht (200) eine Seitenwand (2011) aufweist, die in einem Winkel χ von über 95° bezüglich einer horizontalen Ebene angeordnet ist.
  18. Verfahren nach Anspruch 17, wobei das Verarbeiten der Resistschicht (200) Folgendes umfasst: - Steuern einer Fokalebene während eines Belichtens der Resistschicht (200) zum Erreichen der Konfiguration der Resistschichtseitenwand (2011) in dem Winkel χ.
  19. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (1), umfassend Bilden der folgenden Komponenten: - eines Halbleiterkörpers (10); und - eines ersten Anschlusses (11) an dem Halbleiterkörper (10), wobei der erste Anschluss (11) eine erste Seite (11-1) zum Angrenzen an eine Verkapselung (15) und eine zweite Seite (11-2) zum Angrenzen an den Halbleiterkörper (10) aufweist, wobei der erste Anschluss (11) Folgendes umfasst: ◯ einen Schichtstapel aus mindestens zwei Schichten (111, 112, 113), wobei ein Übergang (1115; 1117) zwischen einer Seitenwand (1111; 1121) einer Oberschicht (111; 112) der mindestens zwei Schichten und einem Oberflächenteil (1121; 1131) einer Unterschicht (112; 113) der mindestens zwei Schichten in einem Winkel (β2-2,) von über 95° vorliegt.
  20. Verfahren nach Anspruch 19, wobei das Bilden des Übergangs (1115; 1117) Folgendes umfasst: - Bereitstellen einer Resistschicht (200); - Beaufschlagen der Resistschicht (200) mit einem Vorbehandlungsverarbeitungsschritt.
  21. Verfahren nach Anspruch 20, wobei der Vorbehandlungsverarbeitungsschritt mindestens einen von einem Nassätzverarbeitungsschritt und einem Trockenätzverarbeitungsschritt umfasst.
  22. Verfahren nach einem der vorhergehenden Ansprüche 19 bis 21, umfassend Abscheiden eines Metalls, wie zum Beispiel Cu, z. B. durch einen strukturierten Wachstumsprozess, zum Bilden der Oberschicht (111; 112).
DE102021124003.4A 2021-09-16 2021-09-16 Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Pending DE102021124003A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021124003.4A DE102021124003A1 (de) 2021-09-16 2021-09-16 Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
US17/945,494 US20230082571A1 (en) 2021-09-16 2022-09-15 Power semiconductor device and method of producing power semiconductor device
CN202211126590.3A CN115831898A (zh) 2021-09-16 2022-09-16 功率半导体器件和制造功率半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021124003.4A DE102021124003A1 (de) 2021-09-16 2021-09-16 Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102021124003A1 true DE102021124003A1 (de) 2023-03-16

Family

ID=85284675

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021124003.4A Pending DE102021124003A1 (de) 2021-09-16 2021-09-16 Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US20230082571A1 (de)
CN (1) CN115831898A (de)
DE (1) DE102021124003A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045785A1 (en) 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
DE102018112498A1 (de) 2017-05-25 2018-11-29 Infineon Technologies Ag Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045785A1 (en) 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
DE102018112498A1 (de) 2017-05-25 2018-11-29 Infineon Technologies Ag Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe

Also Published As

Publication number Publication date
US20230082571A1 (en) 2023-03-16
CN115831898A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102014111140A1 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102012110133A1 (de) Ein Halbleiterbauelement mit einem Durchkontakt und ein Herstellungsverfahren dafür
DE102013002986A1 (de) Integrierte Schottky-Diode für HEMTS
DE102015219183B4 (de) Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE112019005209T5 (de) Halbleiterbauelement
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016107203B4 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102018119512A1 (de) Nadelzellengraben-MOSFET
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102021124003A1 (de) Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019103899A1 (de) Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
DE102022213179B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102022118545B4 (de) Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102016100548B3 (de) Prozessieren eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication