CN101263596A - 可逆多占地面积封装和制造方法 - Google Patents

可逆多占地面积封装和制造方法 Download PDF

Info

Publication number
CN101263596A
CN101263596A CNA2006800320569A CN200680032056A CN101263596A CN 101263596 A CN101263596 A CN 101263596A CN A2006800320569 A CNA2006800320569 A CN A2006800320569A CN 200680032056 A CN200680032056 A CN 200680032056A CN 101263596 A CN101263596 A CN 101263596A
Authority
CN
China
Prior art keywords
lead
drain
source electrode
intermediate plate
far
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800320569A
Other languages
English (en)
Inventor
乔纳森·A·诺奎尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101263596A publication Critical patent/CN101263596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

引线框(10)具有漏极引线(7)，所述漏极引线(7)带有接近于电路小片垫的一个边缘的第一端和远离所述电路小片垫的第二端。栅极引线接近于所述电路小片垫的相对边缘，且延伸远离所述边缘。源极引线(6)与所述电路小片垫成一体式，且延伸远离与所述栅极引线相同的边缘。在包封之后，通用漏极夹片(30)附接到所述电路小片的漏极且选择性地附接到所述漏极引线的远端。对于平台栅格占地面积和球栅格占地面积，所述通用夹片在与源极和栅极触点相同的外部表面上提供漏极触点。对于MLP占地面积，所述通用漏极连接到所述漏极引线的远端，以将所述漏极触点携载到相对的外部表面。

Description

可逆多占地面积封装和制造方法
相关申请案的交叉参考
本申请案主张2005年8月30日申请的第11/215,485号美国专利申请案的优先权日期的权益。
技术领域
本发明涉及一种使用共同元件封装具有不同占地面积的封装和其制造方法。
背景技术
在可将半导体装置安装并用于例如手机、便携式计算机、个人数字助理等电子产品或系统中之前必须对半导体装置进行封装。任何封装必须适应其所保持的装置的大小和操作，并考虑影响被封装装置的生存性和耐久性的若干因素。这些因素包括封装成本以及其机械和电特性。
用于封装装置的最有效方法之一是将装置包封在例如塑料树脂等绝缘材料中。所述方法广泛用于封装大多数商业半导体装置。尽管对于一些军事和宇宙空间环境来说陶瓷封装是优选的，但到目前为止塑料封装是针对半导体商业和工业使用的所选择方法。大多数塑料包封是通过使用转移模制工艺来实行的。其允许制造商同时包封数百个装置。在典型模制工艺中，将多个半导体电路小片附接到引线框的电路小片附接垫。引线框可在相对侧轨之间保持四到六个或更多电路小片。系杆从侧轨延伸到电路小片附接垫。引线围绕电路小片附接垫。对于功率半导体装置来说，电路小片顶部具有附接到引线框的源极和栅极突起。引线的若干部分延伸到封装外部。一些封装具有延伸穿过印刷电路板中的孔的显眼的引线。其它封装具有较小暴露的引线，且一些封装称为“无引线”，因为它们仅仅暴露引线的下表面，所述引线的上表面线接合到装置。
许多半导体装置(尤其是功率装置)产生热量。除非将热量从封装移除，否则可能会破坏装置的操作，且在极度热量的情况下，装置可能会损坏。为了从装置移除热量，其他人已经提出了一种或一种以上用于将散热片(通常称为夹片)附接到被封装装置以便移除热量的设置。
将半导体装置封装在各种不同封装中。每一封装可能具有其自身的占地面积。通常，一种类型的封装的占地面积不同于其它类型的封装。举例来说，平台栅格阵列封装的占地面积不同于球栅格阵列，且其两者均不同于模制无引线封装(MLP)。所述封装类型中的每一者可适于接纳经独特塑造以适应所述封装类型的芯片。通常，在包封之前将散热片夹片附接到装置，且所述散热片夹片必须附加有能够经受熔融包封树脂的高温的耐热材料。在包封之前附接夹片向已经较为复杂的工艺添加了其它步骤。通常在金属冲床中放置散热片夹片，所述金属冲床向夹片中强加弯曲或其它配置。弯曲机在夹片中强加不良应力。在包封和其它高温处理期间，夹片中的内部应力可能会致使夹片与装置分离。
在第6,870,254号美国专利中展示具有铜夹片的倒装芯片的一个普遍实例。其中，被封装的半导体装置包括具有源极和栅极连接的引线框以及在顶侧上包括焊料突起的突起电路小片，所述突起电路小片附接到引线框使得所述焊料突起接触所述源极和栅极连接。铜夹片附接到突起电路小片的背侧，使得铜夹片接触突起电路小片的漏极区和导轨。通过将突起电路小片倒装到引线框上来制造所述装置。其具有v形凹槽，且铜夹片在一端处弯曲以配合到引线框的v形凹槽中。所述工艺涉及使处于突起电路小片上的焊料突起和放置在铜夹片与突起电路小片背侧之间的焊膏回流。因此，单独形成夹片和突起，所述制造过程需要两个回流操作，且只有一个占地面积与所揭示的装置相关联。同样参见第6,777,800号美国专利，其也需要两个回流操作和一弯曲夹片。所述两个专利均以引用的方式并入。
另一种附接有夹片的封装参见第2003/0075786号美国公开案。所述参考展示具有暴露的底侧和顶侧的有引线模制封装。漏极夹片具有附接到半导体装置的漏极的波状或弯曲边缘。其也需要两个回流操作，且仅具有一个占地面积。其揭示内容也以引用的方式并入。
同样参见第6,867,481号美国专利。这是具有夹片的倒装芯片装置的实例。其揭示了单个占地面积，且夹片弯曲进而提供增加内阻的较长电路径。
其他制造商使用弯曲夹片且在包封之前附接所述夹片。参见图12作为此类装置的实例。电路小片202具有用于将电路小片焊接到引线框201的焊膏203。源极桥接器204将电路小片顶部的源极区连接到源极引线。桥接器204用焊膏206焊接到引线。在焊接之后，将组装件包封在模制化合物207中。
发明内容
本发明克服现有技术所构成的一个或一个以上问题，且提供一种使用共同元件封装具有不同占地面积的装置的灵活的模块化方法。现有技术会使用不同引线框、散热片和两个或两个以上焊膏来组装和封装半导体装置，而本发明使用一个引线框、一个夹片和一种类型的焊膏来组装和封装具有两个或两个以上不同占地面积的装置。通过引线框和通用漏极夹片的独特组合，本发明实现组装和封装不同装置所需的组件数目的显著缩减，和用以封装此类装置的工艺步骤的数目的缩减。本发明的元件使得能够组装和封装装置以具有平台栅格阵列占地面积或球栅格阵列占地面积或MLP占地面积，其中所有外部触点均位于模制封装的一个表面上。
在本发明的较广义方面，本发明提供一种用于在第一表面上具有源极和栅极区且在第二表面上具有漏极区的半导体的封装。第一表面具有源极和栅极触点阵列，且第二相对表面具有漏极触点。所述装置安装在可用于提供两个或两个以上占地面积之一的引线框上。引线框具有接纳电路小片并将其保持在引线框上的电路小片附接垫。明确地说，将电路小片上的源极触点阵列附接到电路小片垫。引线框还具有一个或一个以上细长漏极引线。漏极引线的近端邻近于电路小片附接垫，且漏极引线的远端远离电路小片附接垫。引线框具有细长的源极和栅极引线，其近端邻近于电路小片附接垫且远端远离电路小片附接垫。一般来说，漏极引线从电路小片垫的一个边缘开始延伸，且源极和栅极引线从相对边缘开始延伸。引线框的一个特征在于引线的远端设置在第一平面中，且引线的近端设置在与第一平面间隔开的第二平面中。明确地说，引线的近端处于与电路小片附接垫相同的平面中。电路小片上的源极触点附接到电路小片附接垫。将经组装的电路小片和引线框模制在绝缘树脂中。模制操作使得电路小片、引线框和引线的一些区域保持暴露以进行后包封处理。将导热导电夹片附接到电路小片的暴露漏极表面。如在两个占地面积的实施例中，传导夹片可提供到装置漏极的外部触点。作为替代方案，夹片可用于将漏极触点重新布线到成品封装的相对侧，且进而提供第三占地面积实施例。夹片与源极和栅极引线的远端间隔开，且延伸越过漏极引线的远端，且选择性地与引线框的漏极引线机械接触和电接触。
在平台栅格阵列占地面积中，源极和栅极引线的远端不接触，且因此在包封装置之后提供用于源极和栅极连接的暴露凸起平台。在球栅格阵列占地面积中，半蚀刻掉源极和栅极引线的远端。用焊膏涂覆半蚀刻的末端，并在暴露且涂膏的半蚀刻末端上形成球形触点。在MLP占地面积中，暴露漏极引线的近端以进而在与源极和栅极外部连接相同的封装外侧表面上提供外部漏极连接。
组装、包封和后夹片附接过程对于所有三个占地面积来说是大致相同的。唯一变动是将源极和栅极引线的远端进行半蚀刻以提供球形触点占地面积。在将电路小片附接到电路小片垫之后，在转移模制操作中包封经组装装置。模具经设计以根据选定占地面积使选定表面暴露。暴露电路小片的底部或漏极表面以接纳传导夹片。夹片和电路小片附接垫一起提供电连接以及热传导以从电路小片移除热量。
因而，本发明提供可用于两个或两个以上产品占地面积的灵活的封装组件和工艺步骤。本发明减少了封装成本且减小了夹片中的应力，因为夹片不是弯曲的。通过将焊膏数目减少到仅一个且通过有效免除引线的焊接操作来实现其它节省。通过较短电流路径改进了封装装置的可靠性且减小了内阻。夹片提供针对三个占地面积的双重散热片。
附图说明
图1a是半导体装置的截面图。
图1b是图1a所示的装置的部分平面图。
图1c是引线框的顶部透视图。
图1d是引线框的底部透视图。
图2a是具有第一占地面积的被封装装置的截面图。
图2b是图2a的装置的顶部的平面图。
图2c是图2b的装置的底部的平面图。
图3a-3h是用于组装和封装具有第一占地面积的半导体装置的过程的截面图。
图4a、4b分别是具有第一占地面积的被封装装置的顶部和底部透视图。
图5a是具有第二占地面积的被封装装置的截面图。
图5b是图5a的装置的底部的平面图。
图6a、6b 4b分别是具有第二占地面积的被封装装置的顶部和底部透视图。
图7a是具有第三占地面积的被封装装置的截面图。
图7b是图7a的装置的顶部的平面图。
图7c是图7b的装置的底部的平面图。
图8a、8b 4b分别是具有第三占地面积的被封装装置的顶部和底部透视图。
图9a-9g是用于组装和封装具有第三占地面积的半导体装置的过程的截面图。
图10a是低成本漏极夹片的透视图。
图10b是具有适于第一或第二占地面积的凹槽的经修改低成本漏极夹片的透视图。
图10c是展示图10a或10b的夹片如何附接到被封装装置的透视图。
图10d是图10c所示的装置的截面图。
图11a是经修改以具有模压引线的低成本漏极夹片的透视图。
图11b是对图11a的进一步修改，其中添加了凹槽。
图11c是组装有图11a或图11b的夹片且适于MLP占地面积的被封装半导体装置的透视图。
图12是在模制之前附接有源极夹片的装置的横截面图。
具体实施方式
参看图1a和1b，展示半导体装置20。所述装置是典型的金属氧化物半导体场效应晶体管。其构建在单晶硅或其它合适的半导体材料的衬底上。示范性装置是单个n型晶体管，其中在一个表面26上具有栅极结构25和源极区24，且在另一表面27上具有漏极区23。栅极结构包括栅极导线(runner)22，其具有传导上层1和绝缘下层2。源极区24在衬底的表面26中形成阵列。源极区是重掺杂n型区，其设置在轻掺杂p型漂移区28中。栅极导线22在邻近源极区之中和之间延伸，且控制源极阵列与漏极区23之间的电流流动。所述区还重掺杂有n型掺杂剂。在操作中，电流通常在装置中在源极与漏极之间垂直流动。所述垂直电流由设置在邻近源极之间的栅极导线控制。
所属领域的技术人员了解到，装置20可具有这些熟练的技术人员众所周知的许多结构、层和扩散中的任一者。虽然装置20具有表面栅极结构，但所属领域的技术人员了解到，栅极结构可设置在沟道中，且与表面栅极装置相比，此类沟道栅极装置具有相对较高的密度。装置20可使用p型掺杂剂来构建，且因此成为p型金属氧化物半导体场效应晶体管。所述装置还可表示在一个表面上具有两个端子触点且在另一表面上具有第三端子触点的任何类型的半导体装置，包括(但不限于)具有发射极、基极和集极的双极晶体管，以及例如绝缘栅极双极晶体管等其它三端子装置。本发明可进一步由具有四个或四个以上端子的装置修改，或适于集成电路。
图2a、2b、2c中展示本发明的第一实施例。其中，被封装半导体装置60具有带有球型外部触点31的半导体电路小片20。电路小片20具有带有源极和栅极触点21的第一表面26。引线框10具有电路小片附接垫14，其附接到电路小片的第一表面26上的源极触点21。
翻至图1c和1d，引线框具有至少一个与其它引线电隔离并与电路小片附接垫14电隔离的栅极引线5。其还具有多个源极引线6.1、6.2...6.n。源极引线6.1-6.n通常与电路小片附接垫14成一体式。漏极引线7.1、7.2、7.3...7.n也与其它引线5、6电隔离并与电路小片附接垫14电隔离。引线11具有与电路小片附接垫间隔开的远端12和邻近于电路小片附接垫的近端13。远端12通常设置在与电路小片附接垫14的平面间隔开的共用平面42中。近端13通常连同电路小片附接垫14一起设置在共用平面43中。成角度组件18在远端与近端之间延伸，且通常设置为相对于电路小片附接垫14的平面成钝角。如果需要的话，所述角度可以是直角或锐角。
至少一个栅极触点25连接到与源极引线和漏极引线电隔离的栅极引线5。源极球形突起触点附接到电路小片附接垫14。漏极23附接到由铜、铜合金或其它合适的导电导热材料制成的传导夹片30。请注意，夹片30也位于与引线的远端大致相同的平面中，但与源极和栅极远端间隔开且连接到漏极引线的远端。夹片30的一端连接到引线框的漏极引线7。绝缘模制树脂16包封装置20和引线框10，且保持源极及栅极引线和漏极引线的远端的下表面暴露。夹片的外表面也暴露，且进而有助于将热量转移离开电路小片20。
参看图2c的底部视图，可以看到，连接到电路小片20的所有外部端子均位于被封装装置60的一个侧上。夹片30提供漏极触点，且源极和栅极导线5、6的暴露远端提供通到电路小片20上的源极和栅极触点的外部电触点。
图3a-3h展示用于制作装置60的一连串步骤。以下步骤可用于塑造具有外部端子的平台栅格阵列或球栅格阵列的被封装半导体装置。所述工艺的步骤大致相同，不同之处只是对源极和栅极引线的通常平坦远端进行半蚀刻以接受球型触点。如果需要平台栅格阵列，那么省略半蚀刻步骤。
在第一步骤中，提供引线框10，其具有电路小片附接垫14和引线11，所述引线11从接近于电路小片附接垫的第一端13延伸到远离电路小片附接垫14的第二端12。引线框10是经半蚀刻的引线框，其被蚀刻掉源极和栅极引线6、5的远端的一部分以在远端上提供球形触点(或者在平台栅格类型的情况下，为栅格)15。所属领域的技术人员了解到，图3a和其它图式中所展示的单个引线10是通过侧轨(未图示)和系杆(未图示)暂时保持在一起的引线阵列的一部分。
如图3b所示，将半导体电路小片20附接到引线框10的电路小片附接垫14。电路小片20在电路小片垫14上的组装是常规的。取放机使用真空吸盘从切割晶片处移走电路小片，向垫14施加粘接剂，且接着将电路小片20附接到垫14。源极球型触点21以机械方式和电学方式连接到电路小片垫14，且所述至少一个球型栅极触点25连接到栅极引线5。
在电路小片附接之后，将经组装的引线框10和电路小片20放置到模具中，且将所述模具放置在转移模制机中。模具保持多个经组装的引线框和电路小片，可能一百或几百个此类组装件。在将模具锁定在转移模制机中之后，在压力下迫使热液体塑料绝缘树脂进入模具中。流道将熔融树脂运载到保持所述组装件的各个模具腔，且每一组装件被包封在树脂16中，如图3c所示。
从模具中移走组装件。模具腔经设计以保持源极和栅极引线末端上的引线框的平台(或者在球栅格类型的情况下，为球形垫)栅格暴露。暴露球栅格15、电路小片20的第二表面27和漏极引线7的远端。用单一焊膏17涂覆那些暴露的表面，如图3d所示。
接下来，将传导夹片30附接到组装件。夹片30具有矩形配置，且在两个表面上均为平坦的。这与具有弯曲或波形配置的其它夹片相比是一个优点。本发明提供一种较易制造和组装且较不易与电路小片分离的夹片。与常规的弯曲或波形夹片不同，本发明不需要昂贵的弯曲设备，且常规的模压机可产生本发明的夹片。本发明的夹片具有很少或没有内部应力，因为其不是弯曲的。这在组装和操作期间是一个优点，因为具有弯曲的夹片可能由于所存储的内部应力的缘故而与电路小片分离。举例来说，在切割期间，通过切断将引线框连接到侧轨的系杆而将引线框阵列上的经组装且封装的装置彼此分离。通过锯子或冲压机来执行分离。冲压机的冲击或锯子的扭矩在与弯曲夹片的所存储内部应力组合时可致使弯曲夹片与装置分离。形成明显对比的是，本发明的夹片没有此类应力，且因此较不易在切割期间与电路小片分离。
夹片的一端覆盖电路小片的漏极和第二表面27，且夹片的另一端覆盖漏极引线7的远端。膏17具有足够粘性以在焊接期间将传导夹片30保持在恰当位置，其中夹片永久附接到电路小片20且在经半蚀刻的球栅格15上形成焊料突起或球31。见图3g。此步骤节省了大量时间和工作量，因为在单个步骤中，制造商不仅形成了球栅格触点，而且还将夹片30附接到装置20。通常，球形成步骤和夹片附接步骤是单独的步骤，且需要不同材料。图3h中展示完成的被封装半导体产品60。
在无铅(Pb)封装的情况下，具有夹片30的本发明(使用后包封附接)的优点在于可在与倒装芯片互连膏相同的熔点下附接夹片，且因此可使用相同的无Pb膏。在不直接影响倒装芯片互连的情况下附接和回流夹片30。其它现有技术在倒装芯片工艺之后就放置夹片，且夹片需要另一类型的膏，其必须具有较低熔点以便不会使倒装芯片接点重熔。本发明的工艺步骤是利用相同膏成分的低温无铅回流工艺。与凹陷的电路小片附接垫14组合的平坦夹片30在装置20的两侧上提供散热片。沿着被封装装置的顶部表面设置电路小片附接垫14，且夹片30位于另一表面上。因此，两个表面均可用于将热量传导离开电路小片30。
图4a、4b展示平台栅格阵列实施例60的顶部和底部透视图。本发明提供两组触点，使得制造商可选择具有如图4b(平台栅格类型)或6b(图5a中展示横截面图)所示的一组常规触点，或如图4a(图7a中展示横截面)所示的一组替代触点。当制造商选择图4b或6b中所示的所述组常规触点时，用绝缘材料覆盖引线的近端13，保持电路小片垫14暴露，从而为实现较好热扩散(顶侧冷却)作好准备。
在MLP型占地面积的情况下，参看图4a、4b所示的第一实施例的顶部和底部视图，顶部视图成为安装占地面积(图4a)，且底部夹片现将充当漏极布线且同时充当散热片。漏极引线76的近端以及栅极引线和源极引线73(G)、73(S)的近端用可焊且高度传导的聚合物(由dow corning制造)延展。对所述化合物的边缘进行延展，因此其将所述化合物转变为可焊的。这现在使常规MLP占地面积图案化。所述聚合物较好地粘附到化合物和引线76、73(G/S)的一部分。
如果存在这样的情况：一些消费者需要利用封装的底侧来进行包括通孔的电路布局，那么可用可将电路小片附接垫与下侧电路和通孔电隔离的焊料掩模74来覆盖电路小片附接垫14。
本发明的主要特征之一是其能够使一组共同组件和一组共同工艺步骤适于两个或两个以上占地面积。术语“占地面积”是指将成为电子系统的一部分的被封装装置的外部尺寸。举例来说，若干普遍的占地面积封装包括平台栅格封装(上文描述)、球栅格封装和模制无引线封装(MLP)。图2和3的以上实施例不仅与球栅格型封装的占地面积兼容，而且与平台栅格型式的占地面积兼容。以下论述内容将展示本发明如何满足球栅格阵列的要求，且接着所述论述内容将展示本发明如何还满足第三占地面积(模制无引线封装(MLP))。
图5a、5b、6a、6b展示球栅格阵列占地面积实施例。这些图式与图2a、2c、4a、4b几乎相同，不同之处只是源极和栅极引线上的外部端子具有平坦的平台型连接而并非球型连接。用于制作图6a、6b所示的封装的工艺是与图4a、4b所示相同的工艺。
图7a-7b展示第三实施例。这是MLP实施例，其中漏极引线用于将漏极触点携载到外部封装的与源极和栅极引线相同的一侧，且进而满足对MLP占地面积的要求。在封装63中，顶侧具有充当散热片的夹片30，且引线的远端由绝缘涂层覆盖。封装63的底部表面具有至少一个栅极触点64、一大型源极触点(以电路小片附接垫14的形式)和由漏极引线的远端提供的漏极触点65.1-65.4，所述漏极引线将用于漏极的电触点携载到与用于源极和栅极的电触点相同的表面。如图8c所示，底侧触点印刷有焊料掩模66和传导可焊聚合物67以将触点从引线的暴露近端延伸到被封装装置的远边缘。
图9a-9g展示用于制作MLP占地面积实施例63的工艺。提供具有凹陷电路小片附接垫14和多个带有远端和近端的引线的引线框10。将半导体电路小片20附接到垫14(图9b)，且用包封树脂16模制所述经组装的装置(图9c)。接着，将常用膏17施加到装置20的漏极表面并施加到漏极引线65.1-65.4的远端。通过膏14将平坦的矩形传导夹片30保持在电路小片附接垫和远端上。对组装件进行回流以将夹片永久附接到封装。封装的底部具有装置20的所有外部端子(包括栅极端子13、源极端子(垫14)和漏极端子)和漏极引线的近端。
翻至图10a和10b，可将基本低成本漏极夹片30与经修改的漏极夹片50进行比较。所述经修改的夹片沿着一个边缘具有凹槽51且在中心区域中具有凹槽52的阵列。凹槽51、52分别对应于电路小片的第一表面26上的漏极引线和源极-栅极阵列的远端的位置。凹槽的目标深度为约50微米，且凹槽改进了夹片50与电路小片和引线之间的机械和电接触的可靠性。通过便宜且不在夹片50中强加显著应力的简单模压操作来制作所述凹槽。电路小片垫14上的凹槽对应于源极突起的位置。
针对MLP占地面积提供类似的改进的夹片60。在一种改进中，模压夹片60以沿着一个边缘移除材料，且形成漏极指状物62。同时或稍后再次对指状物和夹片的中心部分进行模压，以分别给指状物和夹片的主体添加凹槽63、64。
如此揭示本发明的若干实施例和修改之后，所属领域的技术人员将了解，可在不脱离所附权利要求书的精神和范围的情况下对所述实施例的元件和步骤作出进一步的改变、添加、省略、修改和替代。

Claims (30)

1.一种用于半导体装置的封装，其包含：
装置，其具有第一和第二表面、位于所述第一表面上的源极和栅极触点阵列，和位于所述第二表面上的漏极触点；
引线框，其具有
电路小片附接垫，其用于接纳并保持半导体电路小片，
细长的漏极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；以及
细长的源极和栅极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；
其中所有所述引线的远端设置在一个平面中，且所有所述引线的近端设置在与所述一个平面间隔开的另一平面中；
传导夹片，其附接到所述平坦的漏极触点，与所述源极和栅极引线的远端间隔开，且延伸越过所述漏极引线的远端；
绝缘模制树脂，其包封所述装置和所述引线框，且保持所述引线的选定远端或近端暴露并保持所述传导夹片的第二表面暴露。
2.根据权利要求1所述的半导体封装，其中所述传导夹片连接到所述漏极引线的远端。
3.根据权利要求2所述的半导体封装，其中所述源极和漏极的远端或近端暴露在所述封装的第一外侧表面上。
4.根据权利要求2所述的半导体封装，其中所述夹片覆盖所述漏极引线的远端。
5.根据权利要求1所述的半导体封装，其进一步包含在所述源极和栅极引线的暴露端上的球形端子或平台端子。
6.根据权利要求1所述的半导体封装，其中所述夹片在其面向所述半导体装置的表面中具有多个凹槽。
7.根据权利要求1所述的半导体封装，其中所述夹片沿着一个边缘具有多个指状物。
8.根据权利要求7所述的半导体封装，其中所述指状物和所述夹片的中心部分具有凹槽。
9.[占地面积1]一种装置，其具有第一和第二表面、位于所述第一表面上的源极和栅极触点阵列，和位于所述第二表面上的漏极触点；
引线框，其具有
电路小片附接垫，其用于接纳并保持半导体电路小片，
细长的漏极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；以及
细长的源极和栅极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；
其中所有所述引线的远端设置在一个平面中，且所有所述引线的近端设置在与所述一个平面间隔开的另一平面中；
传导夹片，其附接到所述平坦的漏极触点，与所述源极和栅极引线的远端间隔开且覆盖所述漏极引线的远端；
绝缘模制树脂，其包封所述装置和所述引线框，且保持所述源极和栅极引线的远端暴露，以及
球型端子，其位于所述暴露的源极和栅极引线上。
10.根据权利要求9所述的半导体封装，其中所述夹片在其面向所述半导体装置的表面中具有多个凹槽。
11.根据权利要求9所述的半导体封装，其中所述夹片沿着一个边缘具有多个指状物。
12.根据权利要求11所述的半导体封装，其中所述指状物和所述夹片的中心部分具有凹槽。
13.[占地面积2]一种装置，其具有第一和第二表面、位于所述第一表面上的源极和栅极触点阵列，和位于所述第二表面上的漏极触点；
引线框，其具有
电路小片附接垫，其用于接纳并保持半导体电路小片，
细长的漏极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；以及
细长的源极和栅极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；
其中所有所述引线的远端设置在一个平面中，且所有所述引线的近端设置在与所述一个平面间隔开的另一平面中；
传导夹片，其附接到所述平坦的漏极触点，与所述源极和栅极引线的远端间隔开且覆盖所述漏极引线的远端；
绝缘模制树脂，其包封所述装置和所述引线框，且保持所述源极和栅极引线的远端暴露，以及
平台型端子，其位于所述暴露的源极和栅极引线上。
14.根据权利要求13所述的半导体封装，其中所述夹片在其面向所述半导体装置的表面中具有多个凹槽。
15.根据权利要求13所述的半导体封装，其中所述夹片沿着一个边缘具有多个指状物。
16.根据权利要求15所述的半导体封装，其中所述指状物和所述夹片的中心部分具有凹槽。
18.[占地面积3]一种装置，其具有第一和第二表面、位于所述第一表面上的源极和栅极触点阵列，和位于所述第二表面上的漏极触点；
引线框，其具有
电路小片附接垫，其用于接纳并保持半导体电路小片，
细长的漏极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；以及
细长的源极和栅极引线，其具有邻近于所述电路小片附接垫的近端和远离所述电路小片附接垫的远端；
其中所有所述引线的远端设置在一个平面中，且所有所述引线的近端设置在与所述一个平面间隔开的另一平面中；
传导夹片，其附接到所述平坦的漏极触点，与所述源极和栅极引线的远端间隔开且覆盖所述漏极引线的远端；
绝缘模制树脂，其包封所述装置和所述引线框，且保持所有引线的近端暴露。
19.根据权利要求18所述的半导体封装，其中所述夹片在其面向所述半导体装置的表面中具有多个凹槽。
20.根据权利要求18所述的半导体封装，其中所述夹片沿着一个边缘具有多个指状物。
21.根据权利要求20所述的半导体封装，其中所述指状物和所述夹片的中心部分具有凹槽。
22.[针对占地面积1和2的方法项]一种用于组装和封装半导体装置的方法，所述半导体装置具有第一和第二表面、位于所述第一表面上的凸起源极和栅极触点阵列，和位于所述第二表面上的平坦的漏极触点，所述方法包含：
提供具有电路小片附接垫和源极、栅极及漏极引线的引线框，所述漏极引线设置为邻近于所述电路小片附接垫的一端并与所述电路小片垫和所述源极及栅极引线电隔离并且端接于一组漏极接触垫，且所述源极和栅极引线位于所述电路小片附接垫的另一端并端接于所述源极和栅极接触垫；
通过将所述电路小片的凸起源极和栅极引线附接到所述电路小片附接垫并附接到所述源极和栅极引线而将所述电路小片组装到所述引线框上；
通过将所述组装件模制在绝缘树脂中来包封所述经组装的电路小片和引线框以形成封装，所述封装的一个表面具有暴露所述电路小片的漏极触点和所述源极和栅极引线的末端处的所述源极和栅极接触垫的区；
用焊料图案化所述具有暴露的触点和接触垫的表面；
将夹片附接到所述暴露的漏极触点；以及
回流焊料以在所述暴露的接触垫上提供凸起端子，且将所述夹片连接到所述漏极并连接到所述漏极接触垫。
23.根据权利要求22所述的工艺，其中对所述引线进行半蚀刻，且所述引线上的所述凸起端子是球型端子。
24.根据权利要求22所述的工艺，其中所述引线上的所述凸起端子是平台端子。
25.根据权利要求22所述的工艺，其进一步包含以下步骤：在所述夹片的面向所述半导体装置的表面中放置多个凹槽。
26.根据权利要求22所述的工艺，其进一步包含以下步骤：沿着所述夹片的一个边缘放置多个指状物。
27.根据权利要求26所述的工艺，其进一步包含以下步骤：在所述指状物和所述夹片的中心部分中放置凹槽。
28.[针对占地面积3的方法项]一种用于组装和封装半导体装置的方法，所述半导体装置具有第一和第二表面、位于所述第一表面上的凸起源极和栅极触点阵列，和位于所述第二表面上的平坦的漏极触点，所述方法包含：
提供具有电路小片附接垫和源极、栅极及漏极细长引线的引线框，
所述细长漏极引线设置为邻近于所述电路小片附接垫的一端，与所述电路小片垫电隔离且在所述漏极引线、所述源极和栅极引线的相对端处具有近和远漏极接触垫，并端接于一组漏极接触垫，且
所述细长源极和栅极引线位于所述电路小片附接垫的另一端处并端接于源极和栅极接触垫；
通过将所述电路小片的凸起源极和栅极引线附接到所述电路小片附接垫并附接到所述源极和栅极引线而将所述电路小片组装到所述引线框上；
通过将所述组装件模制在绝缘树脂中来包封所述经组装的电路小片和引线框以形成模制封装，所述模制封装的一个表面具有暴露所述电路小片的漏极触点和所述远漏极接触垫的区，且所述模制封装的另一表面具有对应于所述源极和栅极接触垫以及所述近漏极接触垫的暴露区；
用焊料图案化所述具有暴露的触点和远漏极接触垫的表面；
将夹片附接到所述暴露的漏极触点并附接到所述远漏极接触垫；以及
回流焊料以将所述夹片连接到所述漏极并连接到所述远漏极接触垫，使得所述封装的另一表面具有暴露的源极、栅极和近漏极接触垫。
29.根据权利要求28所述的工艺，其进一步包含以下步骤：在所述夹片的面向所述半导体装置的表面中放置多个凹槽。
30.根据权利要求28所述的工艺，其进一步包含以下步骤：沿着所述夹片的一个边缘放置多个指状物。
31.根据权利要求30所述的工艺，其进一步包含以下步骤：在所述指状物和所述夹片的中心部分中放置凹槽。
CNA2006800320569A 2005-08-30 2006-08-30 可逆多占地面积封装和制造方法 Pending CN101263596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/215,485 US20070045785A1 (en) 2005-08-30 2005-08-30 Reversible-multiple footprint package and method of manufacturing
US11/215,485 2005-08-30

Publications (1)

Publication Number Publication Date
CN101263596A true CN101263596A (zh) 2008-09-10

Family

ID=37802901

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800320569A Pending CN101263596A (zh) 2005-08-30 2006-08-30 可逆多占地面积封装和制造方法

Country Status (5)

Country Link
US (1) US20070045785A1 (zh)
KR (1) KR20080038180A (zh)
CN (1) CN101263596A (zh)
TW (1) TW200729447A (zh)
WO (1) WO2007027790A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676317A (zh) * 2019-09-30 2020-01-10 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
CN111052359A (zh) * 2017-10-30 2020-04-21 微芯片技术股份有限公司 附接在偏移引线框管芯附接焊盘和离散管芯附接焊盘之间的集成电路(ic)管芯
CN112838024A (zh) * 2019-11-22 2021-05-25 Jmj韩国株式会社 半导体封装多重夹片粘合装置及同装置制造的半导体封装

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
TW200739758A (en) * 2005-12-09 2007-10-16 Fairchild Semiconductor Corporaton Device and method for assembling a top and bottom exposed packaged semiconductor
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
JP5025394B2 (ja) * 2007-09-13 2012-09-12 株式会社東芝 半導体装置及びその製造方法
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8963303B2 (en) * 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9852961B2 (en) * 2013-08-28 2017-12-26 Infineon Technologies Ag Packaged semiconductor device having an encapsulated semiconductor chip
KR20150035253A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 전력 반도체 패키지
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
KR102327950B1 (ko) * 2019-07-03 2021-11-17 제엠제코(주) 반도체 패키지
US11355470B2 (en) * 2020-02-27 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and methods of manufacturing semiconductor devices
DE102021124003A1 (de) 2021-09-16 2023-03-16 Infineon Technologies Ag Leistungshalbleitervorrichtung, Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7135761B2 (en) * 2004-09-16 2006-11-14 Semiconductor Components Industries, L.Lc Robust power semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052359A (zh) * 2017-10-30 2020-04-21 微芯片技术股份有限公司 附接在偏移引线框管芯附接焊盘和离散管芯附接焊盘之间的集成电路(ic)管芯
CN110676317A (zh) * 2019-09-30 2020-01-10 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
CN112838024A (zh) * 2019-11-22 2021-05-25 Jmj韩国株式会社 半导体封装多重夹片粘合装置及同装置制造的半导体封装
CN112838024B (zh) * 2019-11-22 2023-09-15 Jmj韩国株式会社 半导体封装多重夹片粘合装置及同装置制造的半导体封装

Also Published As

Publication number Publication date
TW200729447A (en) 2007-08-01
WO2007027790A2 (en) 2007-03-08
WO2007027790B1 (en) 2007-06-21
WO2007027790A3 (en) 2007-04-26
US20070045785A1 (en) 2007-03-01
KR20080038180A (ko) 2008-05-02

Similar Documents

Publication Publication Date Title
CN101263596A (zh) 可逆多占地面积封装和制造方法
US6900079B2 (en) Method for fabricating a chip scale package using wafer level processing
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US7663212B2 (en) Electronic component having exposed surfaces
TWI395277B (zh) 晶圓水準的晶片級封裝
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US20030011054A1 (en) Power module package having improved heat dissipating capability
CN101556946B (zh) 形成半导体封装件的方法及其结构
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
CN104299952A (zh) 在宽金属焊盘上方形成凸块结构的机制
EP3648159B1 (en) Semiconductor package and method of fabricating a semiconductor package
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
JP2004031516A (ja) コネクター型半導体素子
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
EP1360722B1 (en) Method of manufacturing a semiconductor device
JP4017625B2 (ja) 半導体装置の製造方法
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
TWI443801B (zh) 用連接片實現連接的半導體封裝及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080910