CN110676317B - 一种晶体管管芯结构及制作方法 - Google Patents
一种晶体管管芯结构及制作方法 Download PDFInfo
- Publication number
- CN110676317B CN110676317B CN201910942730.6A CN201910942730A CN110676317B CN 110676317 B CN110676317 B CN 110676317B CN 201910942730 A CN201910942730 A CN 201910942730A CN 110676317 B CN110676317 B CN 110676317B
- Authority
- CN
- China
- Prior art keywords
- metal
- source
- electrode
- drain
- passive region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 410
- 239000002184 metal Substances 0.000 claims abstract description 410
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 150000002739 metals Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种晶体管管芯结构及制作方法，其中制作方法包括如下步骤：在具有有源区、无源区、源极、漏极和栅极的半导体衬底上沉积第一层金属，在有源区形成源极金属和漏极金属，靠近源极的一侧的最外侧源极金属为第一源极金属，其余的源极金属为第二源极金属，源极金属的一侧延伸至无源区；沉积第二层金属，在相邻的源极金属和漏极金属之间形成栅极金属；沉积第三层金属，形成源极连线金属、漏极连线金属和栅极连线金属；以第一源极金属无源区部分和第二源极无源区部分为桥墩位置制作源极金属桥，源极金属桥连接源极金属和源极金属；本发明制作连通源极时不跨越有源区的栅极金属和漏极金属的金属桥结构，减小了寄生电容，提升器件射频工作性能。
Description
技术领域
本发明涉及半导体器件的pHEMT制作领域，尤其涉及一种晶体管管芯结构及制作方法。
背景技术
pHEMT是对高电子迁移率晶体管(HEMT)的一种改进结构，也称为赝调制掺杂异质结场效应晶体管。在pHEMT制作领域的金属桥工艺里，传统工艺采用直接串联的方式，金属桥在连通源极时将跨越相邻的栅极金属和漏极金属，从而引入较大的源极、栅极间和源极、漏极间的寄生电容，使管芯的工作特性发生恶化，制作末端金属时，末端金属通孔将占据较大的板图面积，板图面积的浪费更为显著。
发明内容
为此，需要提供一种晶体管管芯结构及制作方法，解决金属桥在连通源极时将跨越有源区的栅极金属和漏极金属时引入较大的寄生电容。
为实现上述目的，发明人提供了一种晶体管管芯结构的制作方法，包括如下步骤：
在具有有源区、无源区、处在无源区且在有源区一侧的栅极和处在无源区且在有源区另一侧的源极漏极的半导体衬底上沉积第一层金属，在有源区形成源极金属和漏极金属，源极金属和漏极金属交替排布且相互平行，靠近源极的一侧的最外侧源极金属为第一源极金属，其余的源极金属为第二源极金属，源极金属的一侧延伸至无源区；
沉积第二层金属，在有源区中相邻的源极金属和漏极金属之间形成栅极金属；
沉积第三层金属，在无源区形成源极连线金属、漏极连线金属和栅极连线金属，源极连线金属在无源区上连接第一源极金属和源极，漏极连线金属在无源区上连接各个漏极金属与漏极，栅极连线金属在无源区上连接各个栅极金属与栅极；
沉积金属桥金属，以第一源极金属无源区部分、第二源极金属无源区部分为桥墩位置形成源极金属桥，源极金属桥以第一源极金属无源区部分和第二源极金属无源区部分为桥墩位置连接第一源极金属和第二源极金属。
进一步地，沉积第一层金属时，分别在栅极、源极和漏极处沉积第一层金属；或者：
沉积第二层金属时，分别在栅极、源极和漏极处沉积第二层金属；或者：
沉积第三层金属时，分别在栅极、源极、漏极和第二源极金属无源区部分处沉积第三层金属；或者：
沉积金属桥金属时，分别在栅极、源极和漏极处沉积金属桥金属。
进一步地，所述晶体管为赝调制掺杂异质结场效应晶体管。
进一步地，所述源极金属靠近源极的一侧延伸至无源区。
进一步地，所述源极金属和漏极金属为锗金、镍和金。
进一步地，所述栅极金属为钛、铂和金。
进一步地，所述源极、漏极分别替换为漏极、源极。
本发明提供了一种晶体管管芯结构，包括：半导体衬底上设置有有源区、无源区、处在无源区且在有源区一侧的栅极和处在无源区且在有源区另一侧源极漏极；
有源区上设置有交替排布且相互平行的源极金属和漏极金属，靠近源极一侧的最外侧源极金属为第一源极金属，其余的源极金属为第二源极金属，源极金属的一侧延伸至无源区；
相邻源极金属和漏极金属之间依次设置有栅极金属；
无源区上设置有源极连线金属、漏极连线金属和栅极连线金属，源极连线金属连接第一源极金属和源极，漏极连线金属连接各个漏极金属与漏极，栅极连线金属连接各个栅极金属与栅极；
以第一源极金属无源区部分、第二源极金属无源区部分为桥墩位置设置有源极金属桥，源极金属桥以第一源极金属无源区部分和第二源极金属无源区部分为桥墩位置连接第一源极金属和第二源极金属。
进一步地，所述源极金属靠近源极的一侧延伸至无源区。
区别于现有技术，上述技术方案制作连通源极时不跨越有源区的栅极金属和漏极金属的金属桥结构，减小了寄生电容，提升器件射频工作性能。
附图说明
图1为本发明在有源区上制作源极金属和漏极金属的剖面结构示意图；
图2为本发明在有源区上制作栅极金属的剖面结构示意图；
图3为本发明在衬底上制作连线金属的剖面结构示意图；
图4为本发明在衬底上制作金属桥结构的剖面结构示意图；
图5为本发明所述源极金属桥的剖面结构示意图；
图6为本发明另一实施例所述漏极金属桥的剖面结构示意图。
附图标记说明：
1、源极；
2、漏极；
3、栅极；
4、有源区；
5、源极金属；
5a、第一源极金属；
5b、第二源极金属；
6、漏极金属；
7、栅极金属；
8、源极连线金属；
9、漏极连线金属；
10、栅极连线金属；
11、源极金属桥；
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图6，本发明提供了一种晶体管管芯结构的制作方法，本制作方法可以在具有有源区4、无源区、处在无源区且在有源区4一侧的栅极3和处在无源区且在有源区4另一侧的源极1漏极2的半导体器件的衬底上进行制作，其中源极1与漏极2的位置可以对换，半导体器件如晶圆或者芯片等，晶体管为赝调制掺杂异质结场效应晶体管。包括如下步骤：在有源区4上制作源极金属5和漏极金属6；具体步骤为在衬底上涂布光阻，图形化光阻，即曝光显影使得有源区4上要蒸镀金属的部位开口，而后在衬底上蒸镀第一层金属，第一层金属的成分为锗金(AuGe)、镍(Ni)和金(Au)，从而在有源区4上形成交替排布且相互平行的源极金属5和漏极金属6，同时保留蒸镀在源极1、漏极2和栅极3上的第一层金属，最后进行金属举离和去胶清洗，结构如图1所示。靠近源极1一侧的最外侧源极金属5为第一源极金属5a，其余的源极金属5为第二源极金属5b。源极金属5靠近源极1或者靠近栅极3的一侧延伸至无源区，则源极金属桥可以在靠近源极或者栅极的一侧进行跨接。优选的，源极金属5靠近源极1的一侧延伸至无源区，即源极金属桥在靠近源极的一侧进行跨接。通过延伸源极金属5到无源区上，使得源极金属5比漏极金属6长，长的部分即源极金属5无源区部分，将此源极金属5无源区部分作为金属桥的桥墩位置。保留在源极1、漏极2和栅极3上的第一层金属起到提高源极1、漏极2和栅极3高度的作用。
源极金属5和漏极金属6制作完毕后，在有源区4上制作栅极金属7；具体步骤为在衬底上涂布光阻，图形化光阻，即曝光显影使得有源区4上要制作栅极金属7的部位开口，随后在衬底上蒸镀第二层金属，第二层金属成分为钛(Ti)、铂(Pt)和金(Au)，从而在有源区的源极金属5与漏极金属6之间形成紧密排列的栅极金属7，同时也保留蒸镀在源极1、漏极2和栅极3上的第二层金属，最后金属举离和去胶清洗，结构如图2所示。所有相邻源极金属5和漏极金属6之间都设置栅极金属7，栅极金属7与源极金属5、漏极金属6相平行，且栅极金属7紧密排列在有源区4中，在不需要进行背面通孔设计的情况下，能够节省半导体器件上的板图面积，提升了器件射频工作的性能。保留在源极1、漏极2和栅极3上的第二层金属起到提高源极1、漏极2和栅极3高度的作用。
然后进行连线金属的制作，连线金属连接各个极和金属；具体步骤为在衬底上涂布光阻，图形化光阻，即曝光显影使得要蒸镀金属的部位开口，然后在衬底上蒸镀第三层金属，在无源区形成源极连线金属8、漏极连线金属9和栅极连线金属10，同时也保留蒸镀在源极1、漏极2、栅极3和第二源极金属5b无源区部分上的第三层金属，结构如图3所示。漏极连线金属9在无源区上连接各个漏极金属6与漏极2；栅极连线金属10在无源区上连接各个栅极金属7与栅极3；源极连线金属8在无源区上连接第一源极金属5a和源极1；保留在源极1、漏极2、栅极3和第二源极金属5b上的第三层金属起到提高源极1、漏极2、栅极3和第二源极金属5b高度的作用。
最后进行源极金属桥11的制作，源极金属桥11连接两个源极金属5；具体步骤为在衬底上覆盖桥墩光阻，对第一源极金属5a无源区部分和第二源极金属5b无源区部分上的区域进行曝光显影，保留显影区域外的桥墩光阻，此时的桥墩光阻作为构建金属桥的桥底图形，随后涂布桥面光阻，用桥面光阻定义出金属桥的图形，沉积金属桥金属到两侧桥墩及其之间的桥面处，得到金属桥结构后，去除桥面光阻和桥墩光阻，结构如图4所示。源极金属桥11以第一源极金属5a无源区部分和相邻的第二源极金属5b无源区部分为桥墩位置连接第一源极金属5a和相邻的第二源极金属5b；或者：源极金属桥11以相邻的两个第二源极金属5b无源区部分为桥墩位置连接相邻的两个第二源极金属5b。源极金属桥11为拱形金属桥或者平板形金属桥。此时无源区上的栅极连线金属将栅极与栅极金属相连接，无源区上的漏极连线金属将漏极与漏极金属相连接，而将源极金属5无源区部分作为金属桥的桥墩，制作连接源极的源极金属桥能够不跨越有源区4上的栅极金属和漏极金属，减小了寄生电容，提升器件射频工作性能。
在某些实施例中，源极1和漏极2相互替换，即漏极可以形成漏极金属桥跨在源极金属的无源区部分上。漏极金属6靠近源极1或者靠近栅极3的一侧延伸至无源区，优选的，漏极金属6靠近漏极2的一侧延伸至无源区，源极金属5通过在无源区上的各个源极连线金属8与源极1相连，其中栅极3及其栅极金属7、栅极连线金属10等与本实施例相同，此时制作的金属桥是漏极金属桥，漏极金属桥以第一漏极金属无源区部分和相邻的第二漏极金属无源区部分为桥墩位置连接第一漏极金属和相邻的第二漏极金属；或者：漏极金属桥以相邻的两个第二漏极金属无源区部分为桥墩位置连接相邻的两个第二漏极金属，也能够达到源极连线金属8连接源极1与源极金属5时不跨越漏极2和栅极3，结构如图6所示。
传统的金属桥结构在连接源极时跨越有源区的栅极金属和漏极金属，引入了许多寄生电容，对于晶体管的性能有着不同程度的危害，影响器件的性能。本发明通过延长源极金属到无源区上，并在此源极金属无源区部分上制作金属桥，金属桥能够不跨越有源区的栅极金属和漏极金属，减小了寄生电容，提升器件射频工作性能。栅极金属紧密排列在有源区中，在不需要进行背面通孔设计的情况下，能够节省半导体器件上的板图面积。
本发明提供一种晶体管管芯结构，如图1至图6所示，所述晶体管管芯结构包括：晶体管为赝调制掺杂异质结场效应晶体管，晶体管上的半导体衬底上设置有有源区4、无源区、处在无源区且在有源区4一侧的栅极3和处在无源区且在有源区4另一侧的源极1漏极2。
有源区4上设置有交替排布且相互平行的源极金属5和漏极金属6，靠近源极1一侧的最外侧源极金属5为第一源极金属5a，其余的源极金属5为第二源极金属5b。源极金属和漏极金属为锗金(AuGe)、镍(Ni)和金(Au)。源极金属5靠近源极1或者靠近栅极3的一侧延伸至无源区，优选的，源极金属5靠近源极1的一侧延伸至无源区。源极金属5延伸到无源区上，使得源极金属5比漏极金属6长，长的部分即源极金属5无源区部分，结构如图1所示。通过在此源极金属5无源区部分为桥墩位置的金属桥能够不跨越有源区4的栅极金属和漏极金属。
所有相邻源极金属5和漏极金属6之间设置紧密排列的有栅极金属7，栅极金属7为钛(Ti)、铂(Pt)和金(Au)。优选的，栅极金属7靠近栅极3的一侧延伸至无源区，结构如图2所示。栅极金属7的紧密排列使得在不需要进行背面通孔设计的情况下，节省半导体器件上的板图面积，提升了器件射频工作的性能。
无源区上设置有源极连线金属8、漏极连线金属9和栅极连线金属10；源极连线金属8在无源区上连接第一源极金属5a和源极1，漏极连线金属9在无源区上连接各个漏极金属6和漏极2，栅极连线金属10在无源区上连接各个栅极金属7和栅极3，结构如图3所示。
第一源极金属5a无源区部分和第二源极金属5b无源区部分上设置有源极金属桥11，源极金属桥11连接两个源极金属5；源极金属桥11以第一源极金属5a无源区部分和第二源极金属5b无源区部分为桥墩位置连接第一源极金属5a和第二源极金属5b；或者：源极金属桥11以两个第二源极金属5b无源区部分为桥墩位置连接两个第二源极金属5b。源极金属桥11为拱形金属桥或者平板形金属桥，结构如图4、图5所示。本发明以源极金属5无源区部分为桥墩位置设置源极金属桥，源极金属桥11不跨越有源区4的栅极金属和漏极金属，减小了寄生电容，提升器件射频工作性能。
在某些实施例中，源极1和漏极2相互替换，漏极金属6靠近源极1或者靠近栅极3的一侧延伸至无源区，优选的，漏极金属6靠近漏极2的一侧延伸至无源区，源极金属5通过在无源区上的各个源极连线金属8与源极相连，其中栅极3及其栅极金属7、栅极连线金属10等与本实施例相同，此时漏极金属桥以第一漏极金属无源区部分和相邻的第二漏极金属无源区部分为桥墩位置连接第一漏极金属和第二漏极金属；或者：漏极金属桥以相邻的两个第二漏极金属无源区部分为桥墩位置连接两个第二漏极金属，也能够时源极连线金属8在连接源极1与源极金属5时不跨越有源区的漏极2和栅极3，结构如图6所示。漏极金属桥也为拱形金属桥或者平板形金属桥。
传统的金属桥结构连接源极时跨越有源区的栅极金属和漏极金属，引入了许多寄生电容，对于晶体管的性能有着不同程度的危害，影响器件的性能。本发明以源极金属无源区部分为桥墩位置设置源极金属桥，源极金属桥不跨越有源区的栅极金属和漏极金属，减小了寄生电容，提升器件射频工作性能。且栅极金属紧密排列在有源区中，在不需要进行背面通孔设计的情况下，能够节省半导体器件上的板图面积。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (9)
1.一种晶体管管芯结构的制作方法，其特征在于，包括如下步骤：
在具有有源区、无源区、处在无源区且在有源区一侧的栅极和处在无源区且在有源区另一侧的源极漏极的半导体衬底上沉积第一层金属，在有源区形成源极金属和漏极金属，源极金属和漏极金属交替排布且相互平行，靠近源极的一侧的最外侧源极金属为第一源极金属，其余的源极金属为第二源极金属，源极金属的一侧延伸至无源区；
沉积第二层金属，在有源区中相邻的源极金属和漏极金属之间形成栅极金属；
沉积第三层金属，在无源区形成源极连线金属、漏极连线金属和栅极连线金属，源极连线金属在无源区上连接第一源极金属和源极，漏极连线金属在无源区上连接各个漏极金属与漏极，栅极连线金属在无源区上连接各个栅极金属与栅极；
沉积金属桥金属，以第一源极金属无源区部分、第二源极金属无源区部分为桥墩位置形成源极金属桥，源极金属桥以第一源极金属无源区部分和第二源极金属无源区部分为桥墩位置连接第一源极金属和第二源极金属；
源极金属桥跨越漏极连线金属。
2.根据权利要求1所述的一种晶体管管芯结构的制作方法，其特征在于，
沉积第一层金属时，分别在栅极、源极和漏极处沉积第一层金属；或者：
沉积第二层金属时，分别在栅极、源极和漏极处沉积第二层金属；或者：
沉积第三层金属时，分别在栅极、源极、漏极和第二源极金属无源区部分处沉积第三层金属；或者：
沉积金属桥金属时，分别在栅极、源极和漏极处沉积金属桥金属。
3.根据权利要求1所述的一种晶体管管芯结构的制作方法，其特征在于，所述晶体管为赝调制掺杂异质结场效应晶体管。
4.根据权利要求1所述的一种晶体管管芯结构的制作方法，其特征在于，所述源极金属靠近源极的一侧延伸至无源区。
5.根据权利要求1所述的一种晶体管管芯结构的制作方法，其特征在于，所述源极金属和漏极金属为锗金、镍和金。
6.根据权利要求1所述的一种晶体管管芯结构的制作方法，其特征在于，所述栅极金属为钛、铂和金。
7.根据权利要求1至6任意一项所述的一种晶体管管芯结构的制作方法，其特征在于，所述源极、漏极分别替换为漏极、源极。
8.一种晶体管管芯结构，其特征在于，包括：半导体衬底上设置有有源区、无源区、处在无源区且在有源区一侧的栅极和处在无源区且在有源区另一侧源极漏极；
有源区上设置有交替排布且相互平行的源极金属和漏极金属，靠近源极一侧的最外侧源极金属为第一源极金属，其余的源极金属为第二源极金属，源极金属的一侧延伸至无源区；
相邻源极金属和漏极金属之间依次设置有栅极金属；
无源区上设置有源极连线金属、漏极连线金属和栅极连线金属，源极连线金属连接第一源极金属和源极，漏极连线金属连接各个漏极金属与漏极，栅极连线金属连接各个栅极金属与栅极；
以第一源极金属无源区部分、第二源极金属无源区部分为桥墩位置设置有源极金属桥，源极金属桥以第一源极金属无源区部分和第二源极金属无源区部分为桥墩位置连接第一源极金属和第二源极金属；
源极金属桥跨越漏极连线金属。
9.根据权利要求8所述的一种晶体管管芯结构，其特征在于，所述源极金属靠近源极的一侧延伸至无源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910942730.6A CN110676317B (zh) | 2019-09-30 | 2019-09-30 | 一种晶体管管芯结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910942730.6A CN110676317B (zh) | 2019-09-30 | 2019-09-30 | 一种晶体管管芯结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110676317A CN110676317A (zh) | 2020-01-10 |
| CN110676317B true CN110676317B (zh) | 2022-10-11 |
Family
ID=69080528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910942730.6A Active CN110676317B (zh) | 2019-09-30 | 2019-09-30 | 一种晶体管管芯结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110676317B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976661B (zh) * | 2024-04-02 | 2024-07-23 | 杭州立昂东芯微电子有限公司 | 一种半导体图层中薄层图形的测试结构及测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2108758A (en) * | 1981-10-26 | 1983-05-18 | Intersil Inc | Power field-effect transistor structures |
| JPH0496339A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 電界効果トランジスタの配線構造 |
| CN104979356A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及切断其中存储单元区块连接的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070045785A1 (en) * | 2005-08-30 | 2007-03-01 | Noquil Jonathan A | Reversible-multiple footprint package and method of manufacturing |
| US20080290413A1 (en) * | 2007-05-21 | 2008-11-27 | International Business Machines Corporation | Soi mosfet with a metal semiconductor alloy gate-to-body bridge |
| JP5106041B2 (ja) * | 2007-10-26 | 2012-12-26 | 株式会社東芝 | 半導体装置 |
| CN104752247B (zh) * | 2013-12-27 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种金属桥连缺陷的检测结构以及制备方法 |
| CN105206590B (zh) * | 2015-09-17 | 2017-11-03 | 浙江大学 | 空气桥侧引的pHEMT微波功放管芯横向结构及pHEMT |
| US9911697B2 (en) * | 2016-05-02 | 2018-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power strap structure for high performance and low current density |
| CN106252310B (zh) * | 2016-06-02 | 2020-05-05 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
-
2019
- 2019-09-30 CN CN201910942730.6A patent/CN110676317B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2108758A (en) * | 1981-10-26 | 1983-05-18 | Intersil Inc | Power field-effect transistor structures |
| JPH0496339A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 電界効果トランジスタの配線構造 |
| CN104979356A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及切断其中存储单元区块连接的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110676317A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818857B2 (en) | Fault tolerant design for large area nitride semiconductor devices | |
| TWI517218B (zh) | 半導體裝置及電路的低電阻閘極結構的配置和製造方法 | |
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| CN110676317B (zh) | 一种晶体管管芯结构及制作方法 | |
| JP4284639B2 (ja) | 半導体装置の製造方法 | |
| CN101027778A (zh) | 场效应晶体管 | |
| JP2001284367A (ja) | 高周波用電界効果トランジスタ | |
| CN110752207A (zh) | 一种背面电容结构及制作方法 | |
| CN102751176A (zh) | Pip、pps电容器的制作方法 | |
| US6387792B2 (en) | Method of fabricating a dielectric antifuse structure | |
| US8587094B2 (en) | Semiconductor device using a compound semiconductor subtrate | |
| JP2010067650A (ja) | 半導体装置、その半導体装置の製造方法及びパワーモジュール | |
| US6784036B2 (en) | Method for making semiconductor device | |
| JP2001168112A (ja) | 半導体装置の製造方法 | |
| CN113436974B (zh) | 一种半导体器件及其制备方法 | |
| JPH11214408A (ja) | 電界効果型トランジスタ | |
| US20090194883A1 (en) | Data line structure in lead region and manufacturing method thereof | |
| JP2001203219A (ja) | 電界効果トランジスタ | |
| KR20000071920A (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법 | |
| JPH09102585A (ja) | 半導体装置およびその製造方法 | |
| KR200263538Y1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자 | |
| KR100272578B1 (ko) | 트랜지스터 제조방법 | |
| JP3201374B2 (ja) | 半導体装置の製造方法 | |
| KR101043778B1 (ko) | 정합회로 및 그 제조 방법 | |
| JPS63221684A (ja) | マイクロ波集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |