JP4159431B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は金属基板を用いた樹脂封止型のＬＳＩ（大規模集積回路）等の半導体装置の製造方法に係わり、特に、ＳＯＮ（Small Outline Non-Leaded Package），ＱＦＮ（Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装面側に外部電極端子を露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。

樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子（半導体チップ）を固定するためのタブ，ダイパッド等と呼称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記支持部（タブ）はリードフレームの枠部から延在するタブ吊りリードによって支持されている。

このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブ上に半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して空隙を埋めて封止体（樹脂封止体：パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。

一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面（主面）側に片面封止を行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させる半導体装置構造（ノンリード型半導体装置）が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるＳＯＮや、四角形状のパッケージの一面の４辺側にリードを露出させるＱＦＮが知られている。

従来、この種のノンリード型半導体装置の製造方法の一つとして、例えば、四角形のアイランドの４隅をそれぞれ吊りリードで吊り、隣接する吊りリードを繋ぎ前記アイランドを一重に囲むように配置される連結体と、前記一重の連結体の内側からアイランドに向かう第１の接続片を等間隔に突出させるとともに、連結体から外に向かって第２の接続片を突出させるフレームを使用するノンリード型の半導体装置の製造方法が開示されている（例えば、特許文献１参照）。

このフレームを用いる半導体装置の製造においては、アイランド上に半導体チップを固定し、半導体チップの表面のボンディングパッドと第１の接続片及び第２の接続片を金属細線を介して固定し、半導体チップや金属細線を樹脂封止体で被い、連結体に沿い連結体を除去するようにダイシングで切断して第１の接続片と第２の接続片を分離し、必要に応じて前記溝を樹脂で埋め、その後フレームと樹脂封止体を切断（フルカット）してノンリード型の半導体装置を製造する。また、アイランドはチップよりも大きくあるいは小さく形成される。

特開２０００−２８６３７６号公報

半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面封止によるＳＯＮやＱＦＮ等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるＳＯＰ（Small Outline Package)やＱＦＰ等の半導体装置に比較して、実装面積が小さい。

ＱＦＮのようなノンリード型半導体装置は、実装面側の外部電極端子の配列は一列構造である。このため、外部電極端子の数（ピン数とも呼称）が多くなると、リードがパッケージの周囲に沿って一列に並ぶ構造では、半導体素子（半導体チップ）のサイズに比較してパッケージのサイズが大きくなる。そこで、パッケージサイズの小型化を目的として、前記文献で示すような半導体装置製造技術が開発されている。

特許文献１では、半導体チップが固定されるアイランド（チップ固定部）を支持する吊りリードを有するとともに、隣接する吊りリードを連結する連結体の内側と外側に交互に外部電極端子となる接続片（第１の接続片，第２の接続片）を有する構造となっている。そして、連結体の幅よりも幅が広いダイシングブレードを連結体の延在方向に沿って移動させながら連結体を切断する。

しかし、連結体から外れるフレームの４隅は接続片が配置されない空いた領域となり、フレームの有効利用が図られていない。このフレームの有効利用という観点からすれば、吊りリードが設けられる領域には外部電極端子が形成できない難点がある。

一方、アイランドに向かって延在する第１の接続片は片持梁構造となっている。このため、上下型からなる金型にフレームを型締めして行うトランスファモールディング時、片持梁構造の第１の接続片の先端が下型のパーティング面に密着しない場合もある。この密着不良部分には、トランスファモールディング時に樹脂が入り込み、外部電極端子の実装面となる面に樹脂が付着（樹脂バリ）する。この樹脂バリはそのままでは実装不良を起こすため、半導体装置の製造工程として樹脂バリ除去工程が新たに必要となり、製造コストの低減が妨げられる。

そこで、本出願人においては、小型で外部電極端子数を多くでき、外部電極端子の形状や寸法精度を高精度に形成でき、さらに実装の信頼性を高めることができるノンリード型の半導体装置の製造方法を既に提案（特願２００２−４４３５号、U.S. Pat. Application No.:１０／０９１３０２）している。

この提案技術に記載された半導体装置の製造方法のうち、実施形態２２に記載された製造方法について簡単に説明する。

その主面上に溝によって区画された複数の外部電極端子となる部分と、半導体チップを支持する部分（タブ）を有する金属板を準備する工程と、前記金属板の半導体チップを支持する部分に半導体チップを固定する工程と、前記半導体チップと前記外部電極端子となる部分を導電性のワイヤで電気的に接続する工程と、樹脂封止体を形成する工程と、金属板の裏面からエッチングして、金属板の前記溝が形成された領域を除去する事によって、各外部電極端子とタブをそれぞれ分離する工程とを有する半導体装置の製造方法について記載されている。

このような方法によって製造されたノンリード型半導体装置では、偏平矩形状の絶縁性の樹脂層（樹脂封止体）内に半導体素子やワイヤが位置し、樹脂封止体の下面に複数の区画部分が下面を露出する構成になる。半導体素子の下面にも１乃至複数の区画部分が位置することになる。半導体素子の下面に位置する区画部分は、半導体素子を支持するチップ搭載部を構成することになる。区画部分はチップ搭載部や外部電極端子を構成する。

また、このような方法によって製造されたノンリード型半導体装置においては、外部電極端子同士が、金属板の溝の内部に薄く形成された部分によって互いに連結されており、かつ、前記連結部分はエッチング工程によって除去されるために、半導体装置の実装面のコーナー部にも外部電極端子を配置する事が容易となり、実装面の効率利用が可能となるので、半導体装置の小型化が図れる。

また、外部電極端子の周囲を囲う様に前記溝内部の連結部分が形成されているために、外部端子に対する前記連結部分はエッチングやラッピングなどの方法で除去することが可能なために、外部端子の実装面への樹脂バリの発生を防ぐ事ができる。

しかし、発明者はこのようなノンリード型半導体装置を、マザーボード等の実装基板にハンダリフローによって接続した場合、製品によっては、半導体素子とチップ搭載部との間で剥離が発生し、実装不良を起こすことがあるという新たな問題点について認識した。

この実装不良について分析検討した結果、半導体素子とチップ搭載部をペースト状の接着材（ダイボンド材）で接合したものに起き易いことが判明した。即ち、ペースト状の接着材の塗布状態などが悪いと、半導体素子とチップ搭載部を接合させた場合、接着材層中に気泡（ボイド）が残留してしまう。

このボイドは、実装時の加熱によって膨張して半導体素子とチップ搭載部を剥離させるように作用し、その剥離力が大きい場合は半導体素子からチップ搭載部が剥離してしまう。剥離力が小さい場合でもクラックが発生し、実装の接合部分の耐湿性が低くなる。

また、半導体チップを微小の複数の区画部分（チップ搭載部）で支持する構造では、各区画部分が小さいことから半導体素子と区画部分との接合強度は小さい。このような状態でボイドが存在すると、半導体素子と区画部分との接合強度は著しく小さくなり、チップ搭載部に触れたり大きな振動や熱ストレスが加わると、小さな外力でも区画部分の脱落が発生してしまうことになる。区画部分の脱落は製品不良となる。

半導体装置の製造段階での区画部分の脱落は、円滑な製造を妨げ、生産性の低下や装置稼働率低下を引き起こすとともに、製造歩留りの低下を引き起こし、製品コストの低下が妨げられる。

また、近年電子機器の急速な小型化に伴って、半導体装置の更なる薄型化の要求が強くなっている。

本発明の目的は、生産性の高いノンリード型半導体装置の製造方法を提供することにある。

本発明の他の目的は、半導体素子が固定されるチップ搭載部が脱落し難いノンリード型半導体装置の製造方法を提供することにある。

本発明の他の目的は、薄型化を達成する半導体装置およびその製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

（１）本発明のノンリード型半導体装置（ＱＦＮ）は、
（ａ）複数の電極が形成された表面と、前記表面と反対側の裏面とを有する半導体素子を準備する工程、
（ｂ）主面と、前記主面と反対側の裏面と、前記主面に形成された窪みおよび複数の溝と、返りが形成された縁を有し、前記複数の溝に囲まれ、前記窪みの周囲に形成された複数の区画部分とを有する導電性基板を準備する工程、
（ｃ）前記導電性基板の窪みの底に接着材を介して半導体素子の裏面を固定する工程、
（ｄ）前記半導体素子の複数の電極と前記複数の区画部分のそれぞれの主面に形成されたメッキ膜とを導電性のワイヤでそれぞれ電気的に接続する工程、
（ｅ）前記半導体素子、前記複数の導電性のワイヤ、前記複数の溝の内部、及び前記複数の区画部分とを封止する樹脂封止体を形成する工程、
（ｆ）前記工程（ｅ）の後、前記溝の内部に形成された樹脂封止体が前記区画部分よりも実装面側に突出するように前記導電性基板の裏面をエッチングし、前記複数の区画部分を互いに電気的に分離し、前記複数の区画部分及び前記接着材のそれぞれを前記樹脂封止体から露出させる工程、
（ｇ）前記工程（ｆ）の後、前記エッチングにより露出した区画部分の面に半田膜を印刷する工程を順次経て製造される。

本発明の半導体装置の製造方法では、
（ａ）複数の電極が形成された表面と、前記表面と反対側の裏面とを有する半導体素子を準備する工程、
（ｂ）主面と、前記主面と反対側の裏面と、返りが形成された縁を有し、前記主面に形成されたチップ搭載部と、前記チップ搭載部の周囲に形成された複数の溝と、返りが形成された縁を有し、前記複数の溝に囲まれ、前記チップ搭載部の外形寸法よりも小さく、前記チップ搭載部の周囲に形成された複数の区画部分とを有する導電性基板を準備する工程、
（ｃ）前記導電性基板のチップ搭載部に接着剤を介して前記半導体素子の裏面を固定する工程、
（ｄ）前記半導体素子の複数の電極と前記複数の区画部分のそれぞれの主面に形成されたメッキ膜とを複数の導電性のワイヤでそれぞれ電気的に接続する工程、
（ｅ）前記半導体素子、前記複数の導電性のワイヤ、前記複数の溝の内部、及び前記複数の区画部分とを封止する樹脂封止体を形成する工程、
（ｆ）前記工程（ｅ）の後、前記溝の内部に形成された樹脂封止体が前記区画部分よりも実装面側に突出するように前記導電性基板の裏面をエッチングし、前記チップ搭載部及び前記複数の区画部分を互いに電気的に分離し、前記チップ搭載部及び前記複数の区画部分のそれぞれを前記樹脂封止体から露出させる工程、
（ｇ）前記工程（ｆ）の後、前記エッチングにより露出したチップ搭載部及び区画部分のそれぞれの面に半田膜を印刷する工程、
を含むことを特徴とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。

（１）生産性の高いノンリード型半導体装置の製造方法を提供することができる。

（２）半導体素子の裏面が接着材または区画部分（外部電極端子）よりも薄い基板部分で覆われているノンリード型半導体装置を提供することができる。

（３）実装の信頼性が高いノンリード型の半導体装置を提供することができる。

（４）薄型のノンリード型の半導体装置を提供することができる。

（５）樹脂層に埋め込まれた状態になる半導体素子の裏面には基板部分は存在せず、基板と半導体素子を接合していた接着材のみが残留することから、半導体素子から基板部分が脱落する現象も発生しない。この結果、半導体装置の製造段階で前記脱落に起因する問題も発生しなくなり、効率良くかつ高歩留りでノンリード型半導体装置を製造することができる。

（６）半導体素子の裏面に基板部分が存在しないことから、基板部分と半導体素子を接合する接合部分に両者の熱膨張係数差に起因するクラックや剥離部分が存在しなくなり、水分のこれらクラックや剥離部分でのトラップもなくなり、ノンリード型半導体装置を半田リフローによって実装基板に実装する際、水分の膨張に起因する半導体装置の剥離等の問題も起きなくなり、実装歩留りの向上及び実装の信頼性の向上を図ることができる。

（７）半導体素子の搭載面（裏面）が区画部分の主面よりも低くなる基板を使用してノンリード型半導体装置を製造することから、搭載面と区画部分の主面が同一平面、もしくは搭載面が区画部分よりも上方に位置する構造に比較して樹脂層の厚さを薄くできるため、薄型構造のノンリード型半導体装置を製造することができる。

（８）本発明の半導体装置の製造方法では、裏面が平坦になる基板の裏面を真空吸着保持して基板を平坦化した状態で、半導体素子の固定、ワイヤ接続及び樹脂層形成を行うことから、高精度な処理が可能になり、品質の優れたノンリード型半導体装置を高歩留りで製造することができる。

（９）本発明の半導体装置の製造方法では、窪みの深さと溝の深さを同じ深さにして製品形成部を形成し、基板裏面の所定厚さ除去においては半導体素子を接合する接着材が露出するように基板の除去を行い、その後区画部分の裏面にメッキ膜を形成することから、メッキ膜が付いた区画部分は樹脂層の裏面よりも突出しスタンドオフ構造となる。これによりノンリード型半導体装置の実装性能が向上する。

（１０）本発明の半導体装置の製造方法では、製品形成部の各辺に沿って複数列（例えば、２列）に区画部分が配置され、かつこの区画部分は同じ形状で同じ寸法でかつ等ピッチに配置されていることから、実装基板への実装はグリッドアレイ接続が可能になる便利である。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１乃至図１０は本発明の実施例１のノンリード型の樹脂封止型の半導体装置の製造方法に係わる図である。本実施例１では、図１乃至図４に示すように、四角形の樹脂層（樹脂封止体）の裏面に導電体（金属）からなる外部電極端子が露出するノンリード型の半導体装置の製造方法に本発明を適用した例について説明する。

本実施例１では、図１及び図２に示すように、ノンリード型の半導体装置１は、所定の厚さの矩形状からなる樹脂封止体２を有するとともに、この樹脂封止体２の裏面（実装面側）に半導体素子（半導体チップ）５と複数の電気的に独立した区画部分（区画領域）３を位置させる構造になっている。例えば、樹脂封止体２はエポキシ樹脂で形成され、区画部分３は銅合金や鉄−ニッケル系合金で形成されている。

図４に示すように、半導体素子５の裏面は、例えば厚さ数十μｍの接着材９によって覆われている。区画部分３の裏面にはメッキ膜１０が設けられている。この区画部分３は樹脂封止体２の裏面に露出して外部電極端子を構成している。このメッキ膜１０の存在によって区画部分３の裏面側はメッキ膜１０の厚さ分突出した構造、即ちスタンドオフ構造になる。メッキ膜１０は、外装メッキ膜とも呼称され、半導体装置１を実装基板等の配線基板に実装する際使用するろう材との接合性（濡れ性）を良好にするため設けられるものである。ろう材としてＰｂＳｎ半田を使用する場合は、外装メッキ膜はＰｂＳｎ半田メッキ膜が好ましく、本実施例１ではＰｂＳｎ半田メッキ膜が使用されている。

図３に示すように、半導体素子５は樹脂封止体２の裏面の中央に位置し、区画部分３は半導体素子５の周囲を所定の距離離れて取り囲むように並んでいる。半導体素子５の各辺に対応する樹脂封止体２の各辺は相互に略平行になっている。

各区画部分３は同一の形状となるとともに、同一の寸法になっている。本実施例では四角形になっている。また、区画部分３は矩形状の樹脂封止体２の各辺に沿って２列配置され、各区画部分３は所定ピッチでグリッド状に配置されている。換言するならば、四角形状の半導体素子５の周囲に沿って二重に区画部分３が配列されている。

特に限定はされないが、本実施例１では、四角形となる樹脂封止体２の各辺に沿って並ぶ２列の区画部分３を外部電極端子として使用するノンリード型の半導体装置１に本発明を適用した例について説明するものである。

区画部分（区画領域）３は、例えば、縦横がそれぞれ０．５ｍｍとなる正方形である。また、区画部分３と区画部分３の間の隙間は、例えば、約０．１５ｍｍである。外部電極端子ピッチを０．５ｍｍとした場合は区画部分３は縦横の寸法がそれぞれ０．３５ｍｍとなる。また、図４に示すように区画部分３の主面はワイヤ接続が良好に行えるようにメッキ膜１２が形成されている。メッキ膜として、例えば、Ａｇメッキ膜，Ａｕメッキ膜またはＰｄメッキ膜が形成される。

図１及び図４に示すように、樹脂封止体２内には半導体素子（半導体チップ）５が位置するとともに、この半導体素子５の電極６（図２参照）と、所定の区画部分３の樹脂封止体２で被われる面側は導電性のワイヤ７で電気的に接続されている。ワイヤ７も樹脂封止体２で被われている（図２参照）。

基板の窪み底を、区画部分３の主面（図１における上面）よりも低くすることで、半導体素子５の裏面（図１における下面）は、区画部分３の主面（図１における上面）よりも低くなっている。これにより、半導体素子５の主面と区画部分３の主面が同一平面上にある場合に比較して樹脂封止体２の厚さを薄くでき、半導体装置１の薄型化が可能になる。即ち、半導体素子上の樹脂封止体の厚さは、薄くしようとする場合、半導体素子の主面（上面）の電極（第１接続点）に接続されるワイヤのループ高さによって決まる。ワイヤのループ高さが一定の場合、半導体素子の裏面が、ワイヤの第２接続点である区画部分の主面よりも低いため、半導体素子を区画部分と同じ厚さになるチップ搭載部（タブ）上に接着材を介して搭載した構造に比較して樹脂封止体の厚さを薄くでき、半導体装置１の薄型化が図れる。この構造的特徴については、半導体装置の製造方法においてさらに説明する。

樹脂封止体２の裏面には、前述のように半導体素子５の裏面に付着する接着材９が露出する。後述するが、半導体装置１の製造においては、主面に窪みと突出した区画部分を有する基板が使用され、半導体素子は基板の窪み底に接着材９を介して固定される。その後、基板の主面全域に樹脂層が形成され、ついで、基板の裏面側は所定厚さエッチング等によって除去される。この結果、各区画部分は分離されて独立するとともに接着材９が露出する。従って、製造された半導体装置１の状態でも、図１に示すように、半導体素子５の裏面の接着材９は樹脂封止体２の裏面側に露出することになる。接着材９は半導体素子５を完全に覆うようになっている。

接着材９としては導電性接着材または絶縁性接着材を選択使用することができる。接着材９を絶縁性の接着材（例えば、エポキシ系、アクリル系、シリコンゴム系）で製造した場合、半導体素子５の裏面は絶縁体で覆われることになる。この結果、シリコン半導体や化合物半導体を基板とする半導体素子５の半導体基板は電気的に絶縁されることになる。

接着材９を銀（Ａｇ）ペースト、はんだペースト、はんだテープ等のような導電性の接着材で製造した場合、半導体素子５の半導体基板を導電性のろう材を介して実装基板のグランド配線に電気的に接続することができるとともに、半導体素子５で発生した熱をより効率的に実装基板に放熱することができる。

図５は実装基板１５の主面に半導体素子５を搭載した状態を示す図であり、図５（ａ）は接着材９が導電性接着材で形成された場合の実装構造であり、図５（ｂ）は接着材９が絶縁性接着材で形成された場合の実装構造である。図５（ａ）に示すように、接着材９が導電性接着材である場合、実装基板１５の主面に設けられた配線によって形成されたランド１６上に区画部分３を重ね、導電性のろう材１７によって外部電極端子である区画部分３をランド１６に電気的に接続する。この際、実装基板１５の主面にあらかじめ配線によって半導体素子５に対応するパッド１８を形成しておき、半導体素子５の裏面側をろう材１７でパッド１８に接合させる。この結果、半導体素子５の半導体基板とパッド１８は等電位になる。従って、半導体素子５の半導体基板がグランド電位となる場合、パッド１８をグランド配線として使用することができる。

また、接着材９及びろう材１７は導電性であることから熱伝達性の良好な金属を含み、熱抵抗が小さい。従って、半導体素子５で発生した熱をパッド１８に速やかに伝達し熱放散することが可能になる。

接着材９が絶縁性接着材である場合、図５（ｂ）に示すように、半導体素子５の裏面側は実装基板１５のパッド１８には接続しない。ただし、絶縁性接着材が熱伝達性が高いものである場合、図５（ａ）に示すようにろう材１７で接着材９部分をパッド１８に接続して放熱を図るようにしてもよい。

半導体装置１は、例えば、半導体素子５の厚さが２８０μｍ程度、外部電極端子となる区画部分３の厚さが１５０μｍ程度であり、樹脂封止体２の裏面から突出する区画部分３部分の突出長さは５０μｍ程度であり、半導体素子５の主面上におけるワイヤループの高さは１５０μｍ程度であり、樹脂封止体２の厚さは０．５ｍｍ程度である。従って、半導体装置１の厚さ（高さ）は０．５ｍｍ程度と極めて薄くなっている。

つぎに、このような半導体装置の製造方法について説明する。即ち、半導体装置は、導電性の基板の主面に窪みと溝を所定パターンに設け、窪みや溝に囲まれる複数の区画部分を形成し、かつ１乃至複数の窪みと複数の前記区画部分によって製品形成部を複数形成し〔工程（ａ）〕、その後、各製品形成部の窪み底上に接着材によって半導体素子の裏面を介して半導体素子を固定し〔工程（ｂ）〕、半導体素子の各電極と区画部分を導電性のワイヤで接続し〔工程（ｃ）〕、半導体素子及びワイヤを被うように基板の主面に絶縁性の樹脂層を形成し〔工程（ｄ）〕、基板の裏面を所定厚さ除去して各区画部分を電気的に分離独立させるとともに前記接着材を露出させ〔工程（ｅ）〕、樹脂層の表面に露出する区画部分の表面にメッキ膜を形成し〔工程（ｆ）〕、樹脂層を製品形成部の境界部分で切断する〔工程（ｇ）〕ことによって製造される。

つぎに、図６の工程断面図を参照しながら半導体装置の製造についてより具体的に説明する。工程断面図では、図が不明瞭となることからハッチングを入れない図を用いて説明する。なお、以下の各実施例においても同様にハッチングを入れない図を用いて説明する場合もある。

ノンリード型の半導体装置の製造においては、最初に図６（ａ）に示すように、一枚の長方形の導電性基板２０を用意する。この基板２０は、半導体装置の製造において通常使用される銅合金板、銅板、鉄−ニッケル合金板等の金属板からなっている。本実施例１では、平坦な銅合金板を使用する。基板２０の主面には複数の製品形成部２１が形成されている。各製品形成部２１によってそれぞれ半導体装置１が製造される。製品形成部２１は長方形（長手方向をＸ方向、短手方向をＹ方向とする）の基板２０の各辺に沿って縦横に整列配置されている。特に限定はされないが、図７では３行６列で１８個の製品形成部２１が形成された基板２０が示されている。基板２０の長辺の縁に沿って設けられた孔２２はガイド孔であり、基板２０の搬送や位置決めに使用される。

基板２０の主面の反対面になる裏面は平坦な面になっている。基板２０の主面において、製品形成部２１は、正方形からなる区画部分３が矩形枠状に二重に配列され、枠の内側には四角形状の窪み２５が形成されている。この窪み２５の窪み底に半導体素子５が固定されるようになっている。区画部分３の矩形枠状配列において、配列方向はＸ方向またはＹ方向に沿う方向になる。区画部分３の寸法及びピッチは前述のように、１辺が０．５ｍｍの四角形であり、区画部分３と区画部分３との間は０．１５ｍｍとなっている。即ち、区画部分３の配列ピッチは０．５ｍｍになっている。区画部分３は窪み２５と、Ｘ方向またはＹ方向に沿って設けられる溝２６によって囲まれる部分で形成される。窪み２５と溝２６は、例えば、エッチングによって形成され同じ深さになっている。区画部分３の主面には、図９に示すように、ワイヤによるワイヤボンディングが良好に行えるようにメッキ膜１２が設けられている。基板２０は、例えば、その厚さが２００μｍとなり、窪み２５及び溝２６の深さは１５０μｍ程度となっている。

本実施例１では製品形成部２１は一つの窪み２５を有する構成であるが、製品形成部２１は複数の窪みと複数の区画部分とによって構成してもよい。

つぎに、図６（ｂ）及び図８に示すように、図示しない常用のチップボンディング装置を用いて、各製品形成部２１の窪み２５の窪み底に接着材９を介して半導体素子５を固定（搭載）する。接着材９は前述のように導電性接着材または絶縁性接着材を用いる。このチップボンディングにおいては、基板２０の裏面を真空吸着保持して基板を平坦化した状態で、半導体素子の固定を行う。これにより、高精度な処理（チップボンディング）が可能になり、品質の優れたノンリード型半導体装置１を高歩留りで製造することができる。また、特に、基板２０の裏面には、ハーフエッチングによる薄型化のための表面処理を施していない面を残しておき、こうしたハーフエッチングしていない部分を真空吸着保持する事により、半導体装置の製造歩留まりをより向上する事ができる。これは、一般にハーフエッチングを施された金属板の表面には、微小な凹凸が残るため、ハーフエッチングを施していない金属板の表面に比べて平坦度が低くなる事に関係する。平坦度の低い表面を真空吸着保持しようとすると、表面の凹凸に起因して吸着した基板２０および半導体素子５の平坦度の低下もしくは、不安定な吸着状態を招き半導体装置の品質もしくは歩留まり低下に繋がる。そこで、ハーフエッチングによる薄型化のための表面処理によって形成された窪み２５を有し、かつ、前記窪み２５の反対側に位置する部分の基板２０裏面にハーフエッチングが施されておらず、前記窪み２５内部に比較してより表面の平坦度の高い状態に保った前記基板２０裏面を、続くワイヤボンディング工程において吸着する事により、半導体装置をより高い歩留まりおよび品質で形成する事ができる。ハーフエッチング処理に伴って発生する基板表面の凹凸についてはその凹凸が微小なため図示を省略する。

つぎに、図６（ｃ）及び図８に示すように、図示しない常用のワイヤボンディング装置を用いて、各製品形成部２１の半導体素子５の各電極６と区画部分３を導電性のワイヤ７で接続する。ワイヤ７は、例えば、２５μｍ前後の直径の金ワイヤが使用される。半導体素子５の主面からのワイヤループ高さは１５０μｍ以下に抑えられる。このワイヤボンディングにおいては、ハーフエッチングを施した窪み２５内部に比較して裏面が平坦である基板２０の裏面を真空吸着保持して基板を平坦化した状態で、ワイヤ接続（ワイヤボンディング）を行うことから、高精度な処理（ワイヤボンディング）が可能になり、品質の優れたノンリード型半導体装置１を高歩留りで製造することができる。

つぎに、図６（ｄ）に示すように、区画部分３，半導体素子５及びワイヤ７等を覆うように、例えば、図示しないトランスファモールディング装置を用いて、基板２０の主面上に絶縁性の樹脂による樹脂層２ａを形成する。樹脂層２ａは均一な厚さに形成され、半導体素子５やワイヤ７は隙間なく樹脂に被われることになる。図９（ａ）に示すように、各溝２６内に樹脂層２ａが充満されることになる。同図に示す点線部分が、後述するエッチングによって除去される境界線である。この樹脂層形成においては、裏面が平坦になる基板２０の裏面を真空吸着保持して基板を平坦化した状態で、樹脂層形成を行うことから、高精度な処理（樹脂層形成）が可能になり、品質の優れたノンリード型半導体装置１を高歩留りで製造することができる。

また、成形金型を用いるトランスファモールディングでは、樹脂層２ａの上面は平坦な面になる。この樹脂層２ａの厚さは半導体素子５やワイヤ７を被い、半導体装置の耐湿性を低下させないことを条件として、半導体装置の薄型化のために薄い程よい。本実施例１では、樹脂層２ａの厚さは、例えば、溝２６の底からの高さ（厚さ）が凡そ０．５ｍｍ程度である。樹脂層２ａを形成する絶縁性樹脂としては、例えばエポキシ樹脂が使用される。樹脂層２ａはトランスファモールディング以外の樹脂充填方法で形成してもよい。

つぎに、図６（ｅ）に模式的に示すように、エッチング液３０で基板２０の裏面側をエッチングする。エッチング時間の経過によって順次基板２０の裏面はエッチングされ、エッチングは溝２６及び窪み２５の底の部分をも除去することになる。これによって各区画部分３は分離され、半導体素子５の裏面の接着材９も露出することになる。この状態でエッチング処理を終了する。

つぎに、図６（ｆ）に示すように、外装メッキ処理を行いメッキ膜１０を形成する。本実施例１ではＰｂＳｎ半田で厚さ５０〜１００μｍ程度のメッキ膜１０を形成する。メッキは印刷メッキ法、無電界メッキ法によって形成される。また、外層メッキ処理に代わって、Ｐｂ−Ｓｎ半田ペーストを印刷し、その後リフロー炉によって熱処理する事によって、各区画部分３の実装面に露出した部分の表面にＰｂ−Ｓｎ半田膜を形成する事もできる。

図９（ｂ）は溝２６や図示しない窪み２５に充填された樹脂層２ａと、エッチングされて残留した区画部分３とを示す模式図である。オーバーエッチングすることによって樹脂層２ａの裏面の先端よりも区画部分３の裏面が引っ込む構造になる。このようにオーバーエッチングすることによって、図１０に示すように、メッキ膜１０の形成においてメッキ膜形成が安定する。

また、前記の半田ペースト印刷、リフローによって、各区画部分３裏面に半田膜を形成する手段においては、区画部分３裏面よりも実装面側に突出する樹脂層２ａの裏面の先端が半田ペーストの印刷時や、半田リフロー工程時にダムとして機能するために、各区画部分３間での半田リークによる不良の発生を防ぐ効果がある。

また、外部電極端子となる区画部分３と区画部分３との間に樹脂層２ａがわずかに突出するため、半導体装置１の実装時、突出した樹脂層２ａの部分がダムとして機能することから、実装性能が向上し、実装歩留り向上および実装信頼性の向上を図ることができる。

また、基板２０における溝２６および窪み２５はエッチングによって形成されることから、図９（ａ）に示すように、溝２６や図示しない窪み２５の側壁は円弧状に窪み、図９（ｂ）に示すようにエッチング処理して区画部分３が分離された状態では、区画部分３は断面的に中段の幅Ｗ３が区画部分３の主面の幅Ｗ１および区画部分３の裏面の幅Ｗ２よりも狭い構造となることから、図９（ｂ）および図１０に示すように、樹脂層２ａに区画部分３が噛み合うように位置するため、区画部分３が樹脂層２ａから脱落し難くなり、外部電極端子（区画部分３）の信頼性が高くなる。なお、図９においては区画部分３の対向する側面２面の断面形状を示したが、他の対向する２面についても同様に中断の幅が狭い構造となっており、よって端子の側面４面全てに脱落防止手段を有することになる。

つぎに、図６（ｇ）に示すように、樹脂層２ａの表面全域に支持部材としてのテープ３１を貼りつける。その後、樹脂層２ａを縦横にダイシング法によって切断する。即ち、樹脂層２ａが上になるようにしてダイシングブレード３２で樹脂層２ａを縦横に切断し、四角形（矩形）からなる半導体装置１を形成する。樹脂層２ａは切断されて樹脂封止体２になる。ダイシングブレード３２による樹脂層２ａの切断は、テープ３１を切断しないように行われることから、分離された半導体装置１はテープ３１に張りついた状態である。また、ダイシングブレード３２は１枚刃でもよく、また複数枚のブレードを有し、同時に平行に複数本の切断を行うダイシングブレードでもよい。樹脂層２ａの切断は、例えば、レーザーなどのように他の切断方法でもよい。

つぎに、テープ３１を半導体装置１から引き剥がし、図６（ｈ）に示すように、複数の半導体装置１を製造する。
本実施例１によれば以下の効果を有する。

（１）樹脂封止体２に埋め込まれた状態になる半導体素子５の裏面には、半導体装置の製造において用いた基板部分は存在せず、基板と半導体素子５を接合していた接着材９のみが残留することから、半導体素子５から基板部分が脱落する現象も発生しない。この結果、半導体装置の製造段階で前記脱落に起因する問題も発生しなくなり、効率良くかつ高歩留りでノンリード型半導体装置１を製造することができる。

（２）半導体素子５の裏面に基板部分が存在しないことから、基板部分と半導体素子５を接合する接合部分に両者の熱膨張係数差に起因するクラックや剥離部分が存在しなくなり、水分のこれらクラックや剥離部分でのトラップもなくなり、ノンリード型半導体装置１を半田リフローによって実装基板１５に実装する際、水分の膨張に起因する半導体装置１の剥離等の問題も起きなくなり、実装歩留りの向上及び実装の信頼性の向上を図ることができる。

（３）半導体素子５の搭載面（裏面）が区画部分の主面よりも低くなる基板を使用してノンリード型半導体装置１を製造することから、搭載面と区画部分３（外部電極端子）の主面が同一平面に位置する構造、もしくは搭載面が区画部分３の主面よりも上（実装面から遠い側）に位置する構造に比較して樹脂層の厚さを薄くできるため、薄型構造のノンリード型半導体装置１を製造することができる。

（４）本発明の半導体装置の製造方法では、より平滑な基板２０の裏面を真空吸着保持して基板を平坦化した状態で、半導体素子の固定、ワイヤ接続及び樹脂層形成を行うことから、高精度な処理が可能になり、品質の優れたノンリード型半導体装置１を高歩留りで製造することができる。

（５）本発明の半導体装置の製造方法では、基板裏面を所定厚さ除去する工程の後区画部分３の裏面にメッキ膜１０を形成することから、メッキ膜１０が付いた区画部分３（外部電極端子）は樹脂層２ａ（樹脂封止体２）の裏面よりも突出しスタンドオフ構造となる。これによりノンリード型半導体装置１の実装性能が向上する。

（６）本発明の半導体装置の製造方法では、製品形成部２１の各辺に沿って複数列（例えば、２列）に区画部分３（外部電極端子）が配置されていることから、実装基板１５への実装はグリッドアレイ接続が可能になる便利である。

（７）半導体装置１において、外部電極端子となる区画部分３と区画部分３との間に樹脂層２ａがわずかに突出するため、半導体装置１の実装時、クリーム半田を区画部分３の裏面に印刷するときや、リフローで半導体装置１を実装する際、突出した樹脂層２ａの部分がダムとして機能することから、実装性能が向上し、実装歩留り向上および実装信頼性の向上を図ることができる。

（８）半導体装置１において、樹脂封止体２の裏面に裏面が露出する外部電極端子となる区画部分３は、その周面（側壁）はエッチングによって形成されるため、周面（側壁）は円弧状に窪み、区画部分３は断面的に中段の幅Ｗ３が区画部分３の主面の幅Ｗ１および区画部分３の裏面の幅Ｗ２よりも狭い構造となり、樹脂層２ａ（樹脂封止体２）と噛み合うようになることから、区画部分３が樹脂層２ａから脱落し難くなり、外部電極端子（区画部分３）の信頼性が高くなる。
また、本実施例１の半導体装置の製造方法において、下記のような方法を採用してもよい。

半導体装置１の製造において、接着材９が絶縁性接着材の場合、接着材９と半導体素子５の接着力が、半導体装置１の製造時の基板と樹脂封止体２との接着力よりも大きくなる材料を使用することが望ましい。これは、接着材９が半導体素子５側に確実に残存するという効果を有する。このような材料としては、例えば、樹脂封止体２がエポキシ樹脂である場合、接着材９はシリコーン系が望ましい。

半導体装置１の製造において、接着材９が絶縁性接着材の場合、半導体素子５との接着力が大きい有機樹脂を含むものを使用することが望ましい。これにより、半導体素子５を電気的に確実に絶縁できる。このような材料としては、例えば、シリコーン系接着材等が使用される。

半導体装置１の製造において、半導体素子５を、その製造段階で窪み底に固定する場合、半導体素子５の裏面にフィルム状の接着シートを貼り付け、この接着シートを接着材９として使用するようにしてもよい。この場合、半導体素子５の裏面に接着シートの存在によって、半導体素子５と接着材９の間及び接着材層にボイドを発生させなくすることができる。これにより、半導体装置１のリフローによる実装不良を低減することができるとともに、実装の信頼性を高めることができる。

半導体装置１の製造において、接着材９は基板に比較して弾性率が低い材料を使用することが望ましい。これは、熱による半導体素子５や実装基板の歪み及び熱膨張率の違いに起因する応力を緩和する効果を有する。このような材料としては、例えば、シリコーン系接着材が望ましい。

半導体装置１の製造において、樹脂層２ａを形成した後、基板２０の短手方向の反り量が少ない状態を優先させ、長手方向の反り量及び角度が短手方向の反りよりも大きくなるように、所定の熱膨張係数を有する樹脂を選択使用して前記樹脂層２ａを形成することが望ましい。これにより、樹脂層２ａの形成後の各工程での作業性や歩留りを向上することができる。また、内部応力が接着材、特に絶縁性接着材（絶縁物）に掛かる場合でも、絶縁物の剥がれを防止することができる。

本実施例１の基板２０の裏面側の所定厚さの除去はエッチング以外の方法で行ってもよい。例えば、研磨によって区画部分３の独立化、また接着材９の露出化を行ってもよい。図１１は各種の研磨例（研磨方式）を示す模式図である。図１１（ａ）に示す研磨方式は、円板状の研磨板３６を回転させながら移動させて平坦な研磨面で被研磨物３５を研磨する例である。

図１１（ｂ）に示す研磨方式は、ドラム状の研磨ロール板３７を回転させながら移動させて円弧状の研磨面で被研磨物３５を研磨する例である。

図１１（ｃ）に示す研磨方式は、長さが数十〜数百メートルの長さのテープ状研磨体３８による接触移動研磨によって行う方式であり、いわゆるテープ研磨又はベルト研磨と呼称されている研磨方式である。テープ状研磨体３８を案内するローラ３９の被研磨物３５に対する押圧力や回転スピード等によって研磨量が調整できる。テープ状研磨体３８は駆動ローラや複数のガイドローラによって案内される。この方式は、テープ状研磨体３８が長いので、被研磨物３５は常に新しい研磨面で研磨されることになり、高精度の研磨が行えるとともに被研磨物３５の目詰まりが生じ難く、銅等の柔らかい金属の研磨に適している。

図１１（ｄ）に示す研磨方式は、図１１（ａ）に示す研磨方式において、被研磨物３５を回転する回転テーブル４０上に保持する方式であり、被研磨物３５はより効率的に研磨されるようになる。

図１１（ｅ）に示す研磨方式は、図１１（ｄ）に示す研磨方式において、被研磨物３５を複数保持する機構を示すものである。この方式は一度に複数の被研磨物３５の研磨が行えることから、作業性が高い特長がある。
これらいずれの研磨方式においても、研磨剤や冷却水等が研磨部分に供給されて行われる。

なお、研磨工程においては、必ずしも研磨剤や冷却水等が研磨部分に供給されている必要はなく、研磨部の発熱を抑制することが可能であればドライ状態でもかまわない。

図１２乃至図１４は本発明の実施例２である半導体装置に係わる図である。

本実施例２は実施例１の半導体装置の製造方法において、工程（ｅ）で基板裏面を所定厚さ除去して区画部分３同士を分離させるとともに、半導体素子５の裏面の接着材９を露出させ、その後工程（ｉ）として、露出した接着材９を除去して半導体素子５の裏面を露出させる。この接着材９の除去は例えばエッチングで行う。エッチング液は接着材９の材質に合わせて選択する。

なお、接着材９の除去は、エッチングに限定されるものではなく、接着材９の特性により、低温に弱い接着材９を使用し熱ストレスにより除去してもよく。また、吸湿に弱い接着材９を選択した場合、水を含ませることで水素結合を分解し除去することも可能である。

図１２は半導体装置の模式的断面図を示し、図１３は半導体装置の一部の拡大断面図である。

本実施例２の半導体装置の製造方法によれば、実施例１による効果に加えて半導体素子５の裏面に接着材９が存在せず、半導体素子５の裏面が露出することから、接着材９と半導体素子５との界面等に発生するボイドによる実装不良も起きなくなる。従って、半導体素子の裏面が露出しているノンリード型半導体装置を提供することができる。

図１５は本発明の実施例３である半導体装置の模式的断面図、図１６は半導体装置の製造方法を示す工程断面図である。

本実施例３では、実施例１の半導体装置の製造方法において、樹脂層２ａをトランスファモールディング法以外の方法で形成した例であり、例えば、ディスペンサで樹脂層２ａを形成する例である。ディスペンサによる塗布によるため、実施例１の場合のように表面が平坦とはならず凹凸がある。図１５は製造された半導体装置１の模式的断面図である。また、本実施例３では半導体素子５の裏面の接着材９は除去してある。

図１６（ａ）〜（ｈ）は、本実施例３の半導体装置の製造方法を示す工程断面図であり、実施例１の場合の図６（ａ）〜（ｈ）に対応するものである。本実施例３では、工程（ｄ）における樹脂層２ａの形成をディスペンサの塗布と、塗布した樹脂をベーキングして硬化させる点と、工程（ｅ）のエッチングにおいて半導体素子５の裏面の接着材９も除去する点が、実施例１の製法と異なり、他の工程は同じである。図１６においては基板２０の窪み２５の窪み底に半導体素子５を固定する接着材９は省略してある。

工程（ｄ）における樹脂層２ａの形成においては、図１６（ｄ）に示すように、ディスペンサのノズル４５からエポキシ樹脂等の絶縁性樹脂液４６を基板２０の上から所定量流し込み、半導体素子５及びワイヤ７を覆わせる。この場合、図示はしないが、樹脂で確実に半導体素子５及びワイヤ７を被い、かつ基板２０の端から流出しないような手段を講ずる必要がある。即ち、樹脂の粘度を選択するとともに、図示はしないが、例えば基板２０から樹脂が外側に流出しないように、基板２０の周面に所定高さのストッパを配置してダムとさせる。図では１本のノズル４５しか示していないが、実際には多数のノズルを有するディスペンサによって樹脂供給を行う。

つぎに、絶縁性樹脂液４６を所定の条件でベークして、図１６（ｄ）に示すように、半導体素子５及びワイヤ７を被う樹脂層２ａを形成する。樹脂層２ａは半導体素子５やワイヤ７が存在することから、表面は凹凸があるが、半導体素子５やワイヤ７は隙間なく樹脂に被われる。表面に凹凸を作らないために、ディスペンサで絶縁性樹脂液４６を供給した後、スキージ等の治具を用い平面に加工しても良い。また、絶縁性樹脂液４６としてＵＶ硬化樹脂（紫外線硬治型樹脂）を使用しても良い。

つぎに、図１６（ｅ）に示すように、エッチング液３０で基板２０の裏面側をエッチングする。エッチング時間の経過によって順次基板２０の裏面はエッチングされ、エッチングは溝２６及び窪み２５の底の部分をも除去することになる。これによって各区画部分３は分離され、半導体素子５の裏面の接着材９も露出することになる。また、エッチング液を変えて接着材９も除去し、半導体素子５の裏面を露出させる。以後、実施例１と同様の工程を経て図１５に示すような半導体装置１を製造する。

本実施例３の場合、工程（ｇ）でのダイシングにおいては、樹脂層２ａの薄い部分を切断することになり、樹脂層２ａの切断が容易になる実益もある。

本実施例３の半導体装置の製造方法においても実施例１の場合と同様に、薄型でかつ実装の信頼性が高い半導体装置１を提供することができる。

なお、樹脂層２ａを形成するための樹脂の供給方式はディスペンサ以外のものでもよい。

図１７乃至図２１は本発明の実施例４である半導体装置に係わる図である。図１７は半導体装置の模式的断面図、図１８は半導体装置における外部電極端子等を透視した模式的平面図、図１９は半導体装置の底面図、図２０半導体装置の一部の拡大断面図、図２１は半導体装置の製造方法を示す工程断面図である。

本実施例４は、実施例１の半導体装置の製造方法において、窪み底に複数の半導体素子を多段に重ねて搭載し、半導体素子の表面に露出する電極と区画部分を導電性のワイヤで接続した点と、半導体素子を多段に重ねることによって半導体素子等を覆う樹脂層の厚さがわずかに厚くなった点が異なり、他の点は同じである。即ち、図２１（ａ）〜（ｈ）は、本実施例４の半導体装置の製造方法を示す工程断面図であり、実施例１の場合の図６（ａ）〜（ｈ）に対応するものである。図２１においては接着材９ａ，９ｂは省略してある。

本実施例４では、工程（ｂ）におけるチップボンディングにおいて、図２１（ｂ）に示すように、基板２０の窪み２５の窪み底に半導体素子５ａを接着材９ａを介して搭載するとともに、この半導体素子５ａの上面に図示しない絶縁性の接着材９ｂを介して半導体素子５ｂを搭載する（図２０参照）。図１８に示すように、半導体素子５ｂは半導体素子５ａに比較して小さく、半導体素子５ｂを搭載しても半導体素子５ａの電極６は露出するようにする。半導体素子５ｂの電極６も上面に露出している。

つぎに、図２１（ｃ）に示すように、図示しない常用のワイヤボンディング装置で半導体素子５ａ，５ｂの電極６と、区画部分３を導電性のワイヤ７で接続する（図１８および図２０参照）。

つぎに、図２１（ｄ）に示すように、区画部分３，半導体素子５ａ，５ｂ及びワイヤ７等を覆うように、図示しないトランスファモールディング装置を用いて、基板２０の主面上に絶縁性の樹脂による樹脂層２ａを形成する。樹脂層２ａは均一な厚さに形成され、半導体素子５やワイヤ７は隙間なく樹脂に被われることになる。本実施例４の場合、実施例１に比較して、樹脂層２ａの厚さは半導体素子が二段に積み重ねるように搭載することから若干厚くなる。しかし、図１７に示すように、半導体装置１となった時点でも、半導体素子５ａおよび半導体素子５ｂの厚さをそれぞれ２８０μｍとした場合、半導体装置１の厚さを０．７ｍｍ程度の厚さに抑えることができ、薄型化は達成できる。なお、工程（ｅ）以降の工程は実施例１と同じである。

なお、二段に半導体素子を積み重ねる場合において、半導体装置の厚さを抑えるためには、それぞれの半導体素子を薄くする必要がある。

本実施例４の半導体装置の製造方法によれば、実施例１の場合と同様な効果を得ることができるとともに、さらに高集積化が達成することできる。本実施例４では、さらに多段に半導体素子を重ねて搭載することも可能である。

本実施例４では、各半導体素子と区画部分３とを電気的に接続する例について説明したが、メモリとメモリ制御用マイコン等を積層する場合、図５８、図５９、図６０に示す通り半導体素子同士をワイヤ７で接続してもよい、この場合、実施例１の場合と同様の効果を得ることができるとともに、実装基板に形成するべき配線をワイヤで代用するので実装基板上の配線を低減することができる。

図２２乃至図２６は本発明の実施例５である半導体装置に係わる図である。図２２は半導体装置の模式的断面図、図２３は半導体装置における外部電極端子等を透視した模式的平面図、図２４は半導体装置の底面図、図２５は半導体装置の一部の拡大断面図、図２６は半導体装置の製造方法を示す工程断面図である。

実施例４の半導体装置の製造方法では、半導体素子を多段に重ねて高集積化を図ったが、本実施例５では、平面的に複数の半導体素子を配置して高集積化を図る例に本発明を適用した例である。

本実施例５は、実施例１の半導体装置の製造方法において、工程（ａ）の製品形成部２１を基板２０に形成する段階で、図２３に示すように、窪みを複数形成し、これら複数の窪みの底にそれぞれ所定の半導体素子を固定し、かつ各半導体素子の電極と窪みの周囲に配列された区画部分を導電性のワイヤで接続する点がことなり、以降の工程は同じであり、その結果、図２２乃至図２５に示すように、長方形の大きな半導体素子５ｄと、正方形の２個の半導体素子５ｅ，５ｆを搭載した半導体装置１を製造するものである。

図２６（ａ）〜（ｈ）は、本実施例５の半導体装置の製造方法を示す工程断面図であり、実施例１の場合の図６（ａ）〜（ｈ）に対応するものである。図２６においては接着材９ａ，９ｂは省略してある。

本実施例５では、工程（ａ）における製品形成部２１の形成においては、図２６（ａ）に示すように、基板２０の窪みを複数、例えば、窪み２５ｄ〜２５ｆと３個設けるとともに、各窪みの周囲に区画部分３を複数設ける。図２６（ａ）には２個の窪み２５ｄ，２５ｆが示され、図２３には３個の窪み２５ｄ，２５ｅ，２５ｆが示されている。各窪みの周囲には１列に区画部分３が配置されている。

つぎに、工程（ｂ）におけるチップボンディングにおいては、図２６（ｂ）に示すように、各窪み２５ｄ〜２５ｆの窪み底に、実施例１と同様に図示しない接着材を介して半導体素子５ｄ〜５ｆをそれぞれ固定する。

つぎに、工程（ｃ）におけるワイヤボンディングにおいては、図２６（ｃ）に示すように、実施例１と同様に半導体素子５ｄ〜５ｆの電極６と、区画部分３を導電性のワイヤ７で接続する（図２３参照）。

つぎに、工程（ｄ）における樹脂層２ａの形成においては、図２６（ｄ）に示すように、区画部分３，半導体素子５ｄ〜５ｆ及びワイヤ７等を覆うように、図示しないトランスファモールディング装置を用いて、実施例１と同様に基板２０の主面上に均一な厚さに絶縁性の樹脂による樹脂層２ａを形成する。半導体素子５やワイヤ７は隙間なく樹脂に被われることになる。なお、工程（ｅ）以降の工程は実施例１と同じである。また、工程（ｇ）ではダイシングブレード３２によって製品形成部２１の境で切断が行われる。

本実施例５の半導体装置の製造方法によれば、実施例１の場合と同様な効果を得ることができるとともに、複数の半導体素子５ｄ〜５ｆを搭載することによってさらに高集積化が達成することできる。

本実施例５では、半導体素子と区画部分３とを電気的に接続する例について説明したが、メモリとメモリ制御用マイコン等を平面的に配置する場合、図６１，図６２に示す通り半導体素子同士をワイヤ７で接続してもよい、この場合、実施例１の場合と同様の効果を得ることができるとともに、実装基板に形成するべき配線をワイヤで代用するので実装基板上の配線を低減することができる。

図２７乃至図２９は本発明の実施例６である半導体装置に係わる図である。図２７は半導体装置における外部電極端子等を透視した模式的平面図、図２８は半導体装置の底面図、図２９は半導体装置の模式的断面図である。

本実施例６は、複数の半導体素子を搭載した半導体装置１において、ワイヤの接続対象である区画部分を選択して配線接続経路を自由に選択したり、あるいは区画部分の形状を長くあるいは大きくさらには屈曲させる等自由な形状にするとともに接続するワイヤをも含めて配線接続経路を自由に選択できる例である。本実施例６は実施例５の半導体装置１にこれらの技術を適用したものである。

本実施例６では、図２７に示すように、半導体素子５ｄと半導体素子５ｅとの間の区画部分を細長区画部分３ａとし、この細長区画部分３ａに半導体素子５ｄ，５ｅの電極６に一端を接続したワイヤ７の他端をそれぞれ接続してある。なお、区画部分を単に大きくしたり、あるいは屈曲させて延在するようなパターン等にすることも可能である。

図２７において、細長区画部分３ａの上下の区画部分３に対するワイヤ７の接続形態が、ワイヤの接続対象である区画部分を選択して配線接続経路を自由に選択する例である。

図２９の断面図は、前記特徴のある箇所の図２７におけるＡ−Ａ線，Ｂ−Ｂ線，Ｃ−Ｃ線に沿う断面図である。図２９（ａ）は図２７のＡ−Ａ線に沿う断面図であり、所定の区画部分３に複数のワイヤ７を接続する状態を示すものである。即ち、半導体素子５ｄの電極６に一端を接続したワイヤ７の他端と、半導体素子５ｅの電極６に一端を接続したワイヤ７の他端が、単一の区画部分３に接続された構造になっている。これにより半導体装置１の内部に搭載された異なる半導体素子間の電極相互の電気的接続が可能になり、配線設計の自由度が増大する。

図２９（ｂ）は図２７のＢ−Ｂ線に沿う断面図であり、前記細長区画部分３ａの端のそれぞれに、半導体素子５ｄの電極６に一端を接続したワイヤ７の他端と、半導体素子５ｅの電極６に一端を接続したワイヤ７の他端とが接続された状態が示されている。これにより半導体装置１の内部に搭載された異なる半導体素子間の電極相互の電気的接続が可能になり、配線設計の自由度が増大する。

この例は、実施例１の半導体装置の製造方法において、工程（ａ）の製品形成部を形成する際、所定位置の区画部分を他の区画部分よりも長くまたは大きくさらには屈曲するように区画部分を形成しておき、工程（ｃ）のワイヤの接続においては、前記長くまたは大きくさらには屈曲するように形成した区画部分（特殊区画部分）に複数のワイヤを接続するものである。特殊区画部分に接続するワイヤは同一の半導体素子に接続されるワイヤであってもよく、また異なる半導体素子に接続されるワイヤを含むものであってもよい。図２７では異なる半導体素子に接続されるワイヤを単一の特殊区画部分、即ち細長区画部分３ａに接続したものである。

図２９（ｃ）は図２７のＣ−Ｃ線に沿う断面図であり、半導体素子５ｄの電極６に一端を接続したワイヤ７の他端が接続された区画部分３と、半導体素子５ｅの電極６に一端を接続したワイヤ７の他端が接続された区画部分３とを導電性のワイヤ（中継ワイヤ）で接続したものである。これにより半導体装置１の内部に搭載された異なる半導体素子間の電極相互の電気的接続が可能になり、配線設計の自由度が増大する。

本実施例６によれば、実施例５における効果に加えて配線設計の自由度が増大するまた、標準基板（リードフレーム）をそのまま使用出来る。

図３０乃至図３４は本発明の実施例７である半導体装置に係わる図である。図３０は半導体装置の模式的断面図、図３１は半導体装置における外部電極端子等を透視した模式的平面図、図３２は半導体装置の一部の拡大断面図、図３３は半導体装置の製造方法を示す工程断面図、図３４は半導体装置の製造で用いる基板の平面図である。

本実施例７は半導体素子の裏面側に基板の一部を薄く残留させ、この基板部分で半導体素子の裏面を覆う構造の半導体装置を製造する例である。半導体素子の裏面側に数μｍ程度の基板部分を残留させても、その厚さが外部電極端子となる区画部分に比較して薄いことから、金属である基板部分、シリコン等の半導体基板および樹脂層を形成する樹脂の熱膨張係数に大きな違いがあっても、基板部分の強度が小さいために、基板部分と半導体素子との間に発生する内部応力を小さくする事ができる。また、この基板部分は基板の窪み底に半導体素子を接合する接着材を導電性のものを使用する場合は、半導体素子で発生した熱を外部に放散するヒートスプレッダともなり、実装基板のパッドに接続することも可能になる。

本実施例７の半導体装置１は、実施例１の半導体装置１の製造方法の一部を変えることで製造することができる。図３３（ａ）〜（ｈ）は、本実施例７の半導体装置の製造方法を示す工程断面図であり、実施例１の場合の図６（ａ）〜（ｈ）に対応するものである。図３３においては接着材９ａ，９ｂは省略してある。

本実施例７では、工程（ａ）における製品形成部２１の形成において、基板２０の主面に設ける窪み２５の深さを溝２６の深さよりも浅くしておき、工程（ｅ）の基板裏面の所定厚さ除去においては、各区画部分３を分離させて電気的に独立させるとともに、半導体素子５の裏面側に、各区画部分３に比較して薄く基板部分２０ａを残留させることによって、図３０乃至図３２に示すような半導体装置１を製造することができる。半導体素子５の裏面には接着材９を介して基板部分２０ａが接合されている構造になる。この基板部分２０ａは半導体素子５を保護する保護板ともなる。

本実施例７では、メッキ膜１０が基板部分２０ａの全面に形成した例について説明したが、図６３，図６４及び図６５に示すように基板部分２０ａに形成するメッキ膜１０を格子状に分割形成しても良い。メッキ膜１０を全面に形成すると、表面張力でメッキ膜１０の中央部が周縁部より厚くなってしまう可能性があるが、格子状に分割形成する場合、メッキ膜１０の厚さを安定して形成することが可能となる。また、メッキ膜１０を分割した場合には、半導体装置１が半田を介して実装される実装基板上のランドのパターンも、メッキ膜１０の分割に応じて分割する事が実装時の信頼性を向上する上で好ましい。すなわち、基板部分２０ａの全面に対応する大きさのランドを配置すると、ランド上に準備された半田が、半田の表面張力でその中央部が周囲部より厚くなり、半田接続の信頼性が低下するが、実装基板上のランドのパターンを分割する事により、このような問題の発生を防ぐ効果が有る。

図３５乃至図３９は本発明の実施例８である半導体装置に係わる図である。図３５は半導体装置の模式的断面図、図３６は半導体装置における外部電極端子等を透視した模式的平面図、図３７は半導体装置の底面図、図３８は半導体装置の一部の拡大断面図、図３９は半導体装置の製造方法を示す工程断面図である。

本実施例８では、図３５、図３６及び図３８に示すように、半導体素子５の裏面側に外部電極端子を配置する構造の半導体装置の製造方法である。このため、図３７に示すように、半導体素子の固定（搭載）領域にも区画部分３を配置する（域内区画部分３ｂ）とともに、この域内区画部分３ｂと半導体素子の固定領域から外れる域内区画部分３ｂとを連結部３ｓで連結させておく。本実施例８では、この連結部３ｓによって接続される域内区画部分３ｂ及び区画部分３は、図３７に示すように、左右に一組づつ設けてある。連結部３ｓから域内区画部分３ｂに亘る部分の上面は、図３８に示すように窪み底を形成するようになる。

図３９（ａ）〜（ｃ）は半導体装置の製造方法の一部の工程を示す模式的断面図である。実施例７の半導体装置の製造方法における工程（ａ）の製品形成部２１の形成においては、図３９（ａ）に示すように、半導体素子５の固定領域になる窪み２５の底部分にも域内区画部分３ｂを形成しておくとともに、域内区画部分３ｂと半導体素子の固定領域から外れる区画部分３を連結する連結部３ｓを形成しておく。換言するならば、半導体素子の固定領域から外れる区画部分の一部を半導体素子が固定される領域内にまで延在するように形成しておく。付言するならば、半導体素子が固定される領域の表面部分は窪み底と同じ高さに形成してある。一体となる域内区画部分３ｂ，連結部３ｓ及び区画部分３の平面パターンは、図３７に示すようになっている。また、図３９（ａ）においてハッチングを施した領域は、エッチングによって除去される部分である。

つぎに、図３９（ｂ）に示すように、窪み底に接着材９を介して半導体素子５を固定する。この状態では域内区画部分３ｂと半導体素子５の間に接着材９を介在させないため、窪み底と半導体素子５との間には隙間５０が発生する。また、図３９（ｂ）において記入した点線の下側はエッチングによって除去される部分である。

つぎに、図３９（ｂ）に示すように、半導体素子５の電極と区画部分３を導電性のワイヤ７で接続する。このワイヤ接続においては域内区画部分３ｂに連結部３ｓを介して連なる区画部分３にもワイヤ７が接続される。

つぎに、図３９（ｂ）に示すように、トランスファモールディングによって基板２０の主面側に半導体素子５やワイヤ７を覆うように樹脂層２ａを形成する。樹脂層２ａは前記隙間５０内にも充填され、半導体素子５と域内区画部分３ｂ及び連結部３ｓは樹脂層２ａによって絶縁される。

つぎに、図３９（ｃ）に示すように、基板２０の裏面は所定の厚さエッチングによって除去される。これにより各区画部分３は分離されるとともに、半導体素子５の裏面側にも薄く基板部分２０ａが残留する。前記分離の際、域内区画部分３ｂと所定の区画部分３は連結部３ｓによって連結されたまま残留する。なお、以後の工程は実施例７の場合と同様である。これにより、半導体素子の裏面側にも外部電極端子を配置した図３５乃至図３８に示す構造の半導体装置１を製造することができる。

本実施例８の半導体装置１は実装基板の配線設計が容易になる実益がある。また、パッケージが小型化できる。

本実施例８では、半導体素子５と域内区画部分３ｂ及び連結部３ｓは樹脂層２ａによって絶縁される例について説明したが、図６６，図６７に示すように接着材９として絶縁接着材（テープなど）を用いれば、域内区画部分３ｂと基板部分２０ａ部を同時に接着しても良い。この場合、半導体素子５を域内区画部分３ｂで支えることになるので、高放熱性を要求されない場合には基板部分２０ａをなくすことが可能となる。

本実施例８では、連結部３ｓによって接続される域内区画部分３ｂ及び区画部分３は、図３７に示すように、左右に一組づつ設けてある例について説明したが、図６８乃至図７１に示すように区画部分３のワイヤ７が接続される部分の直下を実装基板との接続に利用せず、ワイヤ７が接続できる程度の大きさとすることで、半導体装置１の平面積をシュリンクすることが可能となる。

また、図７２乃至図７５に示すように、外側の区画部分３から半導体素子５方向へワイヤが接続される部分を延在させることで、ワイヤ７の長さがほぼ均一となりワイヤリングを安定させることが可能となる。なお、図７６乃至図７８は、同様の例において、基板部分２０ａをなくしたものである。

図４０乃至図４３は本発明の実施例９である半導体装置に係わる図である。図４０は半導体装置の模式的断面図、図４１は半導体装置における外部電極端子等を透視した模式的平面図、図４２は半導体装置の底面図、図４３は半導体装置の一部の拡大断面図である。

本実施例９の半導体装置の製造方法では、実施例１の半導体装置の製造方法において、工程（ａ）の製品形成部の形成において、半導体素子が固定される領域の外側に半導体素子を取り囲むように細長いバスバーリードを設ける。半導体素子の各辺と、その外側に並ぶ区画部分との間に位置する。また、バスバーリードは共通電極として使用できるので、例えば、グランド電位となる半導体素子５の電極６や区画部分３がワイヤ７によって接続される。製品形成部のパターン設計が異なることと、ワイヤボンディングにおいてバスバーリードとの間でワイヤ接続を行う点以外は実施例１と同じ工程で本実施例９の半導体装置１が製造される。

図４０乃至図４３に示す半導体装置はこのようにして製造された半導体装置１である。図４１において、グランド電位で使用される区画部分３には点々を施してある。また、バスバーリード５５の裏面にもメッキ膜１０が設けられている。

本実施例９の半導体装置１は半導体素子５の外側を一周する矩形枠状のバスバーリード５５を有し、このバスバーリード５５は外部電極端子としても使用され、かつバスバーリード５５と半導体素子５のどの箇所の電極６もワイヤ７接続できることから、半導体装置のグランドの安定化が可能になる。

図４４は本発明の実施例１０である半導体装置における外部電極端子等を透視した模式的平面図、図４５は半導体装置の底面図である。

本実施例１０の半導体装置の製造方法においては、実施例９の半導体装置１の製造方法において、工程（ａ）の製品形成部の形成において、半導体素子が固定される領域の外側に半導体素子を取り囲むように細長いバスバーリードを設けるが、このバスバーリード５５は半導体素子の各辺に沿って延在する直線的なバスバーリードを形成する点で異なる。即ち、図４４及び図４５に示すように、本実施例１０におけるバスバーリード５５は、不連続に形成されている。その他の点においては実施例９の半導体装置１と同様な構造であり、半導体装置の製造方法も同様である。

本実施例１０の半導体装置の製造方法によれば、電源端子、グランド端子(Vcc,Vssなど)なども含め、リング状からなる部分に起因してノイズ発生やアンテナになることを抑止出来る。

図４６乃至図４９は本発明の実施例１１である半導体装置に係わる図である。図４６は半導体装置における外部電極端子等を透視した模式的平面図、図４７は半導体装置の底面図、図４８は半導体装置の断面図、図４９は半導体装置の一部の拡大断面図である。

本実施例１１の半導体装置の製造方法においては、実施例９の半導体装置１の製造方法において、工程（ａ）の製品形成部の形成において、半導体素子が固定される領域の外側に半導体素子を取り囲むように多重にバスバーリードを設ける点と、メッキ膜形成時バスバーリードの裏面をマスキングしてメッキ膜を形成しない点が異なる。その他の点においては実施例９の半導体装置１と同様な構造であり、半導体装置の製造方法も同様である。本実施例１１ではバスバーリードは二重に設けられる。図４７の半導体装置１の底面図では、分かりやすいようにバスバーリード５５ａ，５５ｂにはハッチングを施してある。

本実施例１１の半導体装置の製造方法によって製造された半導体装置１においては、図４８及び図４９に示すように、バスバーリード５５ａ，５５ｂの裏面は樹脂封止体２の裏面側に露出するだけの構造になっている。

このような半導体装置１では、複数の同一目的を持つ端子（GND,Vcc,Vssなど）を一度集めることで、アウター端子数を低減出来る。

図５０乃至図５４は本発明の実施例１２である半導体装置に係わる図である。図５０は半導体装置の模式的断面図、図５１は半導体装置における外部電極端子等を透視した模式的平面図、図５２は半導体装置の底面図、図５３は半導体装置の一部の拡大断面図、図５４は半導体装置の製造方法を示す工程断面図である。

本実施例１２の半導体装置の製造方法では、金属板の主面に選択的にメッキ膜を形成して基板を形成し、その基板を用いて半導体装置を製造する。本実施例１２の半導体装置の製造方法は、実施例１の半導体装置の製造方法において、製品形成部の形成の方法が異なる点と、区画部分の裏面にメッキ膜を形成する工程が不要になる点以外は実施例１の製造方法と同じである。

本実施例１２の半導体装置の製造方法における工程（ａ）の製品形成部の形成においては、図５４（ａ）に示すように、平坦な金属板６０の主面に選択的に所定厚さのメッキ膜を形成して、実施例１と同様に窪み２５及び溝２６を設けて窪み２５や溝２６に囲まれる複数の区画部分３を形成する。１乃至複数の窪み２５，複数の溝２６及び複数の区画部分３によって製品形成部２１を構成する。
この製品形成部２１は金属板６０の主面に実施例１の場合と同様に整列配置され、一度に多数の半導体装置１を製造できる基板２０になっている。

本実施例１２では、製品形成部２１は一つの四角形状の窪み２５と、この窪み２５を囲むように二重に区画部分３を配置した構造となり、実施例１と同様なパターンになっている。本実施例１２の場合は、図５４（ａ）及び図５３に示すように、区画部分３の側壁は、実施例１の場合のエッチングによって区画部分３が形成されるのと違い、メッキ法によるため、略垂直壁になる。

本実施例１２では、金属板６０として、厚さ１２５〜２００μｍの銅合金板や鉄−ニッケル合金板を使用し、半田メッキ膜（Ｐｂ−Ｓｎ）やＰｄや複数層（Ｐｄ／Ｎｉなど）を有するめっきによって、区画部分３や窪み２５を形成する。メッキ膜の厚さはメッキ処理の処理時間によって選択できるが、例えば、１０〜５０μｍ程度の厚さとする。尚、基板実装時の金属拡散を考慮し選択する。

本実施例１２の半導体装置の製造方法では、図５４（ａ）に示すように、金属板６０の主面にＰｂＳｎメッキ膜で区画部分３や窪み２５を形成した基板２０を用意した後、図５４（ｂ）に示すように、窪み２５の窪み底（金属板６０の主面）に接着材９（図５３参照）を介して半導体素子５を固定する。

つぎに、図５４（ｃ）に示すように、半導体素子５の電極６と区画部分３を導電性のワイヤ７で接続する（図５１参照）。

つぎに、図５４（ｄ）に示すように、基板２０の主面側に樹脂層２ａをトランスファモールディング装置によって製造して、樹脂層２ａで半導体素子５やワイヤ７等を覆う。

つぎに、図５４（ｅ）に示すように、エッチング液３０で基板２０の裏面側、即ち金属板６０をエッチング除去する。これにより、樹脂層２ａの裏面側には半導体素子５の裏面に接合された接着材９と、ＰｂＳｎメッキ膜で形成された区画部分３の裏面が露出する。金属板６０が無くなることから，各区画部分３は分離した状態になる。

つぎに、図５４（ｆ）に示すように、樹脂層２ａの表面全域に支持部材としてのテープ３１を貼りつける。その後、樹脂層２ａが上になるようにしてダイシングブレード３２で樹脂層２ａを縦横に切断し、四角形（矩形）からなる半導体装置１を形成する。樹脂層２ａは切断されて樹脂封止体２になる。分離された半導体装置１はテープ３１に張りついた状態である。

つぎに、図５４（ｇ）に示すように、テープ３１を半導体装置１から引き剥がし、複数の半導体装置１を製造する。

本実施例１２の半導体装置の製造方法によって製造された半導体装置１は外部電極端子となる区画部分３がＰｂＳｎメッキ膜で形成されていることから、そのまま実装基板にリフロー実装することができる。本実施例１２によれば、実施例１が有する効果に加えてリードフレーム表面（断面）を凸凹にする必要が無いため、リードフレームが安価に作成出来る。

図５５乃至図５７は本発明の実施例１２である半導体装置に係わる図である。図５５は半導体装置の模式的断面図、図５６は半導体装置の一部の拡大断面図、図５７は半導体装置の製造方法を示す工程断面図である。

本実施例１３の半導体装置の製造方法では、実施例１２の半導体装置の製造方法において、金属板６０のエッチング除去後、樹脂層の裏面に露出した区画部分の裏面に外装メッキ膜を形成し、外部電極端子をスタンドオフ構造とし、その後樹脂層の切断を行うことを特徴とし、実施例の半導体装置の製造方法と同じ工程によって半導体装置１を製造する。

本実施例１３の半導体装置の製造方法では、実施例１２で使用する基板２０を用意する。即ち、図５７（ａ）に示すように、金属板６０の主面にＰｂＳｎメッキ膜で区画部分３や窪み２５を形成した基板２０を用意した後、図５７（ｂ）に示すように、窪み２５の窪み底（金属板６０の主面）に接着材９（図５６参照）を介して半導体素子５を固定する。

つぎに、図５７（ｃ）に示すように、半導体素子５の図示しない電極６と区画部分３を導電性のワイヤ７で接続する。

つぎに、図５７（ｄ）に示すように、基板２０、即ち金属板６０の主面側に樹脂層２ａをトランスファモールディング装置によって製造して、樹脂層２ａで半導体素子５やワイヤ７等を覆う。

つぎに、図５７（ｅ）に示すように、エッチング液３０で基板２０の裏面側、即ち金属板６０をエッチング除去する。これにより、樹脂層２ａの裏面側には半導体素子５の裏面に接合された接着材９と、ＰｂＳｎメッキ膜で形成された区画部分３の裏面が露出する。金属板６０が無くなることから，各区画部分３は分離した状態になる。

つぎに、図５７（ｆ）に示すように、外装メッキ処理を行いメッキ膜１０を形成する。本実施例１ではＰｂＳｎ半田で厚さ５０μｍ程度のメッキ膜１０を形成する。メッキは印刷めっき法や無電解めっき法によって形成される。無電解めっきの場合、半導体素子５の裏面に接合されている接着材９が導体である場合は接着材９の表面にもメッキ膜１０が形成されるが、接着材９が絶縁性樹脂である場合は接着材９の表面にはメッキ膜１０は形成されない。本実施例１３では以後の工程で接着材９の表面にメッキ膜１０が形成されていない状態で説明する。

つぎに、図５７（ｇ）に示すように、樹脂層２ａの表面全域に支持部材としてのテープ３１を貼りつける。その後、樹脂層２ａが上になるようにしてダイシングブレード３２で樹脂層２ａを縦横に切断し、四角形（矩形）からなる半導体装置１を形成する。分離された半導体装置１はテープ３１に張りついた状態である。樹脂層２ａは切断されて樹脂封止体２になる。

つぎに、図５７（ｇ）に示すように、テープ３１を半導体装置１から引き剥がし、複数の半導体装置１を製造する。

本実施例１３の半導体装置の製造方法によって製造された半導体装置１は、外部電極端子となるＰｂＳｎメッキ膜からなる区画部分３の表面にさらに外部メッキ膜１０が形成されるため、外部電極端子がスタンドオフ構造となる半導体装置１になる。

本実施例１３によれば、実施例１２が有する効果に加えて、スタンドオフ確保( 基板実装性の向上) が図れる。

図８２乃至図９０は本発明の実施例１４である半導体装置の製造方法に係わる図である。図８２は半導体装置の外観を示す斜視図、図８３は半導体装置の正面図、図８４は半導体装置の模式的断面図、図８５は半導体装置の底面図、図８６は半導体装置における封止体を形成する樹脂部分とチップ搭載部との噛み合い状態を示す模式図である。

本実施例１４の半導体装置の製造方法は、実施例７の半導体装置の製造方法に近似している。本実施例１４では、図８７に示すような基板２０を用いて半導体装置１を製造するが、整列配置される製品形成部２１のパターン及び構造が異なる。図８８は製品形成部２１の拡大平面図であり、図８９（ａ）〜（ｃ）は図８８のＥ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面図である。

製品形成部２１の各辺に沿って配列される区画部分３は、実施例７の場合では２列であるが、本実施例１４の場合は図８７に示すように１列であり、区画部分３が細長になっている点が異なる。また、半導体チップ５を搭載するチップ搭載部６４が実施例７のように薄くなく、図８９に示すように、区画部分３と同じ厚さ（高さ）であることが異なる。区画部分３及びチップ搭載部６４は溝２６によって囲まれている。溝２６はエッチングによって形成されていることから、チップ搭載部６４及び区画部分３の主面の縁は返りが形成されている。この返りは、製品になった状態で樹脂封止体２を構成する樹脂層２ａに食い込み、樹脂封止体２から区画部分３やチップ搭載部６４が脱落し難くなっている（図８４参照）。

チップ搭載部６４は四角形状になっているが、図８８に示すように、その全側面（周面）には凹凸の程度が５０μｍ以上となる凹凸部６５が設けられている。また、この凹凸部６５の凹部６５ａは入口側は幅が狭く、底に向かうにつれて徐々に幅が広くなる形状をしていることから、凸部６５ｂは凹部６５ａに向かって突出する返り６５ｃを有する構造になっている。凹凸部６５を区画部分に設けないことにより、区画部分３の加工を容易にし、かつ区画部分３のピッチを小さくして半導体装置１の外形を小型化するのを容易にすることができる。なお、半導体チップ５のサイズはチップ搭載部６４のサイズよりも大きくてもよい。

製品（半導体装置１）になった状態では、図８６に示すように、凹凸部６５は樹脂封止体２を構成する樹脂層２ａと噛み合う。即ち、凹部６５ａに充填されて硬化した樹脂層２ａ部分は凸部６５ｂの返り６５ｃがあることから抜け難くなる。この結果、樹脂封止体２を構成する樹脂層２ａとチップ搭載部６４との接続強度が高くなる。このため、チップ搭載部６４に搭載される半導体チップ５とチップ搭載部６４との接着強度も低下せず、高いまま維持されることになる。

半導体チップ５は接着材９によってチップ搭載部６４に接続されている。チップ搭載部６４と樹脂層２ａとの接着強度が高いことから、チップ搭載部６４と樹脂層２ａとの界面に水分が浸入し難くなる。水分の浸入阻止は、半導体装置１を実装基板にリフロー（一時的加熱処理）で固定する際、水分の熱に伴う膨張に起因した実装不良を防止することができる。

また、チップ搭載部６４の側面部に凹凸部６５を設けることによって、異種材料（金属と樹脂）間の熱膨張係数差による応力を、凹凸によって長さを分割することによって小さく（短く）でき、伸縮による力が分散され、耐温度サイクル性が向上した半導体装置１になる。また、凹凸部６５を形成することによって、凹凸部６５を形成しない場合に比較して、約２０％のチップ搭載部６４のコーナー（隅）部への応力緩和が行えることが応力シミュレーション結果によって得られている。

また、半導体チップ５とチップ搭載部６４との接着強度が強いことから、チップ搭載部６４が剥離し難くなり、チップ搭載部６４の平坦性が維持でき、実装性能や放熱性能が向上する半導体装置１になる。

また、チップ搭載部６４に接続される半導体チップ５の半導体基板を一つの電極とし、接着材９として導電性のものを使用する構造では、チップ搭載部６４は電極端子として使用される。このような場合、半導体チップ５とチップ搭載部６４との接着強度が低下しないことは、半導体装置１を組み込んだ電子装置の安定した使用が可能になります。例えば、ハードディスクドライバ用ＩＣが形成された半導体チップの場合、半導体チップ５とチップ搭載部６４とを接続する接着材９中に、ボイドや亀裂によって隙間が発生すると、熱抵抗が増大し、実装基板への放熱性能が低下し、ハードディスク装置の安定動作が行えなくなる。しかし、本実施例のように、チップ搭載部６４は半導体チップ５を覆う樹脂層２ａとの接着強度が高いと、半導体チップ５とチップ搭載部６４との接着強度も高く、半導体基板から接着材９を介してチップ搭載部６４に続く伝熱経路の熱抵抗（放熱性）の変化が少なく、製品の信頼性を向上できる。

本実施例１４では、半導体装置１の方向識別が容易に分かるように、方向識別部（インデックス）７０を形成できる基板２０を使用している。この方向識別部７０は、各製品形成部２１のチップ搭載部６４に設けてある。即ち、図８８に示すように、四角形状のチップ搭載部６４の一つの隅（角）に孔７０ａを設けることによって方向識別部７０を形成している。製品になった時点では、この孔７０ａ内に金属とは異なる色（例えば黒色）をした樹脂層２ａが充填されることから、図８５に示すように、孔７０ａは明確に識別できる方向識別部７０になる。また、半導体装置の製造段階では製品形成部２１に形成された方向識別部７０の確認によって組立時の工程流動における方向性の識別を正確に把握することができる。孔７０ａの形状としては、角の無い形状、例えば丸い形状することにより製造が容易となる。

本実施例１４の半導体装置は、実施例７の半導体装置１の製造方法の一部を変えることで製造することができる。図９０（ａ）〜（ｈ）は、本実施例１４の半導体装置の製造方法を示す工程断面図であり、実施例７の場合の図３３（ａ）〜（ｈ）に対応するものである。また、図面が微細となることから、一部の構造は省略したり、また符号も省略してある。

本実施例１４の半導体装置の製造方法について、図９０（ａ）〜（ｈ）を参考に説明する。図９０（ａ）に示すように、基板２０を用意し、図９０（ｂ）に示すように各製品形成部２１のチップ搭載部６４上に接着材９を介して半導体チップ５を固定する。

つぎに、図９０（ｃ）に示すように、半導体チップ５の主面の電極と区画部分３を導電性のワイヤ７で接続する。

つぎに、図９０（ｄ）に示すように、常用のトランスファモールディング装置によって半導体チップ５，ワイヤ７等を覆うように所定厚さの樹脂層２ａを形成する。

つぎに、図９０（ｅ）に示すように、基板２０を裏返し、溝２６が露出するように基板２０（金属板）の裏面を研磨板３６で研削する。これにより、図９０（ｆ）に示すように、チップ搭載部６４及び区画部分３は電気的かつ機械的に分離される。なお、図９０（ｅ）では研削代を示してある。

つぎに、図９０（ｆ）に示すように、メッキ処理を行い、樹脂層２ａから露出するチップ搭載部６４及び区画部分３の表面にメッキ膜１０を形成する。

つぎに、図９０（ｇ）に示すように、樹脂層２ａの表面にテープ３１を貼り付けた後、基板２０面側からダイシングブレード３２によってテープ３１の中層の深さなで縦横に切断し、かつテープ３１を剥がして、図９０（ｇ）に示すような半導体装置１を複数製造する。

図９１及び図９２は本実施例１４の変形例である半導体装置の製造方法によって製造された半導体装置の底面図であり、図９１は半導体装置の底面図、図９２は図９１のＨ−Ｈ線に沿う模式的拡大断面図である。この変形例では、図示はしないが四角形状の製品形成部の一つの隅に溝によって囲まれる円柱７０ｂからなる方向識別部７０を設けておき、その製品形成部を有する基板２０を用いて半導体装置１を製造したものである。この変形例においても実施例１４と同様に方向性の識別が正確にできることになる。方位認識部７０が円柱状の形状であることにより、印刷めっきなどのめっき性（濡れ性）や、基板実装時の半田めっきなどの濡れ性の向上が図れる。

図９３乃至図９５は本発明の実施例１５である半導体装置の製造方法に係わる図である。図９３は製造された半導体装置の正面図、図９４は半導体装置の底面図、図９５は図９４のＩ−Ｉ線に沿う模式的拡大断面図である。

本実施例１５は四角形状の樹脂封止体２の各角部に、実装補強用のパッド７５を形成したものである。このパッド７５は、図示はしないが四角形状の製品形成部の各隅に四角形状のパッド７５を設けておき、その製品形成部を有する基板２０を用いて半導体装置１を製造したものである。これにより、実装基板にもこのパッド７５に対応してランドを設けておけば、パッド７５をろう材で固定することによって、実装強度を高めることができる。なお、このパッド７５を使用しないで半導体装置１の実装を行うことも可能である。

また、本実施例１５では、一つのパッド７５に孔７０ａからなる方向識別部７０を形成し、半導体装置１の方向識別を行うようになっている。この浮島状のパッド７５はチップ搭載部６４及び区画部分３から外れた領域に自由に選択できる特徴がある。

図９６乃至図１０１は本発明の実施例１６である半導体装置の製造方法に係わる図である。図９６は製造された半導体装置の模式的断面図、図９７は半導体装置の底面図、図９８は半導体装置の製造で使用する基板の平面図、図９９は図９８の基板の製品形成部を示す模式的平面図、図１００（ａ）〜（ｃ）は図９９のＫ−Ｋ線、Ｌ−Ｌ線、Ｍ−Ｍ線に沿う断面図である。図１０１は半導体装置の製造方法を示す工程断面図である。

実施例１４では、凹凸部６５をチップ搭載部６４の側面に設けたが、本実施例１６では、チップ搭載部６４の主面の半導体チップ５を搭載する領域から外れた部分に凹凸部６５を形成した例である。

図１００（ａ）に示すように、チップ搭載部６４の主面のチップ搭載領域から外れた部分は、一段低い凹部６５ａとなっている。そして、四角形状のチップ搭載部６４の各辺に沿って所定間隔で凸部６５ｂが設けられている。凹部６５ａや溝２６はエッチングによって形成されるため、基板２０の主面側では返りが形成されている。これにより、製品になった状態では、区画部分３やチップ搭載部６４が樹脂封止体２を形成する樹脂層２ａから脱落し難くなる。また、実施例１４の場合と同様に半導体チップ５とチップ搭載部６４との接着強度が高くなる。凹凸部６５を形成することによって、凹凸部６５を形成しない場合に比較して、約２０％のチップ搭載部６４のコーナー（隅）部への応力緩和が行えることが応力シミュレーション結果によって得られている。

本実施例１６の半導体装置の製造方法は、図９８で示す基板２０を用い、図１０１の製造各工程によって製造することができる。実施例１４とは、図９８乃至図１００に示すように、製品形成部２１の形状構造が異なるだけである。図１０１の製造工程は、実施例１４の図９０に示す工程と同じであることから、その説明は省略する。

本実施例１６においても実施例１４と同様の効果を得ることができる。

図１０２乃至図１０４は本実施例１６の変形例１である半導体装置の製造方法に係わる図である。図１０２は製造された半導体装置の模式的断面図、図１０３は半導体装置の製造で使用する基板の製品形成部を示す模式的平面図、図１０４（ａ）〜（ｃ）は図１０３のＱ−Ｑ線、Ｒ−Ｒ線、Ｓ−Ｓ線に沿う断面図である。

この変形例１は、実施例１６と同様にチップ搭載部６４の主面に凹凸部６５を形成する例であるが、図１０２乃至図１０４に示すように、半導体チップ５の搭載領域から外れ、半導体チップ５を囲むようにチップ搭載部６４の主面に溝からなる凹部６５ａを形成し、たものである。凹部６５ａや溝２６はエッチングによって形成されるため、基板２０の主面側では返りが形成されている。これにより、製品になった状態では、区画部分３やチップ搭載部６４が樹脂封止体２を形成する樹脂層２ａから脱落し難くなる。この変形例１も実施例１６と同様の効果を得ることができる。

図１０５乃至図１０７は本実施例１６の変形例２である半導体装置の製造方法に係わる図である。図１０５は製造された半導体装置の模式的断面図、図１０６は半導体装置の製造で使用する基板の製品形成部を示す模式的平面図、図１０７（ａ）〜（ｃ）は図１０６のＴ−Ｔ線、Ｕ−Ｕ線、Ｖ−Ｖ線に沿う断面図である。

この変形例２は、実施例１６と同様にチップ搭載部６４の主面に凹凸部６５を形成する例であるが、図１０５乃至図１０７に示すように、半導体チップ５の搭載領域から外れ、半導体チップ５を囲むようにチップ搭載部６４の主面に突条からなる凸部６５ｂが形成されている。本変形例では凸部６５ｂの内側は、溝２６の底面よりは浅い底面となる窪み２５ｇになり、この窪み２５ｇ上に接着材９を介して半導体チップ５が搭載されている（図１０５参照）。凹部６５ａや溝２６はエッチングによって形成されるため、基板２０の主面側では返りが形成されている。これにより、製品になった状態では、区画部分３やチップ搭載部６４が樹脂封止体２を形成する樹脂層２ａから脱落し難くなる。

変形例２では、チップ搭載部６４の窪み２５ｇの上に半導体チップ５を固定する構造となることから、半導体チップ５の主面の高さが低くなり、その分樹脂層２ａの上面の高さを低くすることができるため、半導体装置１の薄型化が達成できる。この変形例２も実施例１６と同様の効果を得ることができる。

図１０８乃至図１１１は本実施例１７に係わる図である。図１０８は半導体装置の模式的断面図、図１０９は半導体装置の底面図、図１００は半導体装置の製造で使用する基板における製品形成部を示す模式的平面図、図１１１は半導体装置の製造方法を示す工程断面図である。

本実施例１７は、実施例１５のように、半導体装置１の四角形状の樹脂封止体２の４隅に実装補強用のパッド７５を形成した例であり、かつ実施例１のように、半導体チップ５の裏面を樹脂封止体２の裏面に露出した例である。樹脂封止体２の裏面に半導体チップ５の裏面を露出する構造でもよく、また半導体チップ５の裏面に付着する接着材を露出させる構造でもよい。本実施例１７では、図１１１（ａ）に示すように、窪み２５及び溝２６によって囲まれる区画部分３を有する基板２０を用いて半導体装置１を製造する。図１１１（ａ）〜（ｈ）は図６の（ａ）〜（ｈ）と同様であることから製造工程の説明は省略する。

本実施例１７においても、実施例１５と同様にパッド７５を利用して実装強度を高めることができる。また、本実施例１７においても方向識別部７０を利用して、半導体装置の製造段階及び製造後の方向性の識別確認が容易になる効果がある。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施例では、ＱＦＮ型の半導体装置の製造に本発明を適用した例について説明したが、例えば、ＳＯＮ型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。

前記実施例では、区画部分が複数列ある例について説明したが、区画部分が一列であっても、同様の効果を有することができる。

また、前記実施例では、半導体素子５の上面（素子形成面側）が区画部分３の上面より高い位置にある例について説明したが、図７９乃至図８１に示すように、区画部分３を厚く形成することで、区画部分３の上面が半導体素子５の上面より高くなり、ワイヤ長が短縮できる効果を得ることができる。

本発明の実施例１である半導体装置の模式的断面図である。 外部電極端子等を透視した前記半導体装置の模式的平面図である。 前記半導体装置の底面図である。 前記半導体装置の一部の拡大断面図である。 前記半導体装置の実装状態を示す断面図である。 前記半導体装置の製造方法を示す工程断面図である。 前記半導体装置の製造で用いる基板の平面図である。 半導体素子が固定されかつワイヤが取り付けられた状態を示す前記基板の平面図である。 前記半導体装置の製造方法における基板の裏面エッチング処理の状態を示す一部の模式的断面図である。 前記半導体装置の製造方法において、外部電極端子の表面に形成されるメッキ膜の状態を示す一部の模式的断面図である。 本実施例１の半導体装置の製造の変形例における研磨例を示す模式図である。 本発明の実施例２である半導体装置の模式的断面図である。 本実施例２の半導体装置の一部の拡大断面図である。 本実施例２の半導体装置の実装状態を示す模式的断面図である。 本発明の実施例３である半導体装置の模式的断面図である。 本実施例３の半導体装置の製造方法を示す工程断面図である。 本発明の実施例４である半導体装置の模式的断面図である。 本実施例４の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例４の半導体装置の底面図である。 本実施例４の半導体装置の一部の拡大断面図である。 本実施例４の半導体装置の製造方法を示す工程断面図である。 本発明の実施例５である半導体装置の模式的断面図である。 本実施例５の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例５の半導体装置の底面図である。 本実施例５の半導体装置の一部の拡大断面図である。 本実施例５の半導体装置の製造方法を示す工程断面図である。 本発明の実施例６である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例６の半導体装置の底面図である。 本実施例６の半導体装置の模式的断面図である。 本発明の実施例７である半導体装置の模式的断面図である。 本実施例７の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例７の半導体装置の一部の拡大断面図である。 本実施例７の半導体装置の製造方法を示す工程断面図である。 本実施例７の半導体装置の製造で用いる基板の平面図である。 本発明の実施例８である半導体装置の模式的断面図である。 本実施例８の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例８の半導体装置の底面図である。 本実施例８の半導体装置の一部の拡大断面図である。 本実施例８の半導体装置の製造方法を示す工程断面図である。 本発明の実施例９である半導体装置の模式的断面図である。 本実施例９の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例９の半導体装置の底面図である。 本実施例９の半導体装置の一部の拡大断面図である。 本発明の実施例１０である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例１０の半導体装置の底面図である。 本発明の実施例１１である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例１１の半導体装置の底面図である。 本実施例１１の半導体装置の断面図である。 本実施例１１の半導体装置の一部の拡大断面図である。 本発明の実施例１２である半導体装置の模式的断面図である。 本実施例１２の半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例１２の半導体装置の底面図である。 本実施例１２の半導体装置の一部の拡大断面図である。 本実施例１２の半導体装置の製造方法を示す工程断面図である。 本発明の実施例１３である半導体装置の模式的断面図である。 本実施例１３の半導体装置の一部の拡大断面図である。 本実施例１３の半導体装置の製造方法を示す工程断面図である。 実施例４の変形例である半導体装置の模式的断面図である。 本実施例４の変形例である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例４の変形例である半導体装置の一部の拡大断面図である。 本実施例５の変形例である半導体装置の模式的断面図である。 本実施例５の変形例である半導体装置における外部電極端子等を透視した模式的平面図である。 実施例７の変形例である半導体装置の模式的断面図である。 本実施例７の変形例である半導体装置の底面図である。 本実施例７の変形例である半導体装置の一部の拡大断面図である。 実施例８の変形例１である半導体装置の模式的断面図である。 本実施例８の変形例１である半導体装置の一部の拡大断面図である。 本実施例８の変形例２である半導体装置の模式的断面図である。 本実施例８の変形例２である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例８の変形例２である半導体装置の底面図である。 本実施例８の変形例２である半導体装置の一部の拡大断面図である。 本実施例８の変形例３である半導体装置の模式的断面図である。 本実施例８の変形例３である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例８の変形例３である半導体装置の底面図である。 本実施例８の変形例３である半導体装置の一部の拡大断面図である。 本実施例８の変形例４である半導体装置の模式的断面図である。 本実施例８の変形例４である半導体装置の底面図である。 本実施例８の変形例４である半導体装置の一部の拡大断面図である。 本実施例１３の変形例である半導体装置の模式的断面図である。 本実施例１３の変形例である半導体装置における外部電極端子等を透視した模式的平面図である。 本実施例１３の変形例である半導体装置の一部の拡大断面図である。 本実施例１４の半導体装置の外観を示す斜視図である。 本実施例１４の半導体装置の正面図である。 本実施例１４の半導体装置の模式的断面図である。 本実施例１４の半導体装置の底面図である。 本実施例１４の半導体装置における封止体を形成する樹脂部分とチップ搭載部との噛み合い状態を示す模式図である。 本実施例１４の半導体装置の製造で使用する基板の平面図である。 図８７の基板の製品形成部を示す模式的平面図である。 図８８のＥ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線に沿う断面図である。 本実施例１４の半導体装置の製造方法を示す工程断面図である。 本実施例１４の変形例である半導体装置の底面図である。 図９１のＨ−Ｈ線に沿う模式的拡大断面図である。 本実施例１５の半導体装置の正面図である。 本実施例１５の半導体装置の底面図である。 図９４のＩ−Ｉ線に沿う模式的拡大断面図である。 本実施例１６の半導体装置の模式的断面図である。 本実施例１６の半導体装置の底面図である。 本実施例１６の半導体装置の製造で使用する基板の平面図である。 図９８の基板の製品形成部を示す模式的平面図である。 図９９のＫ−Ｋ線、Ｌ−Ｌ線、Ｍ−Ｍ線に沿う断面図である。 本実施例１６の半導体装置の製造方法を示す工程断面図である。 本実施例１６の変形例１である半導体装置の模式的断面図である。 本実施例１６の変形例１である半導体装置の製造で使用する基板の製品形成部を示す模式的平面図である。 図１０３のＱ−Ｑ線、Ｒ−Ｒ線、Ｓ−Ｓ線に沿う断面図である。 本実施例１６の変形例２である半導体装置の模式的断面図である。 本実施例１６の変形例２である半導体装置の製造で使用する基板の製品形成部を示す模式的平面図である。 図１０６のＴ−Ｔ線、Ｕ−Ｕ線、Ｖ−Ｖ線に沿う断面図である。 本実施例１７の半導体装置の模式的断面図である。 本実施例１７の半導体装置の底面図である。 本実施例１７の半導体装置の製造で使用する基板における製品形成部を示す模式的平面図である。 本実施例１７の半導体装置の製造方法を示す工程断面図である

符号の説明

１…半導体装置、２…樹脂封止体、２ａ…樹脂層、３…区画部分（区画領域）、３ａ…細長区画部分、３ｂ…域内区画部分、３ｓ…連結部、５，５ａ，５ｂ，５ｄ〜５ｆ…半導体素子（半導体チップ）、６…電極、７…ワイヤ、９，９ａ，９ｂ…接着材、１０，１２…メッキ膜、１５…実装基板、１６…ランド、１７…ろう材、１８…パッド、２０…基板、２０ａ…基板部分、２１…製品形成部、２２…孔、２５，２５ｄ〜２５ｆ…窪み、２６…溝、３０…エッチング液、３１…テープ、３２…ダイシングブレード、３５…被研磨物、３６…研磨板、３７…研磨ロール板、３８…テープ状研磨体、３９…ローラ、４０…回転テーブル、４５…ノズル、４６…絶縁性樹脂液、５０…隙間、５５，５５ａ，５５ｂ…バスバーリード、６０…金属板、６４…チップ搭載部、６５…凹凸部、６５ａ…凹部、６５ｂ…凸部、６５ｃ…返り、７０…方向識別部、７０ａ…孔、７０ｂ…円柱、７５…パッド。

Claims (8)

1. （ａ）複数の電極が形成された表面と、前記表面と反対側の裏面とを有する半導体素子を準備する工程、
   （ｂ）主面と、前記主面と反対側の裏面と、前記主面に形成された窪みおよび複数の溝と、返りが形成された縁を有し、前記複数の溝に囲まれ、前記窪みの周囲に形成された複数の区画部分とを有する導電性基板を準備する工程、
   （ｃ）前記導電性基板の窪みの底に接着材を介して半導体素子の裏面を固定する工程、
   （ｄ）前記半導体素子の複数の電極と前記複数の区画部分のそれぞれの主面に形成されたメッキ膜とを導電性のワイヤでそれぞれ電気的に接続する工程、
   （ｅ）前記半導体素子、前記複数の導電性のワイヤ、前記複数の溝の内部、及び前記複数の区画部分とを封止する樹脂封止体を形成する工程、
   （ｆ）前記工程（ｅ）の後、前記溝の内部に形成された樹脂封止体が前記区画部分よりも実装面側に突出するように前記導電性基板の裏面をエッチングし、前記複数の区画部分を互いに電気的に分離し、前記複数の区画部分及び前記接着材のそれぞれを前記樹脂封止体から露出させる工程、
   （ｇ）前記工程（ｆ）の後、前記エッチングにより露出した区画部分の面に半田膜を印刷する工程、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載される半導体装置の製造方法であって、
   前記工程（ｅ）では、絶縁性の樹脂により樹脂封止体を形成することを特徴とする半導体装置の製造方法。
3. 請求項１に記載される半導体装置の製造方法であって、
   前記工程（ｇ）の後、前記半田膜のリフロー処理を行うことを特徴とする半導体装置の製造方法。
4. （ａ）複数の電極が形成された表面と、前記表面と反対側の裏面とを有する半導体素子を準備する工程、
   （ｂ）主面と、前記主面と反対側の裏面と、返りが形成された縁を有し、前記主面に形成されたチップ搭載部と、前記チップ搭載部の周囲に形成された複数の溝と、返りが形成された縁を有し、前記複数の溝に囲まれ、前記チップ搭載部の外形寸法よりも小さく、前記チップ搭載部の周囲に形成された複数の区画部分とを有する導電性基板を準備する工程、
   （ｃ）前記導電性基板のチップ搭載部に接着剤を介して前記半導体素子の裏面を固定する工程、
   （ｄ）前記半導体素子の複数の電極と前記複数の区画部分のそれぞれの主面に形成されたメッキ膜とを複数の導電性のワイヤでそれぞれ電気的に接続する工程、
   （ｅ）前記半導体素子、前記複数の導電性のワイヤ、前記複数の溝の内部、及び前記複数の区画部分とを封止する樹脂封止体を形成する工程、
   （ｆ）前記工程（ｅ）の後、前記溝の内部に形成された樹脂封止体が前記区画部分よりも実装面側に突出するように前記導電性基板の裏面をエッチングし、前記チップ搭載部及び前記複数の区画部分を互いに電気的に分離し、前記チップ搭載部及び前記複数の区画部分のそれぞれを前記樹脂封止体から露出させる工程、
   （ｇ）前記工程（ｆ）の後、前記エッチングにより露出したチップ搭載部及び区画部分のそれぞれの面に半田膜を印刷する工程、
   を含むことを特徴とする半導体装置の製造方法。
5. 請求項４に記載される半導体装置の製造方法であって、
   前記工程（ｅ）では、絶縁性の樹脂により樹脂封止体を形成することを特徴とする半導体装置の製造方法。
6. 請求項４に記載される半導体装置の製造方法であって、
   前記工程（ｇ）の後、前記半田膜のリフロー処理を行うことを特徴とする半導体装置の製造方法。
7. 請求項４に記載される半導体装置の製造方法であって、
   前記チップ搭載部の外形寸法は、前記半導体素子の外形寸法よりも大きいものを使用することを特徴とする半導体装置の製造方法。
8. 請求項４に記載される半導体装置の製造方法であって、
   平面形状が四角形から成る前記チップ搭載部には、各縁に沿って凹凸部が設けられていることを特徴とする半導体装置の製造方法。

Images