JP3913397B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3913397B2 JP3913397B2 JP08925299A JP8925299A JP3913397B2 JP 3913397 B2 JP3913397 B2 JP 3913397B2 JP 08925299 A JP08925299 A JP 08925299A JP 8925299 A JP8925299 A JP 8925299A JP 3913397 B2 JP3913397 B2 JP 3913397B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- connection
- dicing
- semiconductor device
- connection piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、リードフレームの如き、Ｃｕフレームを用いたＣＳＰ型の半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置は、周知事項ではあるが、ウェハの状態でマトリックス状にＩＣが作り込まれ、このＩＣを囲み格子状にダイシングライン部が設けられ、このダイシングライン部に沿って個々にダイシングされ、個々の半導体装置（半導体チップ）に分離形成される。そしてリードフレームに実装し、ＩＣとリードとをワイヤボンディングしパッケージされる。
【０００３】
しかし携帯電話やディジタルカメラ等の軽薄短小化を受けて、半導体装置も益々小型化が要求され、最近は限りなくチップサイズに近づく技術としてＣＳＰ、ウェハスケールＣＳＰが開発されている。
【０００４】
半導体チップを基板に実装し、ワイヤボンディングを採用してチップサイズを小さくするＣＳＰとしては、例えば、特開平１０―９２９７９号公報や特開昭５８−２０１３４７号公報がある。
【０００５】
これらの技術は、接続として信頼性の高い金属細線接続を採用しつつ、金属細線から先のリードフレームの延在長を限りなく少なくするため、セラミック基板を採用し、チップサイズを小さくしたものである。
【０００６】
図７と図８は、その概要を説明したものである。図７に於いて、セラミック基板１には、半導体チップ２が固着され、半導体チップ２のボンディングパッドとセラミック基板１上のパッド電極３は、金属細線を介して接続される。そしてセラミック基板１は、必要によりスルーホールや多層配線が施され、ロウ材を介して実装基板と半田付けされるパッド４がセラミック基板１裏面に設けられている。半導体チップ２のボンディングパッドは、金属細線、パッド電極３、スルーホールまたは多層配線を介して裏面のパッド４と電気的に接続される。
【０００７】
そして図８の如く、樹脂封止体５が形成され、矢印で示した部分でダイシングされる。このダイシングは、セラミック基板の裏面側または表側どちらでも良い。またセラミック基板には割り溝が設けられ、セラミック基板の手前までダイシングし、セラミック基板は割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】
前述した構造は、リードフレームを採用したパッケージと異なり、リードがパッケージ内に取り込まれず、パッド電極が極めて小さいため、その分小さくすることができる。
【０００９】
しかしながらセラミック基板１は、スルーホールや多層配線を施したり、パッド電極３、パッド４にＡｕメッキを必要とするため、コストが上昇する問題があった。
【００１０】
またセラミック基板１の電極は、一般には印刷であり、実装基板との接続は、印刷電極の厚みが要因で、接続強度がそれほど高くできない問題もあった。
【００１１】
本発明は、前記問題点を解決するものである。
【００１２】
【課題を解決するための手段】
本発明は上記の課題に鑑みてなされ、第１に、マトリックス状に配置されたフレームを用意し、
前記フレームの前記配置予定領域に前記半導体チップをフェイスダウンし、前記半導体チップの接続領域と前記接続片を固着し、
前記連結体を取り除き、前記接続片を個々に分離すると共に、前記単位ごとに分離する事で解決するものである。
【００１３】
第２に、前記連結体を、ダイシングにより取り除く事で解決するものである。
【００１４】
第３に、フレームを用意し、
前記フレームと前記半導体ウェハを重ね、前記半導体チップをフレームに対してフェイスダウンし、前記半導体チップの接続領域と前記接続片を固着し、
前記連結体を取り除き、前記接続片を個々に分離すると共に、前記単位ごとに分離する事で解決するものである。
【００１５】
第４に、連結体を、ハーフカットのダイシングで分離し、単位フレーム間の分離はフルカットのダイシングにより実現することで解決するものである。
【００１６】
例えば、Ｃｕより成るフレームは、従来からリードフレーム技術として確立されており、また封止も従来のトランスファーモールド技術で実現できる。従って封止した後、たんに連結体をダイシングやエッチング等で取り除けば実現でき、より安価で、チップサイズに近づいた半導体装置を実現できる。
【００１７】
また連結体を取り除くことで、この取り除いた領域の接続片は、厚み方向に側壁が露出され、この露出した側壁がロウ材に濡れることで接着強度を向上させることができる。
【００１８】
また、リードフレームのリードを接続片に変えることで実現でき、製造も容易である。
【００１９】
またリードフレームを採用して、チップサイズの半導体装置が実現できる。
【００２０】
更には、連結体をダイシングにより取り除くことで、接続片の側辺には、凹凸ができ、ロウ材との接着性が向上する。
【００２１】
またマトリックス状に単位を構成したフレームを用意すれば、ウェハスケール型のＣＳＰが可能となる。
【００２２】
【発明の実施の形態】
次に、本発明の第１の実施形態について図１〜図４を参照して説明する。
図１の構成部品は、あたかも一般的なリードフレームであり、リードフレームの厚みを有した金属材料（例えばＣｕを主材料とする）から成るフレームである。これは、箔でも良い。この場合、取り扱いの面を考慮して、フレキシブルシートにサンドウィッチしても良い。これについては後述する。
【００２３】
まずフレーム１０は、半導体チップが固着されるアイランド１１がその中央に設けられ、各コーナーからは、吊りリード１２を介して連結体Ｒがアイランド１１を囲むように形成されている。この連結体Ｒには、アイランド１１に向かう第１の接続片１３が実質的に等間隔で一体配置されている。また連結体Ｒから外に向かい第２の接続片１４が設けられている。
【００２４】
この接続片は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片１３、１４は、図３の如く、樹脂封止体１７と面いちで切断されるか、または０．１〜０．２ｍｍ程度突出される。この突出により、実装時、接続片１３、１４の側面に半田フィレットを作るためである。切断の方法は、ダイシング、またはＴ／Ｆ（トリム・アンド・フォーミング）等が考えられる。
【００２５】
またこの接続片の数は、ＩＣのボンディングパッドパッド数により決まる。つまりパッド数が少なければ、第１の接続片１３…を採用すれば良く、更には、この接続片は、連結体の１側辺〜４側辺を任意に選択して、この連結体Ｒと一体で設ければよい。また数が多い場合は、更に第２の接続片１４…を採用すればよい。更にパッド数が多ければ、図１３のように外側にリング状に第３の接続片２２を設ければ良い。接続片のサイズにもよるが、連結体Ｒの外側に更に吊りリード１２を介して別の連結体を形成し、アイランドに向いた接続片、外側に向いた接続片を設ければ、接続片の数を増加できる。
【００２６】
つまり接続片は、アイランド１１を囲むように第１の接続片郡１３…、第２の接続片郡１４…、…が形成された形となる。
【００２７】
続いて、図２に示すように、アイランド１１には固着材を介して半導体チップ１５が固着される。フレーム１０は、例えばＣｕを主材料とする金属でなるため、固着材としては半田等のロウ材で成るが、銀ペースト等のペースト材、接着剤でも良い。そして半導体チップ１５の表面に露出されたボンディングパッドから接続片１３、１４まで金属細線１６を介して接続される。この金属細線１６は、Ａｕ、ＣｕまたはＡｌ等からなり、通常はワイヤーボンディングで実現される。図２で示したように、ＩＣのボンディングパッド数が多いため、第１の接続片１３…と第２の接続片１４…は、連結体Ｒの側辺を中心に交互に突出して形成されている。別の表現をすれば、隣り合う２つの第１の接続片１３、１３の間に第２の接続片１４が入り、連結体Ｒを中心に所定ピッチで左右に交互に飛び出している。この構造を採用することにより金属細線のショート防止を実現している。
【００２８】
続いて、図３の如く、樹脂封止体１７が設けられる。この樹脂封止体１７は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但し、接続片１３、１４の裏面は、樹脂封止体１７と同一面を成すか、あるいは樹脂封止体１７よりも若干突出して設けられる。またこの際、アイランドの絶縁を考慮する場合は、図３右図で見れば、アイランド１１が接続片に対して若干上に押し上げられ、完全に埋め込まれていても良い。
【００２９】
更に、図４で第１の接続片１３…、第２の接続片１４…を個々に分離する。
図４では、半導体装置１８の裏面を示したものであり、ここでは第１の接続片１３…、第２の接続片１４…、吊りリード１２およびアイランド１１の裏面が露出している状態を示し、ハッチングで示す所が除去領域と成っている。
【００３０】
ここでは連結体Ｒを取り除くことで接続片１３…、１４…を個々に分離している。しかし本フレームは、フレーム単位をマトリックス状に形成しているので、予定のチップパッケージ側辺で接続片が切断される。
【００３１】
分離の簡単な方法として、ここではハッチングで示す方向に、ハッチングで示すブレード幅のダイシングを施している。
【００３２】
このダイシングでは、フレーム１０の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体Ｒが残るとショートの原因となるため、連結体Ｒの幅よりも広い幅で除かれている。また他の除去方法として、エッチングが考えられる。第２の接続片１４は、樹脂封止体端まで、もしくは０．１〜０．２ｍｍ出した位置で切断する。切断方法は、従来のＴ／Ｆまたは連結体Ｒを切断するのと同じダイシングで行う。
【００３３】
生産性を考慮するなら、図１１、図１４および図１５のように、マトリックス状に半導体チップ１５が実装できるフレーム１０を用意し、まとめてダイシングすればよい。この方法は、後述する。
【００３４】
以上、本発明は、安価なフレーム１０を採用し、最後にダイシング等で連結体Ｒを取り除けば、樹脂封止体１７の裏面には、チップの側辺に接続片から成る電極が形成されることになる。この接続片は、従来のリードフレームを採用したパッケージと比較して、リードに相当する接続片が短く、また外部に露出しない分全体のサイズを小さくすることができる。
【００３５】
また接続片のサイズは、金属細線がボンデイングできるさいずであれば良いので、そのサイズも小さくできる。また連結体Ｒの幅は、ダイシングブレードのサイズおよび精度で決まるが、最近のダイシング装置はブレードも薄く、非常に高精度であるため、前記幅も狭くできる。従って半導体装置としてサイズの小さいものが簡単に実現できる。
【００３６】
またハッチングで示した溝には、接続片１３、１４の切断面が露出される。このまま実装基板に半田等のロウ材で固着した場合、この切断面がロウ材が濡れてフィレットが形成されるため、接着強度も増強する。またダイシングでは、その切断面に細かい筋が形成されるためロウ材との食いつきも向上する。
【００３７】
一方、ダイシングにより形成される溝は、別途樹脂で埋めても良い。特にダイシングにより形成された溝に於いて、半導体チップと連続している界面は、吊りリードである。そのため、耐湿性が考慮されて、ダイシング溝のコーナー部分に樹脂が塗布されても良い。また全ての溝を埋めても良い。この時もダイシングによる筋が切断面に細かく形成されるの樹脂の喰い付きが良い。
【００３８】
溝を絶縁樹脂で埋める場合には、接続片の裏面を樹脂封止体１７よりも突出させることで、接続片１３、１４と実装基板とのロウ付け強度が増強する。突出させることで露出した側面にはフィレットが形成され、ロウ材の固着性強度が増す。
【００３９】
図５、図６は、図１のフレーム１０を単位とし、この単位がマトリックス状に形成されたものを示している。
【００４０】
図５は、図３のパッケージ後を示し、マトリックス状に形成されたフレームの各アイランドには半導体チップが固着され、金属細線が接続されている。そして樹脂封止体は、マトリックス状のフレーム全域に設けられている。ここでアイランドは、チップよりも大きく形成されているが、小さくても良い。
【００４１】
そして図６の２種類の矢印で示した所で、ダイシングが施され、接続片の分離および半導体装置としてフレームからの分離が実現される。
【００４２】
図４で説明したように、フレーム全域にある連結体の部分がダイシングにより削り取られる。この場所を図６では４本の小さい矢印で示した。そしてフレームから半導体装置を分離するために、フルカットを行う。この場所は、３本の大きい矢印で示した。
【００４３】
本方法は、通常のトランスファーモールドの如く、マトリックス状にキャビティーが構成されるように金型を作っても良い。しかし本発明は、図５のように、金型は１つのキャビティーにし、端から端までのフレーム単位が全て一体で連続してモールド形成され、後にダイシングして個々に分離されている。ダイシングは、ハーフカットとフルカットの２タイプを採用し、接続片の分離と半導体装置の分離をしている。金型にマトリックス状にキャビティを形成するとなると、金型側にはキャビティとキャビティとの間にスペースが必要となる。しかしダイシングでフルカットをするならば、図６で示したフルカット領域（大きい矢印）の領域は、ブレードの間隔ですむため、その分単位フレームの実装密度を増やすことができる。
【００４４】
ここでアイランドは省略し、Ｘリードでも良い。
【００４５】
また図４の符号Ｆは、樹脂封止体の角部またはその近傍に位置し、吊りリード１２の幅よりも広く形成した固定手段である。この部分は、ダイシングにより完全に分離されるので、ここでは歪み吸収手段として活用している。
【００４６】
つまり樹脂封止体の歪みの加わる部分は、図４の４コーナーである。そのためこのＦの部分に対応する第２の固定手段を実装基板に設け、この固定手段Ｆと実装基板の第２の固定手段を、ロウ材、銀ペースト、接着剤等で固定する。その結果、半田ボールや半田バンプにクラックが発生するような大きな歪みが加わっても、まず固定手段にその応力が加わり、これ以外の接続部分に応力が加わらない構造となっている。具体的には、Ｆは、リードであり、実装基板の第２の固定手段もＣｕを主材料とするパターンが形成され、その間を半田付けされている。
【００４７】
続いて、第２の実施の形態を図９、図１０を参照しながら説明する。ここでは、半導体チップ１５をフレームに対してフェイスダウンで実装し、チップサイズと同じサイズの半導体装置を提供している。
【００４８】
半導体チップ１５は、表面に半田バンプまたは半田ボールが形成され、これが黒丸の所で示され、接続片１３、１４と接続されている。図２では、フェイスアップのため、アイランドが必要となり、また吊りリードも必要となったが、図９では、フェイスダウンで実現されるため、２点差線で示すアイランド、吊りリードを省略しても良い。また半田は、他のロウ材でよい。また銀ペースト等の導電ペーストでも良い。
【００４９】
またチップが実装された後に、半導体チップとフレームの間に樹脂が充填されても良い。
【００５０】
図１０は、前図の裏面を示したものであり、やはり点線で示す部分の連結体Ｒをダイシング等で削除し、接続片１３、１４を個々に分離している。アイランド１１や吊りリード１２は、省略も可能なので点線で示してある。
【００５１】
また本フレームは、マトリックス状に形成され、第２の接続片１４が図６と同じようにフルカットされる。フルカットは、ダイシングやＴ／Ｆ等で良い。
【００５２】
本構造は、図１１に示すようにウェハサイズのＣＳＰに応用できる。
【００５３】
つまりウェハ２０全面にマトリックス状のＩＣを形成した後、パッシベーション膜を介して半田バンプや半田ボールを形成しておく。そしてこの上に、マトリックス状に構成されたフレーム２１を配置し、接続片と接続する。
【００５４】
その後、必要によりウェハとフレームとの間に樹脂を充填し、図６のように連結体Ｒをダイシングして接続片を個々に分離し、フレーム単位間に設けられた連結体ｒをフルカットして個々に分離する。
【００５５】
ここで第１、第２の両実施例は、色々なフレームが採用できる。図１１は、図１２の如く、対向する２側辺に接続片１３が設けられ、これがマトリックス状に成ったフレームである。また図１３の如く、アイランドを囲むように、第１の接続片１３…、第２の接続片１４…、第３の接続片２２が設けられても良い。
【００５６】
一方、全実施例で用いられるフレームは、フレキシブルシートにサンドウィッチされた金属箔を用いても良い。この場合、接続ポイント（接続片、アイランド）を除いてサンドウィッチされる。
【００５７】
図１６、図１７は、第１の実施例、第２の実施例の断面図である。接続片１３、１４は、サイズも小さくダイシング時に剥がれる可能性があるため、接続片から樹脂食いつき手段Ｔが設けられている。この食いつき手段Ｔは、図４で説明すると、ダイシングラインと一致しない接続片の３側辺のどれかに設けられ、更には接続片の側面から突出して設けられ、樹脂で完全にカバーされ、アンカー効果により固定される。このアンカー効果により、連結体がダイシングで削られる時でも、接続片は樹脂から剥がれることなく固定される。
【００５８】
また図１６では、半導体チップ１５とフレームとの間には所定の間隔が設けられてあるため、接続片１３の一部は、半導体チップ１５の下に配置できる。これにより接続片の配置領域全域をシュリンクでき、全体のサイズを小さくすることができる。
【００５９】
【発明の効果】
本発明によれば、金属から成るフレームを採用し、封止された後でフレームの一構成要素である連結体を取り除くことで、接続片を個々に分離できる。また接続片のサイズは、半田バンプや半田ボールを接続できるサイズでよく、全体としての半導体装置のサイズを小さくすることができる。
【００６０】
またフレームを樹脂に埋め込み、封止体の裏面に接続片を露出させるので、従来のようにセラミック基板採用することなく実現できる。従ってセラミック基板を採用した従来の半導体装置に比べコストを下げられる。
【００６１】
またフレームにフェイスダウンするタイプでは、チップサイズの半導体装置を実現できる。
【００６２】
またダイシングで連結体を取り除くので、この領域に露出する接続片の側面をロウ材の接続領域として活用でき、実装基板との接続強度を増強できる。
【００６３】
また連結体は、ダイシングで簡単に取り除けるので、工程も簡略化できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図３】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図４】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】 図１の単位フレームをマトリックス状に形成したときの図である。
【図６】 図５を個々に分離するときの分離方法を説明する図である。
【図７】 従来の半導体装置の製造方法を説明する図である。
【図８】 従来の半導体装置の製造方法を説明する図である。
【図９】 第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】 第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】 マトリックス状のフレームの説明をする図である。
【図１２】 フレームの説明をする図である。
【図１３】 フレームの説明をする図である。
【図１４】 フレームの説明をする図である。
【図１５】 フレームの説明をする図である。
【図１６】 第１の実施の形態に於いて、接続片に食いつき手段を設けた図である。
【図１７】 第１の実施の形態に於いて、接続片に食いつき手段を設けた図である。
【発明の属する技術分野】
本発明は、半導体装置に関し、リードフレームの如き、Ｃｕフレームを用いたＣＳＰ型の半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置は、周知事項ではあるが、ウェハの状態でマトリックス状にＩＣが作り込まれ、このＩＣを囲み格子状にダイシングライン部が設けられ、このダイシングライン部に沿って個々にダイシングされ、個々の半導体装置（半導体チップ）に分離形成される。そしてリードフレームに実装し、ＩＣとリードとをワイヤボンディングしパッケージされる。
【０００３】
しかし携帯電話やディジタルカメラ等の軽薄短小化を受けて、半導体装置も益々小型化が要求され、最近は限りなくチップサイズに近づく技術としてＣＳＰ、ウェハスケールＣＳＰが開発されている。
【０００４】
半導体チップを基板に実装し、ワイヤボンディングを採用してチップサイズを小さくするＣＳＰとしては、例えば、特開平１０―９２９７９号公報や特開昭５８−２０１３４７号公報がある。
【０００５】
これらの技術は、接続として信頼性の高い金属細線接続を採用しつつ、金属細線から先のリードフレームの延在長を限りなく少なくするため、セラミック基板を採用し、チップサイズを小さくしたものである。
【０００６】
図７と図８は、その概要を説明したものである。図７に於いて、セラミック基板１には、半導体チップ２が固着され、半導体チップ２のボンディングパッドとセラミック基板１上のパッド電極３は、金属細線を介して接続される。そしてセラミック基板１は、必要によりスルーホールや多層配線が施され、ロウ材を介して実装基板と半田付けされるパッド４がセラミック基板１裏面に設けられている。半導体チップ２のボンディングパッドは、金属細線、パッド電極３、スルーホールまたは多層配線を介して裏面のパッド４と電気的に接続される。
【０００７】
そして図８の如く、樹脂封止体５が形成され、矢印で示した部分でダイシングされる。このダイシングは、セラミック基板の裏面側または表側どちらでも良い。またセラミック基板には割り溝が設けられ、セラミック基板の手前までダイシングし、セラミック基板は割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】
前述した構造は、リードフレームを採用したパッケージと異なり、リードがパッケージ内に取り込まれず、パッド電極が極めて小さいため、その分小さくすることができる。
【０００９】
しかしながらセラミック基板１は、スルーホールや多層配線を施したり、パッド電極３、パッド４にＡｕメッキを必要とするため、コストが上昇する問題があった。
【００１０】
またセラミック基板１の電極は、一般には印刷であり、実装基板との接続は、印刷電極の厚みが要因で、接続強度がそれほど高くできない問題もあった。
【００１１】
本発明は、前記問題点を解決するものである。
【００１２】
【課題を解決するための手段】
本発明は上記の課題に鑑みてなされ、第１に、マトリックス状に配置されたフレームを用意し、
前記フレームの前記配置予定領域に前記半導体チップをフェイスダウンし、前記半導体チップの接続領域と前記接続片を固着し、
前記連結体を取り除き、前記接続片を個々に分離すると共に、前記単位ごとに分離する事で解決するものである。
【００１３】
第２に、前記連結体を、ダイシングにより取り除く事で解決するものである。
【００１４】
第３に、フレームを用意し、
前記フレームと前記半導体ウェハを重ね、前記半導体チップをフレームに対してフェイスダウンし、前記半導体チップの接続領域と前記接続片を固着し、
前記連結体を取り除き、前記接続片を個々に分離すると共に、前記単位ごとに分離する事で解決するものである。
【００１５】
第４に、連結体を、ハーフカットのダイシングで分離し、単位フレーム間の分離はフルカットのダイシングにより実現することで解決するものである。
【００１６】
例えば、Ｃｕより成るフレームは、従来からリードフレーム技術として確立されており、また封止も従来のトランスファーモールド技術で実現できる。従って封止した後、たんに連結体をダイシングやエッチング等で取り除けば実現でき、より安価で、チップサイズに近づいた半導体装置を実現できる。
【００１７】
また連結体を取り除くことで、この取り除いた領域の接続片は、厚み方向に側壁が露出され、この露出した側壁がロウ材に濡れることで接着強度を向上させることができる。
【００１８】
また、リードフレームのリードを接続片に変えることで実現でき、製造も容易である。
【００１９】
またリードフレームを採用して、チップサイズの半導体装置が実現できる。
【００２０】
更には、連結体をダイシングにより取り除くことで、接続片の側辺には、凹凸ができ、ロウ材との接着性が向上する。
【００２１】
またマトリックス状に単位を構成したフレームを用意すれば、ウェハスケール型のＣＳＰが可能となる。
【００２２】
【発明の実施の形態】
次に、本発明の第１の実施形態について図１〜図４を参照して説明する。
図１の構成部品は、あたかも一般的なリードフレームであり、リードフレームの厚みを有した金属材料（例えばＣｕを主材料とする）から成るフレームである。これは、箔でも良い。この場合、取り扱いの面を考慮して、フレキシブルシートにサンドウィッチしても良い。これについては後述する。
【００２３】
まずフレーム１０は、半導体チップが固着されるアイランド１１がその中央に設けられ、各コーナーからは、吊りリード１２を介して連結体Ｒがアイランド１１を囲むように形成されている。この連結体Ｒには、アイランド１１に向かう第１の接続片１３が実質的に等間隔で一体配置されている。また連結体Ｒから外に向かい第２の接続片１４が設けられている。
【００２４】
この接続片は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片１３、１４は、図３の如く、樹脂封止体１７と面いちで切断されるか、または０．１〜０．２ｍｍ程度突出される。この突出により、実装時、接続片１３、１４の側面に半田フィレットを作るためである。切断の方法は、ダイシング、またはＴ／Ｆ（トリム・アンド・フォーミング）等が考えられる。
【００２５】
またこの接続片の数は、ＩＣのボンディングパッドパッド数により決まる。つまりパッド数が少なければ、第１の接続片１３…を採用すれば良く、更には、この接続片は、連結体の１側辺〜４側辺を任意に選択して、この連結体Ｒと一体で設ければよい。また数が多い場合は、更に第２の接続片１４…を採用すればよい。更にパッド数が多ければ、図１３のように外側にリング状に第３の接続片２２を設ければ良い。接続片のサイズにもよるが、連結体Ｒの外側に更に吊りリード１２を介して別の連結体を形成し、アイランドに向いた接続片、外側に向いた接続片を設ければ、接続片の数を増加できる。
【００２６】
つまり接続片は、アイランド１１を囲むように第１の接続片郡１３…、第２の接続片郡１４…、…が形成された形となる。
【００２７】
続いて、図２に示すように、アイランド１１には固着材を介して半導体チップ１５が固着される。フレーム１０は、例えばＣｕを主材料とする金属でなるため、固着材としては半田等のロウ材で成るが、銀ペースト等のペースト材、接着剤でも良い。そして半導体チップ１５の表面に露出されたボンディングパッドから接続片１３、１４まで金属細線１６を介して接続される。この金属細線１６は、Ａｕ、ＣｕまたはＡｌ等からなり、通常はワイヤーボンディングで実現される。図２で示したように、ＩＣのボンディングパッド数が多いため、第１の接続片１３…と第２の接続片１４…は、連結体Ｒの側辺を中心に交互に突出して形成されている。別の表現をすれば、隣り合う２つの第１の接続片１３、１３の間に第２の接続片１４が入り、連結体Ｒを中心に所定ピッチで左右に交互に飛び出している。この構造を採用することにより金属細線のショート防止を実現している。
【００２８】
続いて、図３の如く、樹脂封止体１７が設けられる。この樹脂封止体１７は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但し、接続片１３、１４の裏面は、樹脂封止体１７と同一面を成すか、あるいは樹脂封止体１７よりも若干突出して設けられる。またこの際、アイランドの絶縁を考慮する場合は、図３右図で見れば、アイランド１１が接続片に対して若干上に押し上げられ、完全に埋め込まれていても良い。
【００２９】
更に、図４で第１の接続片１３…、第２の接続片１４…を個々に分離する。
図４では、半導体装置１８の裏面を示したものであり、ここでは第１の接続片１３…、第２の接続片１４…、吊りリード１２およびアイランド１１の裏面が露出している状態を示し、ハッチングで示す所が除去領域と成っている。
【００３０】
ここでは連結体Ｒを取り除くことで接続片１３…、１４…を個々に分離している。しかし本フレームは、フレーム単位をマトリックス状に形成しているので、予定のチップパッケージ側辺で接続片が切断される。
【００３１】
分離の簡単な方法として、ここではハッチングで示す方向に、ハッチングで示すブレード幅のダイシングを施している。
【００３２】
このダイシングでは、フレーム１０の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体Ｒが残るとショートの原因となるため、連結体Ｒの幅よりも広い幅で除かれている。また他の除去方法として、エッチングが考えられる。第２の接続片１４は、樹脂封止体端まで、もしくは０．１〜０．２ｍｍ出した位置で切断する。切断方法は、従来のＴ／Ｆまたは連結体Ｒを切断するのと同じダイシングで行う。
【００３３】
生産性を考慮するなら、図１１、図１４および図１５のように、マトリックス状に半導体チップ１５が実装できるフレーム１０を用意し、まとめてダイシングすればよい。この方法は、後述する。
【００３４】
以上、本発明は、安価なフレーム１０を採用し、最後にダイシング等で連結体Ｒを取り除けば、樹脂封止体１７の裏面には、チップの側辺に接続片から成る電極が形成されることになる。この接続片は、従来のリードフレームを採用したパッケージと比較して、リードに相当する接続片が短く、また外部に露出しない分全体のサイズを小さくすることができる。
【００３５】
また接続片のサイズは、金属細線がボンデイングできるさいずであれば良いので、そのサイズも小さくできる。また連結体Ｒの幅は、ダイシングブレードのサイズおよび精度で決まるが、最近のダイシング装置はブレードも薄く、非常に高精度であるため、前記幅も狭くできる。従って半導体装置としてサイズの小さいものが簡単に実現できる。
【００３６】
またハッチングで示した溝には、接続片１３、１４の切断面が露出される。このまま実装基板に半田等のロウ材で固着した場合、この切断面がロウ材が濡れてフィレットが形成されるため、接着強度も増強する。またダイシングでは、その切断面に細かい筋が形成されるためロウ材との食いつきも向上する。
【００３７】
一方、ダイシングにより形成される溝は、別途樹脂で埋めても良い。特にダイシングにより形成された溝に於いて、半導体チップと連続している界面は、吊りリードである。そのため、耐湿性が考慮されて、ダイシング溝のコーナー部分に樹脂が塗布されても良い。また全ての溝を埋めても良い。この時もダイシングによる筋が切断面に細かく形成されるの樹脂の喰い付きが良い。
【００３８】
溝を絶縁樹脂で埋める場合には、接続片の裏面を樹脂封止体１７よりも突出させることで、接続片１３、１４と実装基板とのロウ付け強度が増強する。突出させることで露出した側面にはフィレットが形成され、ロウ材の固着性強度が増す。
【００３９】
図５、図６は、図１のフレーム１０を単位とし、この単位がマトリックス状に形成されたものを示している。
【００４０】
図５は、図３のパッケージ後を示し、マトリックス状に形成されたフレームの各アイランドには半導体チップが固着され、金属細線が接続されている。そして樹脂封止体は、マトリックス状のフレーム全域に設けられている。ここでアイランドは、チップよりも大きく形成されているが、小さくても良い。
【００４１】
そして図６の２種類の矢印で示した所で、ダイシングが施され、接続片の分離および半導体装置としてフレームからの分離が実現される。
【００４２】
図４で説明したように、フレーム全域にある連結体の部分がダイシングにより削り取られる。この場所を図６では４本の小さい矢印で示した。そしてフレームから半導体装置を分離するために、フルカットを行う。この場所は、３本の大きい矢印で示した。
【００４３】
本方法は、通常のトランスファーモールドの如く、マトリックス状にキャビティーが構成されるように金型を作っても良い。しかし本発明は、図５のように、金型は１つのキャビティーにし、端から端までのフレーム単位が全て一体で連続してモールド形成され、後にダイシングして個々に分離されている。ダイシングは、ハーフカットとフルカットの２タイプを採用し、接続片の分離と半導体装置の分離をしている。金型にマトリックス状にキャビティを形成するとなると、金型側にはキャビティとキャビティとの間にスペースが必要となる。しかしダイシングでフルカットをするならば、図６で示したフルカット領域（大きい矢印）の領域は、ブレードの間隔ですむため、その分単位フレームの実装密度を増やすことができる。
【００４４】
ここでアイランドは省略し、Ｘリードでも良い。
【００４５】
また図４の符号Ｆは、樹脂封止体の角部またはその近傍に位置し、吊りリード１２の幅よりも広く形成した固定手段である。この部分は、ダイシングにより完全に分離されるので、ここでは歪み吸収手段として活用している。
【００４６】
つまり樹脂封止体の歪みの加わる部分は、図４の４コーナーである。そのためこのＦの部分に対応する第２の固定手段を実装基板に設け、この固定手段Ｆと実装基板の第２の固定手段を、ロウ材、銀ペースト、接着剤等で固定する。その結果、半田ボールや半田バンプにクラックが発生するような大きな歪みが加わっても、まず固定手段にその応力が加わり、これ以外の接続部分に応力が加わらない構造となっている。具体的には、Ｆは、リードであり、実装基板の第２の固定手段もＣｕを主材料とするパターンが形成され、その間を半田付けされている。
【００４７】
続いて、第２の実施の形態を図９、図１０を参照しながら説明する。ここでは、半導体チップ１５をフレームに対してフェイスダウンで実装し、チップサイズと同じサイズの半導体装置を提供している。
【００４８】
半導体チップ１５は、表面に半田バンプまたは半田ボールが形成され、これが黒丸の所で示され、接続片１３、１４と接続されている。図２では、フェイスアップのため、アイランドが必要となり、また吊りリードも必要となったが、図９では、フェイスダウンで実現されるため、２点差線で示すアイランド、吊りリードを省略しても良い。また半田は、他のロウ材でよい。また銀ペースト等の導電ペーストでも良い。
【００４９】
またチップが実装された後に、半導体チップとフレームの間に樹脂が充填されても良い。
【００５０】
図１０は、前図の裏面を示したものであり、やはり点線で示す部分の連結体Ｒをダイシング等で削除し、接続片１３、１４を個々に分離している。アイランド１１や吊りリード１２は、省略も可能なので点線で示してある。
【００５１】
また本フレームは、マトリックス状に形成され、第２の接続片１４が図６と同じようにフルカットされる。フルカットは、ダイシングやＴ／Ｆ等で良い。
【００５２】
本構造は、図１１に示すようにウェハサイズのＣＳＰに応用できる。
【００５３】
つまりウェハ２０全面にマトリックス状のＩＣを形成した後、パッシベーション膜を介して半田バンプや半田ボールを形成しておく。そしてこの上に、マトリックス状に構成されたフレーム２１を配置し、接続片と接続する。
【００５４】
その後、必要によりウェハとフレームとの間に樹脂を充填し、図６のように連結体Ｒをダイシングして接続片を個々に分離し、フレーム単位間に設けられた連結体ｒをフルカットして個々に分離する。
【００５５】
ここで第１、第２の両実施例は、色々なフレームが採用できる。図１１は、図１２の如く、対向する２側辺に接続片１３が設けられ、これがマトリックス状に成ったフレームである。また図１３の如く、アイランドを囲むように、第１の接続片１３…、第２の接続片１４…、第３の接続片２２が設けられても良い。
【００５６】
一方、全実施例で用いられるフレームは、フレキシブルシートにサンドウィッチされた金属箔を用いても良い。この場合、接続ポイント（接続片、アイランド）を除いてサンドウィッチされる。
【００５７】
図１６、図１７は、第１の実施例、第２の実施例の断面図である。接続片１３、１４は、サイズも小さくダイシング時に剥がれる可能性があるため、接続片から樹脂食いつき手段Ｔが設けられている。この食いつき手段Ｔは、図４で説明すると、ダイシングラインと一致しない接続片の３側辺のどれかに設けられ、更には接続片の側面から突出して設けられ、樹脂で完全にカバーされ、アンカー効果により固定される。このアンカー効果により、連結体がダイシングで削られる時でも、接続片は樹脂から剥がれることなく固定される。
【００５８】
また図１６では、半導体チップ１５とフレームとの間には所定の間隔が設けられてあるため、接続片１３の一部は、半導体チップ１５の下に配置できる。これにより接続片の配置領域全域をシュリンクでき、全体のサイズを小さくすることができる。
【００５９】
【発明の効果】
本発明によれば、金属から成るフレームを採用し、封止された後でフレームの一構成要素である連結体を取り除くことで、接続片を個々に分離できる。また接続片のサイズは、半田バンプや半田ボールを接続できるサイズでよく、全体としての半導体装置のサイズを小さくすることができる。
【００６０】
またフレームを樹脂に埋め込み、封止体の裏面に接続片を露出させるので、従来のようにセラミック基板採用することなく実現できる。従ってセラミック基板を採用した従来の半導体装置に比べコストを下げられる。
【００６１】
またフレームにフェイスダウンするタイプでは、チップサイズの半導体装置を実現できる。
【００６２】
またダイシングで連結体を取り除くので、この領域に露出する接続片の側面をロウ材の接続領域として活用でき、実装基板との接続強度を増強できる。
【００６３】
また連結体は、ダイシングで簡単に取り除けるので、工程も簡略化できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図３】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図４】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】 図１の単位フレームをマトリックス状に形成したときの図である。
【図６】 図５を個々に分離するときの分離方法を説明する図である。
【図７】 従来の半導体装置の製造方法を説明する図である。
【図８】 従来の半導体装置の製造方法を説明する図である。
【図９】 第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】 第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】 マトリックス状のフレームの説明をする図である。
【図１２】 フレームの説明をする図である。
【図１３】 フレームの説明をする図である。
【図１４】 フレームの説明をする図である。
【図１５】 フレームの説明をする図である。
【図１６】 第１の実施の形態に於いて、接続片に食いつき手段を設けた図である。
【図１７】 第１の実施の形態に於いて、接続片に食いつき手段を設けた図である。
Claims (3)
- 連結体と、前記連結体に固定され該連結体の側辺を中心に交互に突出するように半導体チップの接続領域に対応して設けられた接続片とを単位としマトリックス状に配置されたフレームを用意し、
前記フレームに前記半導体チップを搭載し、前記半導体チップの接続領域と前記接続片を電気的に接続し、
前記連結体をハーフカットのダイシングで取り除き、前記接続片を個々に分離すると共に、前記単位ごとにフルカットのダイシングで分離する事を特徴とする半導体装置の製造方法。 - 前記連結体は、該連結体の幅よりも広い幅でダイシングされることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記接続片は、前記連結体と一致しない３側辺のいずれかに樹脂食いつき手段が設けられていることを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08925299A JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08925299A JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286376A JP2000286376A (ja) | 2000-10-13 |
| JP3913397B2 true JP3913397B2 (ja) | 2007-05-09 |
Family
ID=13965580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08925299A Expired - Fee Related JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651126A (zh) * | 2008-08-12 | 2010-02-17 | 三星电子株式会社 | 芯片封装件及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4034073B2 (ja) | 2001-05-11 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2003090289A1 (fr) * | 2002-04-19 | 2003-10-30 | Asahi Kasei Electronics Co., Ltd. | Transducteur magnetoelectrique et son procede de fabrication |
| JP4159431B2 (ja) | 2002-11-15 | 2008-10-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP5109740B2 (ja) * | 2008-03-18 | 2012-12-26 | 株式会社デンソー | 電子装置およびその製造方法 |
-
1999
- 1999-03-30 JP JP08925299A patent/JP3913397B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651126A (zh) * | 2008-08-12 | 2010-02-17 | 三星电子株式会社 | 芯片封装件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286376A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
| JP3014344B2 (ja) | カラムリードを有する半導体チップパッケージ及びその製造方法 | |
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JP3913397B2 (ja) | 半導体装置の製造方法 | |
| JP3976441B2 (ja) | 半導体装置 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JP2000286377A (ja) | 半導体装置 | |
| JP4531073B2 (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP2001291733A (ja) | 半導体装置およびその製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP4179702B2 (ja) | 半導体装置の製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |