JP3014344B2 - カラムリードを有する半導体チップパッケージ及びその製造方法 - Google Patents

カラムリードを有する半導体チップパッケージ及びその製造方法

Info

Publication number
JP3014344B2
JP3014344B2 JP9152157A JP15215797A JP3014344B2 JP 3014344 B2 JP3014344 B2 JP 3014344B2 JP 9152157 A JP9152157 A JP 9152157A JP 15215797 A JP15215797 A JP 15215797A JP 3014344 B2 JP3014344 B2 JP 3014344B2
Authority
JP
Japan
Prior art keywords
column
die pad
lead
package
column lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9152157A
Other languages
English (en)
Other versions
JPH1084010A (ja
Inventor
寧 度 權
揆 鎭 李
完 均 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1084010A publication Critical patent/JPH1084010A/ja
Application granted granted Critical
Publication of JP3014344B2 publication Critical patent/JP3014344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップスケールパ
ッケージ及びその製造方法に関し、より詳細には、チッ
プのボンディングパッドと各々電気的に連結され、パッ
ケージ胴体から突出したカラムリードを有する半導体チ
ップパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】電子及び電気機器の小型化にともなっ
て、これらに実装される半導体チップパッケージのサイ
ズも減少している。そこで、このような要求を満足させ
るため、種々のパッケージング技術が開発されている。
例えば、ＣＯＢ(Chip on Board)やフリップチップ技術
は、チップだけを印刷回路基板に直接実装する方式であ
る。
【０００３】しかしながら、これらの技術では、チップ
がバーンインテストのような信頼性テストを経ることな
く印刷回路基板に実装されるので、得られる半導体素子
が不良なチップを有する場合、リペアするか、良好なチ
ップに交換することが不可能という欠点を有する。
【０００４】従って、チップとほぼ同一のサイズを有し
ながらもパッケージの信頼性を保障することができるパ
ッケージの開発が要望されている。このため、最近、チ
ップスケールパッケージ（ＣＳＰ）が開発されている。
チップスケールパッケージは、ベアチップほど小さいサ
イズを有するにもかかわらず、最終使用者にノーウング
ッドダイとして供給されるとともに、従来の表面実装技
術を用いて印刷回路基板に実装されるので、電子機器の
小型化及び多機能化に対する要求を充足させることがで
きる。
【０００５】
【発明が解決しようとする課題】しかし、前記ＣＳＰを
製造する場合は、通常のプラスチックパッケージを製造
する装備を用いて製造できないため、別途新規装備の購
入を必要とし、且つ、通常のプラスチックパッケージの
製造に用いられるリードフレームストリップを用いて製
造できないため、個別にＣＳＰが生産されることにな
り、パッケージの製造費用の上昇を引き起こす。
【０００６】従って、本発明の目的は、改善された信頼
性を有するチップスケールパッケージ及びその製造方法
を提供することにある。
【０００７】本発明の他の目的は、製造費用を節減する
ことができるとともに、パッケージの信頼性を向上させ
ることができるチップスケールパッケージ及びその製造
方法を提供することにある。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【課題を解決するための手段】請求項１記載の第１の発
明は、（ａ）下面にポリイミド膜が形成されたカラムリ
ード素材を準備する段階と、（ｂ）前記カラムリード素
材をエッチングすることにより、ポリイミド膜の上面
に、ダイパッドと前記ダイパッドから離隔された複数の
カラムリードを形成する段階と、（ｃ）前記カラムリー
ドの上面、前記ダイパッドの上面及び前記ポリイミド膜
の上面に、金属膜を形成する段階と、（ｄ）前記ダイパ
ッド上面の金属膜に、ボンディングパッドが設けられて
いないチップの下面を接着する段階と、（ｅ）前記チッ
プのボンディングパッドと前記カラムリード上面の金属
膜とを、各々電気的に連結する段階と、（ｆ）前記チッ
プ、前記ダイパッド、前記カラムリード、前記電気的連
結部及び前記ポリイミド膜の上面を成形樹脂で封止する
ことによりパッケージ胴体を形成する段階と、（ｇ）前
記ポリイミド膜及びこのポリイミド膜上面の金属膜を除
去することにより、前記パッケージ胴体から突出したダ
イパッド及び複数のカラムリードを有するパッケージを
形成する段階とを含む複数のカラムリードを有すること
を要旨とする。従って、改善された信頼性を有して、製
造費用を節減することができるとともに、パッケージの
信頼性を向上させることができる。
【００１５】請求項２記載の第２の発明は、前記段階
（ａ）が、（ａ−１）カラムリード素材を準備する段階
と、（ａ−２）カラムリード素材の下面に液状のポリイ
ミドを塗布する段階と、（ａ−３）前記ポリイミドを硬
化することにより、前記カラムリード素材の下面にポリ
イミド膜を形成する段階とを含むことを特徴とする請求
項７記載の複数のカラムリードを有することを要旨とす
る。
【００１６】請求項３記載の第３の発明は、前記段階
（ｄ）が、（ｄ−１）前記ダイパッド上面の金属膜に接
着剤を塗布する段階と、（ｄ−２）前記接着剤が塗布さ
れたダイパッドの上面に、ボンディングパッドが設けら
れていない半導体チップの下面を接着する段階とを含む
ことを要旨とする。
【００１７】請求項４記載の第４の発明は、（ａ）ダイ
パッドと、（ｂ）前記ダイパッドの両側に形成され、各
々複数のインデックスホール及び複数の貫通孔を有する
一対のサイドレールと、（ｃ）前記ダイパッドを前記サ
イドレールに結合させるタイバーと、（ｄ）対向する壁
面の中間部分に水平方向に溝が形成された接続用カラム
リードと、前記接続用カラムリードの両端部側に配置さ
れ、対向する壁面の中間部分に水平方向に溝が形成さ
れ、前記サイドレールの対応する貫通孔に機械的に結合
される突起を有する結合用カラムリードと、前記接続用
及び結合用カラムリードの溝と接触し、当該接続用及び
結合用カラムリードを相互に結合させるバンドを有する
一対のカラムリード群と、（ｅ）前記一対のカラムリー
ド群の外側に形成され、前記サイドレールと一体に形成
されたダムバーとを含むことを要旨とする。従って、改
善された信頼性を有して、製造費用を節減することがで
きるとともに、パッケージの信頼性を向上させることが
できる。
【００１８】請求項５記載の第５の発明は、前記一対の
カラムリード群は、前記結合用カラムリードの突起が前
記サイドレールの貫通孔に挿入されリベット留めされる
ことにより、前記サイドレールに固定されることを要旨
とする。
【００１９】請求項６記載の第６の発明は、前記結合用
及び接続用カラムリードの溝の高さは、前記バンドの幅
と同一であることを要旨とする。
【００２０】請求項７記載の第７の発明は、（ａ）上面
に複数のボンディングパッドが設けられたチップと、
（ｂ）前記チップの下面と接着されるダイパッドと、
（ｃ）前記ダイパッドの両側に形成され、対向する壁面
の中間部分に水平方向に形成された溝を有する複数の接
続用カラムリードと、（ｄ）前記接続用カラムリードの
前記溝に接触し、前記接続用カラムリードをお互いに結
合させるバンドと、（ｅ）前記ボンディングパッドと前
記接続用カラムリードとを各々電気的に連結する手段
と、（ｆ）前記チップ、前記ダイパッド、前記接続用カ
ラムリード、バンド及び電気的連結手段を成形樹脂で封
止することにより形成されたパッケージ胴体とを含み、
前記接続用カラムリードの下部が、前記パッケージ胴体
から突出することを要旨とする。従って、改善された信
頼性を有して、製造費用を節減することができるととも
に、パッケージの信頼性を向上させることができる。
【００２１】請求項８記載の第８の発明は、前記ダイパ
ッドが前記チップより小さいことを要旨とする。従っ
て、ダイパッドへのチップの接着に使用される接着剤の
量を低減することができ、接着剤の吸湿量、例えば、パ
ッケージの組立後に行われる信頼性テストによる吸湿量
に起因して生ずるチップとダイパッド間の剥離発生を減
少することができる。
【００２２】請求項９記載の第９の発明は、前記接続用
カラムリードの溝の高さは、前記バンドの厚さと同一で
あることを要旨とする。従って、バンドと接続用カラム
リード間の強い機械的結合が保障される。
【００２３】請求項１０記載の第１０の発明は、前記接
続用カラムリードの溝が、前記パッケージ胴体内に埋め
込まれることを要旨とする。
【００２４】
【発明の実施の形態】以下、添付の図面を参照して本発
明の好ましい実施の形態についてより詳細に説明する。
【００２５】なお、本願全般に使用される用語「カラム
リード」は、従来の細長いストリップ形状のリードとは
別に、カラム形状を有するリードを意味するものであっ
て、単にリードの形状を説明するために使用され、本発
明の範囲を限定するものではない。
【００２６】（第１の実施の形態）図１は、カラムリー
ド素材を示す斜視図であり、図２は、図１のカラムリー
ド素材にポリイミドが塗布された状態を底面からみた斜
視図であり、図３は、カラムリード素材を、カラムリー
ド及びダイパッドが残存するようにエッチングした状態
を示す斜視図である。
【００２７】図１乃至図３を参照すると、カラムリード
構造を有するパッケージを製造するため、まずカラムリ
ード素材２０が準備される。ここで、カラムリード素材
２０は、銅又は銅合金等のように導電性のよい金属より
なる。その次に、カラムリード素材２０の下部面に、液
状のポリイミドを塗布し、硬化することにより、均一な
厚さを有するポリイミド膜３０を形成する。この際、ポ
リイミド膜３０の厚さは、カラムリード素材２０より薄
い。その理由については、後述する。
【００２８】次に、カラムリード素材２０をエッチング
することにより、カラムリード２４及びダイパッド２２
を形成する。前記カラムリード２４はチップのボンディ
ングパッドと電気的に連結され、ダイパッド２２にはチ
ップが取り付けられる。ダイパッド２２は、ポリイミド
膜３０上面の中心部分に形成され、カラムリード２４
は、ダイパッド２２から離れた両側に各々４つずつ形成
される。
【００２９】図４は、図３のカラムリード素材に金属膜
を形成した状態を示す斜視図であり、図５は、図４のV
−V線に沿って切断した断面図である。
【００３０】図４及び図５を参照すると、金属膜４０
が、カラムリード２４の上面、ダイパッドの上面及びポ
リイミド膜３０の上面にメッキ法により形成される。前
記金属膜４０は、金又はパラジウムよりなるが、これ
は、これらの材料が成形工程後に成形樹脂との分離を容
易にするからである。
【００３１】図６は、図４のダイパッド上に接着剤が塗
布された状態を示す斜視図であり、図７は、ダイパッド
とチップとが接着される状態を示す斜視図であり、図８
は、カラムリードとチップとが各々電気的に連結された
状態を示す斜視図であり、図９は、図８の構造が成形さ
れた状態を示す斜視図であり、図１０は、図９のX−X線
に沿って切断した断面図であり、図１１は、図１０の構
造からポリイミド膜及び金属膜を除去してパッケージを
製造した状態を示す斜視図であり、図１２は、図１１の
XII−XII線に沿って切断した断面図である。
【００３２】図６乃至図１２を参照すると、ダイパッド
２２の金属膜４０上に、銀エポキシ系の接着剤１２０が
塗布され、この接着剤１２０を介してチップ１１０が金
属層４０と接着される。チップ１１０上面に設けられた
ボンディングパッド１１２が、ボンディングワイヤ１３
０のような電気的連結手段によりカラムリード２４に各
々電気的に連結される。その後、チップ１１０、ダイパ
ッド２２、カラムリード２４、ボンディングワイヤ１３
０、ポリイミド膜３０及び金属層４０が、エポキシ系の
成形樹脂により封止されることにより、パッケージ胴体
１４０を形成する。
【００３３】最後に、ポリイミド膜３０及びその上に形
成された金属膜４０が同時に除去されることにより、パ
ッケージ２００が得られる。除去された金属膜４０に
は、パッケージ２００のカラムリード２４及びダイパッ
ド２２に対応する溝２４ａ及び２２ａが形成される。前
記パッケージ２００では、パッケージ胴体１４０からカ
ラムリード及びダイパッドが突出されている。カラムリ
ード及びダイパッドが突出された理由については、後述
する。
【００３４】上記したパッケージ製造工程では、次のよ
うな事項が要求される。
【００３５】（１）ポリイミド膜の厚さは、カラムリー
ド素材より薄いことが好ましい。
【００３６】ポリイミド膜を厚く形成するためには、多
量のポリイミドが要求され、且つ硬化時間も増加するの
で、好ましくない。
【００３７】（２）金属膜の材質は、エポキシ系の成形
樹脂との結合力よりポリイミド膜との結合力が強いもの
が好ましい。これにより、図９及び図１０の構造から本
発明によるカラムリードを有する個別パッケージに分離
される際に、金属膜を容易に除去することができる。こ
のため、金属膜は、金又はパラジウムよりなる。
【００３８】（３）カラムリードは、ダイパッドと同一
の厚さを有することが好ましい。
【００３９】カラムリード素材は１度のエッチング工程
によりエッチングされ、これにより、同一の高さを有す
るカラムリード及びダイパッドが同時に形成される。カ
ラムリード及びダイパッドが相異する厚さを有する場
合、これらを形成するに、２度以上のエッチング工程が
必要になり、これにより製造時間が増加する。
【００４０】（４）金属膜の厚さは、カラムリード又は
ダイパッドの厚さの１／２程度が好ましい。
【００４１】上述した（１）、（２）及び（４）におい
て、本発明によるカラムリード構造を有するパッケージ
に分離される際に、ポリイミド膜と金属膜とが同時に除
去される。金属膜の厚さは、カラムリード及びダイパッ
ドの厚さの１／２であり、ポリイミド膜は、金属膜の厚
さと同一であるか、もっと厚く形成されるので、ポリイ
ミド膜と金属膜が剥離することなく個別パッケージに容
易に分離されることができる。ポリイミド膜が薄過ぎれ
ば、エッチング工程によりカラムリード及びダイパッド
を形成する際、これらを堅固に支持することができな
い。
【００４２】また、金属膜の厚さが、カラムリード及び
ダイパッドの厚さの１／２以下であれば、ポリイミド膜
及び金属膜が除去された後パッケージ胴体から突出する
カラムリード及びダイパッドの高さが低いので、不利で
ある。つまり、カラムリードを有するパッケージが印刷
回路基板のような電子装置に実装され、ソルダリングに
より電気的に連結される際、ソルダが毛細管現象により
隣接した個別カラムリード間、又はカラムリードとダイ
パッド間に広がり、これにより装置の電気的な不良が生
ずる。
【００４３】一方、金属膜の厚さが、カラムリード及び
ダイパッドの厚さの１／２以上であれば、ポリイミド膜
及び金属膜が除去された後パッケージ胴体から突出する
カラムリード及びダイパッドの高さが高いので、不利で
ある。つまり、本発明によるカラムリードを有するパッ
ケージが印刷回路基板に実装される際、パッケージを印
刷回路基板に正確に実装しがたい。
【００４４】図１３は、図１２のカラムリード及びダイ
パッドがソルダメッキされた状態を底面から見た斜視図
であり、図１４は、図１３のパッケージが印刷回路基板
に実装される状態を示す斜視図であり、図１５は、図１
４のXV−XV線に沿って切断した断面図である。
【００４５】図１３乃至図１５を参照すると、パッケー
ジ２００では、パッケージ胴体１４０から突出するカラ
ムリード２４及びダイパッド２２の下面には、ソルダが
メッキされてソルダ膜１５０を形成している。印刷回路
基板３００は、その中心部に熱放出部３２１が形成さ
れ、熱放出部３２１の両側に各々複数個、例えば４つの
ランドパターン３２４が形成されている。カラムリード
２４及びダイパッド２２は、各々対応する熱放出部３２
１及びランドパターン３２４上に実装され電気的に連結
される。前記パッケージ２００と印刷回路基板３００間
の電気的及び機械的連結は、ダイパッド２４及びカラム
リード２２の下面に形成されたソルダ膜１５０により行
われる。
【００４６】前記ダイパッド２２について詳しく説明す
ると次の如くである。パッケージ２００に電源が印可さ
れた場合、パッケージ２００内に実装されたチップ１１
０は、電気的作動により熱が発生する。高集積チップや
大容量のメモリチップの場合は、通常のパッケージより
多くの熱が発生し、これは、パッケージの信頼性低下を
引き起こす。従って、本発明では、効率的な熱放出のた
め、パッケージ胴体１４０から突出したダイパッド２４
が、ヒートシンクとしての役割をする。
【００４７】（第２の実施の形態）図１６は、カラムリ
ード素材を示す斜視図であり、図１７は、図１６のカラ
ムリード素材にポリイミドが塗布された状態を底面から
みた斜視図であり、図１８は、カラムリード素材をカラ
ムリード及びダイパッドが残存するようにエッチングし
た状態を示す斜視図であり、図１９は、図１８のダイパ
ッドがその元来の厚さの約１／２を有するようにエッチ
ングされた状態を示す斜視図である。
【００４８】図１６乃至図１９を参照すると、カラムリ
ード構造を有するパッケージを製造するため、まずカラ
ムリード素材３２０が準備される。ここで、カラムリー
ド素材３２０は、銅又は銅合金等のように導電性のよい
金属よりなる。その次に、カラムリード素材３２０の下
部面に、液状のポリイミドを塗布し、硬化することによ
り、均一な厚さを有するポリイミド膜３３０を形成す
る。この際、ポリイミド膜３３０の厚さは、カラムリー
ド素材３２０より薄い。その理由については、後述す
る。
【００４９】次に、カラムリード素材３２０をエッチン
グすることにより、カラムリード３２４及びダイパッド
３２２を形成する。カラムリード３２４は、チップのボ
ンディングパッドと各々電気的に連結され、ダイパッド
３２２には、チップが取り付けられる。前記ダイパッド
３２２は、ポリイミド膜３３０上面の中心部分に形成さ
れ、カラムリード３２４は、ダイパッドから離れた両側
に各々４つずつ形成される。その後、ダイパッド３２２
は、さらにエッチングされ、これにより原ダイパッド３
２２の厚さに対して約１／２程度の厚さを有するダイパ
ッド３２３が形成される。
【００５０】図２０は、図１９のカラムリード素材に金
属膜を形成した状態を示す斜視図であり、図２１は、図
２０のXXI−XXI線に沿って切断した断面図である。
【００５１】図２０及び図２１を参照すると、第１金属
膜３４０が、カラムリード３２４の上部面及びダイパッ
ド３３０の上面にメッキ法により形成される。また、第
２金属膜３４５が、ダイパッド３２３の上面にメッキ法
により形成される。すなわち、第２金属膜３４５により
ダイパッド３２３が埋め込まれる。
【００５２】前記第１金属膜３４０は、金又はパラジウ
ムよりなるが、これは、これらの材料が成形工程後に成
形樹脂との分離を容易にするからである。また、第２金
属膜３４５は、カラムリード素材３２０との結合力より
成形樹脂との結合力が強いものが好ましい。その理由に
ついては、後述する。
【００５３】図２２は、図２０のダイパッド上に接着剤
が塗布された状態を示す斜視図であり、図２３は、ダイ
パッドとチップとが接着される状態を示す斜視図であ
り、図２４は、カラムリードとチップとが各々電気的に
連結された状態を示す斜視図であり、図２５は、図２４
の構造が成形された状態を示す斜視図であり、図２６
は、図２５のXXVI−XXVI線に沿って切断した断面図であ
り、図２７は、図２５の構造からポリイミド膜及び金属
膜を除去してパッケージを製造した状態を示す斜視図で
あり、図２８は、図２７のXXVIII−XXVIII線に沿って切
断した断面図である。
【００５４】図２２乃至図２８を参照すると、ダイパッ
ド３２３上面の第２金属膜３４５に、銀エポキシ系の接
着剤４２０が塗布され、この接着剤４２０により第２金
属膜３４５とチップ４１０とが接着される。前記チップ
４１０上面に設けられたボンディングパッド４１２は、
ボンディングワイヤ４３０のような電気的連結手段によ
りカラムリード３２４に各々電気的に連結される。その
後、チップ４１０、ダイパッド３２３、カラムリード３
２４、ボンディングワイヤ４３０、ポリイミド膜３３０
及び金属膜３４０、３４５が、エポキシ系の成形樹脂に
より封止されることにより、パッケージ胴体４４０を形
成する。
【００５５】最後に、ポリイミド膜３３０及びその上に
形成された第１金属膜３４０が同時に除去されることに
より、パッケージ５００が得られる。この際、ポリイミ
ド膜３３上面のダイパッド３２３は、ポリイミド膜３３
０の除去と同時に除去される。これは、ポリイミド膜３
３０とダイパッド３２３間の結合力が、ダイパッド３２
３と第２金属膜３４５間の結合力より大きいため、同時
に除去されるものである。
【００５６】これについては、後述する。除去された第
１金属膜３４０は、パッケージ５００のカラムリード３
２４に対応して形成された溝３２４ａを有する。
【００５７】従って、本発明の第２の実施の形態では、
パッケージ５００は、第２金属膜３４５の下面がパッケ
ージ胴体４４０に対して露出された構造を有する。本実
施の形態において、ダイパッド３２３は、組立工程に至
るまでチップ４１０を固定し支持する役割をする。
【００５８】上記したパッケージ製造工程では、次のよ
うな事項が要求される。
【００５９】（１）ポリイミド膜の厚さは、カラムリー
ド素材より薄いことが好ましい。
【００６０】ポリイミド膜を厚く形成するためには、多
量のポリイミドが要求され、且つ硬化時間も増加するの
で、好ましくない。
【００６１】（２）第１金属膜の材質は、エポキシ系の
成形樹脂との結合力よりポリイミド膜との結合力が強い
ものが好ましい。
【００６２】図２５及び図２６の構造から本発明による
カラムリードを有する個別パッケージに分離される際
に、第１金属層を容易に除去することができる。このた
め、第１金属膜は、金又はパラジウムよりなる。
【００６３】（３）第２金属膜は、ダイパッドとの結合
力よりポリイミド膜との結合力が強いものが好ましい。
図２５及び図２６の構造から本発明によるカラムリード
を有する個別パッケージに分離される際に、ダイパッド
とポリイミド膜を同時に除去することができる。
【００６４】（４）第１金属膜の厚さは、第２金属膜の
厚さと同一であることが好ましい。 （５）第１金属膜の厚さは、ダイパッドの厚さと同一で
あることが好ましい。ここで、説明の便宜上、カラムリ
ード上面の第１金属膜は、除外する。
【００６５】ポリイミド膜が除去されるとき、ダイパッ
ドも除去されるので、ポリイミド膜が第１金属膜と一緒
に除去されるという事実を考慮すれば、ダイパッドが第
１金属膜と同一の厚さを有することが好ましい。
【００６６】上述した（１）、（２）、（３）及び
（５）において、本発明によるカラムリード構造を有す
るパッケージに分離される際に、ポリイミド膜と第１金
属膜とが同時に除去される。第１金属膜の厚さは、カラ
ムリードの厚さの１／２であり、ポリイミド膜は、第１
金属膜の厚さと同一であるか、もっと厚く形成されるの
で、ポリイミド膜と第１金属膜が剥離することなく個別
パッケージに容易に分離されることができる。ポリイミ
ド膜が薄過ぎれば、エッチング工程によりカラムリード
及びダイパッドを形成する際、これらを堅固に支持する
ことができない。
【００６７】また、第１金属膜の厚さが、カラムリード
の厚さの１／２以下であれば、ポリイミド膜及び第１金
属膜が除去された後パッケージ胴体から突出するカラム
リードの高さが低いので、不利である。つまり、カラム
リードを有するパッケージが印刷回路基板のような電子
装置に実装され、ソルダリングにより電気的に連結され
る際、ソルダが毛細管現象により隣接した個別カラムリ
ード間に広がり、これにより装置の電気的な不良が生ず
る。
【００６８】一方、第１金属膜の厚さが、カラムリード
の厚さの１／２以上であれば、ポリイミド膜及び第１金
属膜が除去された後パッケージ胴体から突出するカラム
リードの高さが高いので、不利である。つまり、本発明
によるカラムリードを有するパッケージが印刷回路基板
に実装される際、パッケージを印刷回路基板に正確に実
装しがたい。
【００６９】図２９は、図２７のカラムリードがソルダ
メッキされた状態を底面から見た斜視図であり、図３０
は、図２９のパッケージが印刷回路基板に実装される状
態を示す斜視図であり、図３１は、図３０のXXXI−XXXI
線に沿って切断した断面図である。
【００７０】図２９乃至図３１を参照すると、パッケー
ジ５００では、パッケージ胴体４４０から突出するカラ
ムリード３２４の下面に、ソルダがメッキされてソルダ
膜４５０を形成している。印刷回路基板６００は、対向
する縁部に各々複数個、例えば４つのランドパターン６
２４が形成されている。カラムリード３２４は、対応す
るランドパターン６２４上に実装され電気的に連結され
る。パッケージ５００と印刷回路基板６００間の電気的
及び機械的連結は、カラムリード３２４の下面に形成さ
れたソルダ膜４５０により行われる。
【００７１】（第３の実施の形態） 図３２は、カラムリード構造を有するパッケージの製造
に使用されるリードフレームストリップを示す斜視図で
あり、図３３は、カラムリード群を示す斜視図であり、
図３４は、図３３のXXXIV−XXXIV線を沿って切断した断
面図であり、図３５は図３３のXXXV−XXXV線に沿って切
断した断面図であり、図３６はカラムリード群がリード
フレームに結合される状態を示す斜視図であり、図３７
は結合用カラムリードがリードフレームにリベット留め
された状態を示す斜視図であり、図３８は図３７のＡ部
分の拡大斜視図である。
【００７２】本発明によるリードフレーム８００は、１
対の対向するサイドレール７１０と、サイドレール７１
０の中間に配設されたダイパッド７２５と、ダイパッド
７２５及びサイドレール７１０を一体に形成するタイバ
ー７２０と、サイドレール７１０に機械的に連結された
一対のカラムリード群と、各カラムリード群の外側に配
置され、サイドレール７１０と一体に形成された一対の
ダムバー７６０とを含む。
【００７３】前記カラムリード群としては、銅又は銅合
金等のような導電性のよい金属が使用される。
【００７４】前記サイドレール７１０は、複数のインデ
ックスホール７１２及び複数の貫通孔７１４を含む。イ
ンデックスホール７１２には、リードフレーム８００の
移送時にリードフレーム８００の移送手段（図示せず）
の突出部が挿入される。また、貫通孔７１４には、後述
する結合用カラムリードが挿入される。一方のサイドレ
ールに形成されたインデックスホール７１２及び貫通孔
７１４は、他方のサイドレール形成されたインデックス
ホール７１２及び貫通孔７１４に対応するように形成さ
れている。
【００７５】前記カラムリード群は、２つの結合用カラ
ムリード７３０と、２つの結合用カラムリード７３０の
間に配置された４つの接続用カラムリード７４０と、カ
ラムリード７３０、７４０をお互いに結合するポリイミ
ドバンド７５０とを含む。カラムリード７３０、７４０
は、各々離隔配置されている。
【００７６】図３３乃至図３５を参照としてカラムリー
ドの構造をより詳細に説明する。
【００７７】２つの結合用カラムリード７３０は、各々
カラムリード群の最外側に配置される。結合用カラムリ
ード７３０は、胴体７３２と、突起７３４と、当該胴体
７３２の対向する壁面に形成された溝７３６とを有す
る。この溝７３６は、ポリイミドバンド７５０と接触す
る。突起７３４は、胴体７３２の幅に対して約１／３の
幅を有し、胴体７３２の上部に形成される。また、接続
用カラムリード７４０は、胴体７４２と、ポリイミドバ
ンド７５０と接触する対向壁面に形成された溝７４６と
を有する。
【００７８】前記カラムリード群は、２つの結合用カラ
ムリード７３０が、各々両サイドレール７１０に形成さ
れた貫通孔７１４に挿入され、結合用カラムリード７３
０の突起７３４がサイドレール７１０にリベット留めさ
れることにより、リードフレーム８００のサイドレール
７１０に機械的に結合される。リベット留めされた突起
７３５は、元の突起７３４より広いため、リベット留め
された結合用カラムリード７３０ａによりカラムリード
群がサイドレール７１０に堅固に結合される。
【００７９】１つのパッケージを製造するためには、一
対のカラムリード群がリードフレームにリベット留めさ
れる。より詳細には、カラムリード群は、ダイパッド７
２５から所定間隔をおいて配置される。従って、カラム
リード群がリードフレーム８００に機械的に連結される
際に、カラムリード群がダイパッド７２５に機械的に接
触しない。
【００８０】図３９は、リードフレームのダイパッド上
に接着剤が塗布された状態を示す斜視図であり、図４０
は、リードフレームのダイパッドとチップとが接着され
る状態を示す斜視図であり、図４１は、カラムリードと
チップとが電気的に連結された状態を示す斜視図であ
り、図４２は、結合用カラムリードと接続用カラムリー
ドとを結合させるポリイミドバンドが切断された状態を
示す斜視図であり、図４３は、図４２の構造が成形され
た状態を示す斜視図であり、図４４は、リードフレーム
から個別パッケージに分離された状態を示す斜視図であ
り、図４５は、図４４のXXXXV−XXXXV線に沿って切断し
た断面図である。
【００８１】図３９乃至図４５を参照すると、まず、リ
ードフレーム８００のダイパッド７２５上に、銀エポキ
シ系の接着剤７７０が塗布され、この接着剤７７０によ
りダイパッド７２５上面とチップ８１０の下面とが接着
される。前記チップ８１０は、接続用カラムリード７４
０から離れている。これは、両者をボンディングワイヤ
により電気的に連結するためには、ボンディングワイヤ
のループが必要になるからである。ダイパッド７２５
は、チップ８１０より小さい。その理由は、後述する。
【００８２】次に、チップ８１０上面の対向する周縁部
に設けられたボンディングパッドは、ボンディングワイ
ヤ７８０のような電気的連結手段により対応する接続用
カラムリード７４０に各々電気的に連結される。その
後、バンド７５０が切断される。より詳細には、サイド
レール７１０の貫通孔７１４に機械的に結合された結合
用カラムリード７３０ａを、接続用カラムリード７４０
から分離するため、バンド７５０を切断する。従って、
電気的連結が完了されると、接続用カラムリード７４０
は、電気的連結を実行する前のように、これらとサイド
レール７１０に機械的に結合された結合用カラムリード
７３０ａとを結合させるバンド７５０により支持される
ものではなく、ボンディングワイヤ７８０により支持さ
れる。
【００８３】次いで、チップ８１０、ダイパッド７２
５、接続用カラムリード７４０、タイバー７２０の一
部、バンド７５０及びボンディングワイヤ７３０を含む
電気的連結部が、エポキシ系の成形樹脂により封止され
ることにより、パッケージ胴体７９０を形成する。接続
用カラムリード７４０は、溝７４６が含まれる部分まで
成形樹脂内に埋め込まれている。
【００８４】前記パッケージ胴体７９０は、一対のダム
バー７６０の間に形成され、個別パッケージ９００は、
タイバー７２０を切断することにより得られる。
【００８５】本実施の形態では、説明の便宜上、１つの
リードフレームについて説明したが、本実施の形態の全
工程は、複数のリードフレームユニットを有するリード
フレームストリップに適用可能である。従って、カラム
リード構造を有するパッケージの大量生産が可能であ
る。
【００８６】上記した工程では、次のような事項が要求
される。
【００８７】（１）サイドレールの貫通孔は、結合用カ
ラムリードの突起より大きいことが好ましい。
【００８８】もし結合用カラムリードの突起が貫通孔よ
り大きければ、挿入が不可能であり、同一の場合は、挿
入時において突起が破損されるおそれがある。
【００８９】（２）ダイパッドは、チップより小さいこ
とが好ましい。
【００９０】ダイパッドのサイズは、チップが接着でき
るサイズであればよい。したがって、ダイパッドは、チ
ップのサイズと同一であるか、大きい必要がない。本発
明では、ダイパッドのサイズを減らすことにより、ダイ
パッドへのチップの接着に使用される接着剤の量を低減
することができ、接着剤の吸湿量、例えば、パッケージ
の組立後に行われる信頼性テストによる吸湿量に起因し
て生ずるチップとダイパッド間の剥離発生を減少するこ
とができる。また、もしダイパッドがチップより大きけ
れば、パッケージのサイズを減らすための本発明の目的
に反して好ましくない。
【００９１】（３）ダイパッドに接着されたチップは、
カラムリード群と機械的に接触してはならない。
【００９２】ボンディングワイヤのループを形成するた
め、チップと接続用カラムリード間に十分な間隔を維持
しなければならない。たとえ、チップと接続用カラムリ
ードとが機械的に接触される方法で電気的連結が可能で
あっても、ダイパッドへのチップの接着時に加えられる
外力が、接続用カラムリードの変位を引き起こすことが
できる。これにより、以後のワイヤボンディング工程の
信頼性を低下させることができる。
【００９３】（４）カラムリードの溝の高さは、バンド
の厚さと同一であることが好ましい。
【００９４】結合用カラムリードの溝は、パッケージ胴
体内に存在しないので、結合用カラムリードの高さは、
バンドの厚さに関係ない。しかし、パッケージ胴体内に
残存する接続用カラムリードの溝に関しては、好ましく
は、溝の高さがバンドの厚さと同一の場合、バンドと接
続用カラムリード間の強い機械的結合が保障される。バ
ンドの厚さが、接続用カラムリードの溝の高さ（深さ）
より大きければ、接続用カラムリードの溝に結合される
バンドが、外部に突出され、これにより、機械的な結合
が低下し、ポリイミドの量が増加する。
【００９５】以上、本発明では、チップのボンディング
パッドが対向する両側に各々４つずつ形成されている場
合について説明したが、これに限定されるものではな
く、他の種々の形態で実施することができる。また、カ
ラムリードの個数も限定されるものではない。さらに、
チップのボンディングパッドが中心部に形成される場合
にも本発明を適用することができる。第１及び第２の実
施の形態では、ダイパッド及びカラムリードの配置を変
更することができる。
【００９６】第１及び第２の実施の形態において、複数
の接続用カラムリードをチップと接触するように変形す
ることができる。全実施の形態は、マルチチップパッケ
ージに適用することができる。例えば、複数のチップが
複数のダイパッドに各々接着されるか、複数のチップが
単一のダイパッドに接着される。カラムリードの横断面
形状は、それらが３次元カラム形状を有する限り、四
角、五角又は円形で変形可能である。
【００９７】
【発明の効果】以上説明したように、本発明によると下
記の利点が得られる。
【００９８】（第１の実施の形態） (i) ダイパッド及びカラムリードが従来のエッチング工
程により形成されるので、簡単な工程によりパッケージ
を製造することができる。これにより、パッケージの信
頼性を向上させることができる。
【００９９】(ii)パッケージ胴体から突出するダイパッ
ドにより、パッケージの作動時に発生する熱を効果的に
放出することができる。これは、多量の熱を放出する高
集積チップや大容量メモリチップにおいて特に有効であ
る。
【０１００】(iii) パッケージの電気的連結部が短いの
で、高速要求に対応することができ、パッケージを小型
化することができる。
【０１０１】（第２の実施の形態） (i) ダイパッド及びカラムリードが従来のエッチング工
程により形成されるので、簡単な工程によりパッケージ
を製造することができる。これにより、パッケージの信
頼性を向上させることができる。
【０１０２】(ii)パッケージの電気的連結部が短いの
で、高速要求に対応することができ、パッケージを小型
化することができる。
【０１０３】（第３の実施の形態） (i) 付加的な装備を用いることなく簡単な工程によりパ
ッケージを大量生産することができる。
【０１０４】(ii)パッケージの電気的連結部が短いの
で、高速要求に対応することができ、パッケージを小型
化することができる。
【図面の簡単な説明】
【図１】カラムリード素材を示す斜視図である。
【図２】図１のカラムリード素材にポリイミドが塗布さ
れた状態を底面からみた斜視図である。
【図３】カラムリード素材をカラムリード及びダイパッ
ドが残存するようにエッチングした状態を示す斜視図で
ある。
【図４】図３のカラムリード素材に金属膜を形成した状
態を示す斜視図である。
【図５】図４のV−V線に沿って切断した断面図である。
【図６】図４のカラムリード素材のダイパッド上に接着
剤が塗布された状態を示す斜視図である。
【図７】ダイパッドとチップとが接着される状態を示す
斜視図である。
【図８】カラムリードとチップとが各々電気的に連結さ
れた状態を示す斜視図である。
【図９】図８の構造が成形された状態を示す斜視図であ
る。
【図１０】図９のX−X線に沿って切断した断面図であ
る。
【図１１】図１０の構造からポリイミド膜及び金属膜を
除去してパッケージを製造した状態を示す斜視図であ
る。
【図１２】図１１のXII−XII線に沿って切断した断面図
である。
【図１３】図１２のカラムリード及びダイパッドがソル
ダメッキされた状態を示す斜視図である。
【図１４】図１３のパッケージが印刷回路基板に実装さ
れる状態を示す斜視図である。
【図１５】図１４のXV−XV線に沿って切断した断面図で
ある。
【図１６】カラムリード素材を示す斜視図である。
【図１７】図１６のカラムリード素材にポリイミドが塗
布された状態を底面からみた斜視図である。
【図１８】カラムリード素材をカラムリード及びダイパ
ッドが残存するようにエッチングした状態を示す斜視図
である。
【図１９】図１８のダイパッドがその厚さの１／２程度
でエッチングされた状態を示す斜視図である。
【図２０】図１９のカラムリード素材に金属膜を形成し
た状態を示す斜視図である。
【図２１】図２０のXXI−XXI線に沿って切断した断面図
である。
【図２２】図２０のカラムリード素材のダイパッド上に
接着剤が塗布された状態を示す斜視図である。
【図２３】ダイパッドとチップとが接着される状態を示
す斜視図である。
【図２４】カラムリードとチップとが各々電気的に連結
された状態を示す斜視図である。
【図２５】図２４の構造が成形された状態を示す斜視図
である。
【図２６】図２５のXXVI−XXVI線に沿って切断した断面
図である。
【図２７】図２５の構造からポリイミド膜及び金属膜が
除去されてパッケージが製造された状態を示す斜視図で
ある。
【図２８】図２７のXXVIII−XXVIII線に沿って切断した
断面図である。
【図２９】図２７のカラムリード及びダイパッドがソル
ダメッキされた状態を示す斜視図である。
【図３０】図２９のパッケージが印刷回路基板に実装さ
れる状態を示す斜視図である。
【図３１】図３０のXXXI−XXXI線に沿って切断した断面
図である。
【図３２】カラムリード構造を有するパッケージの製造
に使用されるリードフレームストリップを示す斜視図で
ある。
【図３３】カラムリード群を示す斜視図である。
【図３４】図３３のXXXIV−XXXIV線を沿って切断した断
面図である。
【図３５】図３３のXXXV−XXXV線に沿って切断した断面
図である。
【図３６】カラムリード群がリードフレームに結合され
る状態を示す斜視図である。
【図３７】結合用カラムリードがリードフレームにリペ
ッティングされた状態を示す斜視図である。
【図３８】図３７のＡ部分の拡大斜視図である。
【図３９】リードフレームのダイパッド上に接着剤が塗
布された状態を示す斜視図である。
【図４０】リードフレームのダイパッドとチップとが接
着される状態を示す斜視図である。
【図４１】カラムリードとチップとが各々電気的に連結
された状態を示す斜視図である。
【図４２】結合用カラムリードと接続用カラムリードと
を結合させるポリイミドバンドが切断された状態を示す
斜視図である。
【図４３】図４２の構造が成形された状態を示す斜視図
である。
【図４４】リードフレームから個別パッケージで分離さ
れた状態を示す斜視図である。
【図４５】図４４のXXXXV−XXXXV線に沿って切断した断
面図である。
【符号の説明】
２０、３２０ カラムリード素材 ２２、３２２ ダイパッド ２４、３２４ カラムリード ３０、３３０ ポリイミド膜 ４０、３４０、３４５ 金属膜 １１０、４１０ チップ １１２、４１２ ボンディングパッド １２０、４２０ 接着剤 １３０、４３０ ボンディングワイヤ １４０、４４０ パッケージ胴体 ２００、５００ パッケージ ７１０ サイドレール ７１２ インデックスホール ７１４ 貫通孔 ７２０ タイバー ７２５ ダイパッド ７３０、７３０ａ 結合用カラムリード ７３２、７４２ 胴体 ７３４、７３５ 突起 ７３６、７４６ 溝 ７４０ 接続用カラムリード ７５０ ポリイミドバンド ７６０ ダムバー ７７０ 接着剤 ７８０ ボンディングワイヤ ７９０ パッケージ胴体 ８００ リードフレーム ８１０ チップ ９００ パッケージ

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 （ａ）下面にポリイミド膜が形成された
    カラムリード素材を準備する段階と、 （ｂ）前記カラムリード素材をエッチングすることによ
    り、ポリイミド膜の上面に、ダイパッドと前記ダイパッ
    ドから離隔された複数のカラムリードを形成する段階
    と、 （ｃ）前記カラムリードの上面、前記ダイパッドの上面
    及び前記ポリイミド膜の上面に、金属膜を形成する段階
    と、 （ｄ）前記ダイパッド上面の金属膜に、ボンディングパ
    ッドが設けられていないチップの下面を接着する段階
    と、 （ｅ）前記チップのボンディングパッドと前記カラムリ
    ード上面の金属膜とを、各々電気的に連結する段階と、 （ｆ）前記チップ、前記ダイパッド、前記カラムリー
    ド、前記電気的連結部及び前記ポリイミド膜の上面を成
    形樹脂で封止することによりパッケージ胴体を形成する
    段階と、 （ｇ）前記ポリイミド膜及びこのポリイミド膜上面の金
    属膜を除去することにより、前記パッケージ胴体から突
    出したダイパッド及び複数のカラムリードを有するパッ
    ケージを形成する段階とを含む複数のカラムリードを有
    する半導体チップパッケージの製造方法。
  2. 【請求項２】 前記段階（ａ）が、 （ａ−１）カラムリード素材を準備する段階と、 （ａ−２）カラムリード素材の下面に液状のポリイミド
    を塗布する段階と、 （ａ−３）前記ポリイミドを硬化することにより、前記
    カラムリード素材の下面にポリイミド膜を形成する段階
    とを含むことを特徴とする請求項１記載の複数のカラム
    リードを有する半導体チップパッケージの製造方法。
  3. 【請求項３】 前記段階（ｄ）が、 （ｄ−１）前記ダイパッド上面の金属膜に接着剤を塗布
    する段階と、 （ｄ−２）前記接着剤が塗布されたダイパッドの上面
    に、ボンディングパッドが設けられていない半導体チッ
    プの下面を接着する段階とを含むことを特徴とする請求
    項２記載の複数のカラムリードを有する半導体チップパ
    ッケージの製造方法。
  4. 【請求項４】 （ａ）半導体チップを取り付けるための
    ダイパッドと、 （ｂ）前記ダイパッドの両側に形成され、各々複数のイ
    ンデックスホール及び複数の貫通孔を有する一対のサイ
    ドレールと、 （ｃ）前記ダイパッドを前記サイドレールに結合させる
    タイバーと、 （ｄ）前記ダイパッドから所定間隔をおいて位置するよ
    うに、前記サイドレールに機械的に結合される一対のカ
    ラムリード群と、 （ｅ）前記一対のカラムリード群の外側に形成され、前
    記サイドレールと一体に形成されたダムバーとを含み、 前記カラムリード群はそれぞれ、両端部側に配置され、
    前記サイドレールの対応する貫通孔に機械的に結合され
    る突起を有する結合用カラムリードと、前記結合用カラ
    ムリード間に離隔配置され、前記チップのボンディング
    パッドと電気的に連結するための接続用カラムリードと
    を含み、 前記結合用及び接続用カラムリードのそれぞれの対向す
    る壁面の中間部分には、水平方向に溝が形成され、 前記カラムリード群はさらにバンドを含み、 前記バンドを前記溝に取り付けて、前記結合用カラムリ
    ードと前記接続用カラムリードとを結合してなる ことを
    特徴とする半導体チップパッケージ用リードフレーム。
  5. 【請求項５】 前記一対のカラムリード群は、前記結合
    用カラムリードの突起が前記サイドレールの貫通孔に挿
    入されリベット留めされることにより、前記サイドレー
    ルに固定されることを特徴とする請求項４記載の半導体
    チップパッケージ用リードフレーム。
  6. 【請求項６】 前記結合用及び接続用カラムリードの溝
    の高さは、前記バンドの幅と同一であることを特徴とす
    る請求項４記載の半導体パッケージ用リードフレーム。
  7. 【請求項７】 （ａ）上面に複数のボンディングパッド
    が設けられたチップと、 （ｂ）前記チップの下面と接着されるダイパッドと、 （ｃ）前記ダイパッドの両側に形成され、対向する壁面
    の中間部分に水平方向に形成された溝を有する複数の接
    続用カラムリードと、 （ｄ）前記接続用カラムリードの前記溝に接触し、前記
    接続用カラムリードをお互いに結合させるバンドと、 （ｅ）前記ボンディングパッドと前記接続用カラムリー
    ドとを各々電気的に連結する手段と、 （ｆ）前記チップ、前記ダイパッド、前記接続用カラム
    リード、バンド及び電気的連結手段を成形樹脂で封止す
    ることにより形成されたパッケージ胴体とを含み、 前記接続用カラムリードの下部が、前記パッケージ胴体
    から突出することを特徴とするカラムリードを有する半
    導体チップパッケージ。
  8. 【請求項８】 前記ダイパッドが前記チップより小さい
    ことを特徴とする請求項７記載のカラムリードを有する
    半導体チップパッケージ。
  9. 【請求項９】 前記接続用カラムリードの溝の高さは、
    前記バンドの厚さと同一であることを特徴とする請求項
    ７記載のカラムリードを有する半導体チップパッケー
    ジ。
  10. 【請求項１０】 前記接続用カラムリードの溝が、前記
    パッケージ胴体内に埋め込まれることを特徴とする請求
    項７記載のカラムリードを有する半導体チップパッケー
    ジ。
JP9152157A 1996-08-19 1997-06-10 カラムリードを有する半導体チップパッケージ及びその製造方法 Expired - Fee Related JP3014344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960034275A KR0185512B1 (ko) 1996-08-19 1996-08-19 칼럼리드구조를갖는패키지및그의제조방법
KR1996-34275 1996-08-19

Publications (2)

Publication Number Publication Date
JPH1084010A JPH1084010A (ja) 1998-03-31
JP3014344B2 true JP3014344B2 (ja) 2000-02-28

Family

ID=19469953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9152157A Expired - Fee Related JP3014344B2 (ja) 1996-08-19 1997-06-10 カラムリードを有する半導体チップパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US5900676A (ja)
JP (1) JP3014344B2 (ja)
KR (1) KR0185512B1 (ja)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3285815B2 (ja) 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US7226811B1 (en) 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7271032B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
TW434664B (en) 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6342730B1 (en) 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US7061084B2 (en) * 2000-02-29 2006-06-13 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US6812125B1 (en) * 2000-07-07 2004-11-02 National Semiconductor Corporation Substrate for semiconductor packaging
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
KR20020031881A (ko) * 2000-10-24 2002-05-03 최종언 반도체 패키지 및 그 제조방법
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
US7084488B2 (en) * 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
TWI249828B (en) * 2001-08-07 2006-02-21 Advanced Semiconductor Eng Packaging structure for semiconductor chip and the manufacturing method thereof
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6834987B2 (en) * 2002-11-15 2004-12-28 Dennis R. Zynda Illuminated medallion for transmission shifter knobs
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6743979B1 (en) * 2003-08-29 2004-06-01 Lsi Logic Corporation Bonding pad isolation
MY140980A (en) * 2003-09-23 2010-02-12 Unisem M Berhad Semiconductor package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP4125668B2 (ja) * 2003-12-19 2008-07-30 日東電工株式会社 半導体装置の製造方法
US7095122B2 (en) * 2004-09-01 2006-08-22 Micron Technology, Inc. Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008258383A (ja) * 2007-04-04 2008-10-23 Spansion Llc 半導体装置及びその製造方法
US7671452B1 (en) * 2007-08-17 2010-03-02 National Semiconductor Corporation Microarray package with plated contact pedestals
TWI394260B (zh) * 2007-10-31 2013-04-21 Adl Engineering Inc 具有多晶粒之半導體元件封裝結構及其方法
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US7944043B1 (en) 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
TWI479580B (zh) * 2010-03-12 2015-04-01 矽品精密工業股份有限公司 四方平面無導腳半導體封裝件及其製法
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
TW201351515A (zh) * 2012-06-07 2013-12-16 Subtron Technology Co Ltd 封裝載板及其製作方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
US10128169B1 (en) * 2017-05-12 2018-11-13 Stmicroelectronics, Inc. Package with backside protective layer during molding to prevent mold flashing failure
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH01201945A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp リードフレーム
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
DE69225259T2 (de) * 1991-02-22 1998-08-20 Sony Corp Zeitduplex-Sender-Empfänger
JPH0547958A (ja) * 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
US5581444A (en) * 1995-07-26 1996-12-03 Harris Corporation Device and method for enhancing thermal and high frequency performance of integrated circuit packages
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR19980015060A (ko) 1998-05-25
US5900676A (en) 1999-05-04
JPH1084010A (ja) 1998-03-31
KR0185512B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
JP3014344B2 (ja) カラムリードを有する半導体チップパッケージ及びその製造方法
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100186309B1 (ko) 적층형 버텀 리드 패키지
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US6177718B1 (en) Resin-sealed semiconductor device
JP3526944B2 (ja) 半導体リードフレームおよびこれを用いた半導体パッケージ
KR100984132B1 (ko) 반도체 패키지 및 그 실장방법
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
JP5341337B2 (ja) 半導体装置及びその製造方法
JPH0722454A (ja) 半導体集積回路装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3976441B2 (ja) 半導体装置
KR100277874B1 (ko) 초고집적회로 비·엘·피 스택 및 그 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
JP2000286372A (ja) 半導体装置の製造方法
JPH08153826A (ja) 半導体集積回路装置
JP2654035B2 (ja) 半導体ｉｃ装置
KR100277882B1 (ko) 고집적회로 반도체 패키지 스택 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100369501B1 (ko) 반도체패키지
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees