JP2013038330A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2013038330A
JP2013038330A JP2011175075A JP2011175075A JP2013038330A JP 2013038330 A JP2013038330 A JP 2013038330A JP 2011175075 A JP2011175075 A JP 2011175075A JP 2011175075 A JP2011175075 A JP 2011175075A JP 2013038330 A JP2013038330 A JP 2013038330A
Authority
JP
Japan
Prior art keywords
layer
bonding
semiconductor
semiconductor chip
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011175075A
Other languages
English (en)
Inventor
Haruka Sasaki
遥 佐々木
Atsushi Yamamoto
敦史 山本
Kazuya Kotani
和也 小谷
Yuuji Kuri
裕二 久里
Takashi Togasaki
隆 栂嵜
Hideaki Kitazawa
秀明 北澤
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2011175075A priority Critical patent/JP2013038330A/ja
Publication of JP2013038330A publication Critical patent/JP2013038330A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/02Alloys based on copper with tin as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C28/00Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【課題】汎用性が高く、良好な高温環境下での信頼性が得られる方法で半導体チップの実装を行い、半導体装置の高温動作を可能とする。
【解決手段】実装基板と半導体チップとの間に、Cu、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を含む接合支持層と、接合支持層を挟んで積層され、Sn、Zn、Inより選択されるいずれかの金属又はこれらの金属から選択される2以上の金属からなる合金を含む溶融層と、を有し、少なくとも最外層に溶融層が形成された接合層を介在させ、溶融層の融点以上の温度で保持し、液相拡散により溶融層より融点が高い合金層を形成して、実装基板と半導体チップを接合させる。
【選択図】図1

Description

本発明の実施形態は、半導体装置の製造方法及び半導体装置に関する。

一般に、半導体装置において、実装基板上への半導体チップの実装方法として、はんだ材料を用いたはんだ接合が用いられている。このようなはんだ材料としては、古くからPb系やPb−Sn系が用いられており、近年ではPbフリー化に伴い、Sn−Ag系やSn−Ag−Cu系が用いられている。また、Siのディスクリート型半導体装置においては、SiとAuめっきとの反応による共晶接合が用いられている。

近年、電子機器の小型化に伴い、搭載される半導体装置の発熱密度が上昇する傾向にある。また、Si半導体装置の一般的な動作温度は125℃で、300℃以下で使用されるのに対し、SiC、GaNなどの化合物半導体装置は、300℃以上での動作が可能であり、高温動作で損失を低減させることができる。

そこで、300℃以上の高温での良好な耐熱性及び耐熱サイクル性が得られる実装方法が要求されている。このような実装方法としては、Au−Sn共晶はんだを用いた接合や、Agナノ粒子による低温焼結などが実用化されている。しかしながら、これらの実装方法では、Au、Agといった貴金属が用いられるため、適用が限定される。

特開2005−32834号公報

汎用性が高く、良好な高温環境下での信頼性が得られる方法で半導体チップの実装を行い、半導体装置の高温動作を可能とする。

実施形態の半導体装置の製造方法は、実装基板と半導体チップとの間に、Cu、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を含む接合支持層と、接合支持層を挟んで積層され、Sn、Zn、Inより選択されるいずれかの金属又はこれらの金属から選択される2以上の金属からなる合金を含む溶融層と、を有し、少なくとも最外層に溶融層が形成された接合層を介在させ、溶融層の融点以上の温度で保持し、液相拡散により溶融層より融点が高い合金層を形成して、実装基板と半導体チップとを接合させるものである。

また、実施形態の半導体装置は、実装基板と、実装基板上に接合される半導体チップと、実装基板と半導体チップとの間に設けられ、Cu、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を含む接合支持層と、接合支持層を挟むように設けられ、Sn、Zn、Inより選択される少なくともいずれかの金属と、接合支持層に含まれる金属とを含む合金層と、を有する接合部と、を備えるものである。

第1の実施形態に係る半導体装置における実装基板と半導体チップとの接合工程を示す断面図である。 第1の実施形態に係る半導体装置における実装基板と半導体チップとの接合工程を示す接合層部分の拡大断面図である。 第1の実施形態における一態様を示す断面図である。 第1の実施形態における一態様を示す断面図である。 第2の実施形態に係る半導体装置における実装基板と半導体チップとの接合工程を示す接合層部分の拡大断面図である。 第3の実施形態に係る半導体装置における実装基板と半導体チップとの接合工程を示す接合層部分の拡大断面図である。 第3の実施形態における一態様を示す断面図である。

以下、本発明の実施の形態について、図面を参照して説明する。

〈第1の実施形態〉
本実施形態において、以下のように実装基板と半導体チップが接合されて半導体装置が形成される。先ず、図1に示すように、例えばSiNからなる絶縁基板11aの表面及び裏面に、例えばCuからなる配線層11bが形成された実装基板11の配線層11b上の所定位置に、接合層12を形成した後、例えばSiC半導体チップなどの半導体チップ13を載置する。

図2(a)に図1の破線部分である接合層部分の拡大断面図を示す。接合層12において、例えば10μmの高融点金属であるCuからなる接合支持層12aを挟んで、例えば10μmの低融点金属であるSnからなる2層の溶融層12bが積層されている。接合層12は、例えばめっき法などにより、配線層11b上に、溶融層12b、接合支持層12a、溶融層12bが順次積層されることにより形成される。そして、上層の溶融層12b上に、半導体チップ13が載置される。

次いで、図2(b)に示すように、実装基板11及び半導体チップ13に、必要に応じて、例えば不活性雰囲気中で、所定の圧力を印加しながら、溶融層12bの融点(Snの融点:232℃)以上の温度で保持する。これにより、溶融層(Sn層)12bを液相状態として(溶融層12b’)、実装基板11(配線層11b)及び半導体チップ13の接合面を濡らす。

そして、図2(c)に示すように、所定時間保持することにより、配線層11bと、接合支持相12aの成分(Cu)が溶融層12b’(Sn)に溶け込むように、相互拡散を生じさせ、溶融層12b’の液相を消滅させる。

このようにして、図2(d)に示すように、実装基板11と半導体チップ13間に、凝固したCu、Snを含む合金(金属間化合物)層により接合部12’が形成され、実装基板11と半導体チップ13が接合される。

形成された接合部12’は、高融点(CuSnの融点:約700℃)となり、半導体装置を300℃以上の高温においても安定して動作させることができる。また、接合に貴金属を用いないため、汎用性が高く、低コストで半導体チップの実装を行うことができる。さらに、接合支持層12aを溶融層12bで挟むことにより、実装基板11(配線層11b)及び半導体チップ13の接合面のみならず、接合支持層12aの両面においても相互拡散が進行するため、より短時間で相互拡散を行うことが可能となる。

本実施形態において、接合支持層12aとしてCuを挙げたが、これに限定されるものではない。接合支持層12aとしては、溶融層12bより高融点の金属で、溶融層12bの構成材料と300℃以上の融点の合金を形成することができればよく、Cuの他、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を用いることができる。合金としては、例えばCuとSnからなる金属間化合物であるCuSnなどを用いることができる。

また、溶融層12bとしてSnを挙げたが、溶融層12bとしては、Snの他、Zn、Inや、これらの金属の二元系、三元系合金を用いることができる。例えば、In−Sn−Zn共晶合金(共晶温度:108℃)を用いることにより、接合温度を108℃まで下げることが可能となり、より低温での接合が可能となる。

また、接合支持層12a、溶融層12bをそれぞれ10μmとしたが、これらの膜厚は、0.1〜100μmで適宜設定することができる。より好ましくは1〜10μmである。

また、本実施形態において、実装基板11の絶縁基板11aとして、SiNを挙げたが、その他AlNなどを用いることができる。また、実装基板11は、このような絶縁基板に限定されるものではなく、ディスクリート型の半導体装置に広く用いられる導電基板を用いることもできる。例えば、図3に示すように、実装基板として銅基板14を用い、同様に接合層12を介して半導体チップ13を接合させてもよい。この場合、銅基板としては、純銅基板のみならず銅合金基板や、アルミナ、AlN、SiNやガラスなどの絶縁基板の表面に銅板、銅合金板を貼り付けた銅貼り基板を用いることができる。

さらに、図4(a)、(b)に示すように、実装基板11の配線層11b上、又は銅基板14上に、Ag或いはAuからなるめっき層15を設けてもよい。このようなめっき層15を設けることにより、拡散障壁となる酸化皮膜等の形成を抑制し、接合後のボイド形成を抑えることができるため、接合信頼性を向上させることが可能となる。

また、半導体チップ13として、SiC半導体を挙げたが、その他、Si半導体のみならず、GaN、GaAs半導体などの化合物半導体チップを用いることができる。また、半導体チップは、ディスクリート型、モジュール型など、特に限定されるものではない。

また、本実施形態において、めっき法を用いて接合層12を形成したが、接合層12の形成方法は限定されるものではなく、その他スパッタ法、真空蒸着法、塗布法などの薄膜形成技術を用いて形成することができる。また、金属箔を積層して形成することもできる。さらに、溶融層12b/接合支持層12a/溶融層12bで構成される積層金属箔からなる接合層12を別途形成した後、実装基板11と半導体チップ13の間に挟み、同様に接合を行ってもよい。

また、本実施形態において、実装基板11及び半導体チップ13に、不活性雰囲気中で所定の圧力を印加して加熱したが、接合層などの酸化を抑制する雰囲気であることが好ましく、還元雰囲気中でもよい。さらにその印加圧力は、半導体チップが破損しない範囲であれば、特に限定されず、無加圧での接合も可能である。

〈第2の実施形態〉
本実施形態においては、第1の実施形態と同様の構成材料及び接合工程であるが、接合層において、合金層を形成する際に、接合支持層を残存させる点で異なっている。

本実施形態において、以下のように実装基板と半導体チップが接合されて半導体装置が形成される。第1の実施形態と同様に、実装基板の配線層21b上の所定位置に、接合層22を形成した後、例えばSiC半導体チップなどの半導体チップ23を載置する。

図5(a)に接合層部分の拡大断面図を示す。実装基板上の配線層21bと半導体チップ23間に形成される接合層22において、例えば10μmのCuからなる接合支持層22aを挟んで、例えば5μmのSnからなる2層の溶融層22bが積層されている。

次いで、第1の実施形態と同様に、溶融層22bの融点(Snの融点:232℃)以上の温度で保持して、溶融層22bの液相化及び相互拡散を生じさせ、保持時間を適宜制御する。このようにして、図5(b)に示すように、合金層22b’が凝固し、一部が残存した接合支持層22a’とともに接合部22’が形成される。

形成された接合部22’は、第1の実施形態と同様に、高融点となり、半導体装置を300℃以上の高温においても安定して動作させることができる。また、第1の実施形態と同様に、接合に貴金属を用いないため、汎用性が高く、低コストで半導体チップの実装を行うことができる。さらに、第1の実施形態と同様に、接合支持層22aを溶融層22bで挟むことにより、接合支持層22aの両面においても相互拡散が進行するため、より短時間で相互拡散を行うことが可能となる。

さらに、接合部22’中に、接合支持層22a’を残存させているが、硬く脆いCuSnなどの金属間化合物から構成される合金層22b’の間に、塑性変形能の高いCuからなる接合支持層22a’が配置されることにより、実装基板21と半導体チップ23との線膨張率の差に起因する熱応力を緩和させることが可能となる。従って、接合部22’及び半導体チップ23の熱応力による破壊の発生を抑え、信頼性の低下を抑えることが可能となる。

なお、本実施形態において、第1の実施形態と同様の構成材料、及び接合工程が適用されるが、接合支持層22aについては、実装基板21と半導体チップ23との線膨張率の差に起因する熱応力を緩和させるために、Cuの他、Al、Ag、Cu−Zn合金などが好適に用いられる。また、接合支持層22a’/ 合金層22b’の積層構造とするため、接合支持層22aには、配線層と溶融層の構成成分を共に含む合金以外の材料が用いられる。

〈第3の実施形態〉
本実施形態においては、第1の実施形態と同様の構成材料及び接合工程であるが、接合層において、接合支持層を複数層設けている点で異なっている。

本実施形態において、以下のように実装基板と半導体チップが接合されて半導体装置が形成される。第1の実施形態と同様に、実装基板の配線層31b上の所定位置に、接合層32を形成した後、例えばSiC半導体チップなどの半導体チップ33を載置する。

図6(a)に接合層部分の拡大断面図を示す。接合層32において、交互に接合支持層32aが2層、溶融層32bが3層積層され、最外層に溶融層32bが形成されている。

次いで、第1の実施形態と同様に、溶融層32bの融点(Snの融点:232℃)以上の温度で保持して、溶融層32bの液相化及び相互拡散を生じさせる。このようにして、図6(b)に示すように、凝固した合金層により、接合部32’が形成される。

形成された接合部32’は、第1の実施形態と同様に、高融点となり、半導体装置を300℃以上の高温においても安定して動作させることができる。また、第1の実施形態と同様に、接合に貴金属を用いないため、汎用性が高く、低コストで半導体チップの実装を行うことができる。

さらに、接合支持層32aと溶融層32bをそれぞれ複数積層させることにより、各接合支持層22aの両面において相互拡散が進行するため、第1の実施形態と比較して、同じ体積の接合部を形成する場合、さらに短時間で相互拡散を行うことが可能となる。

なお、第2の実施形態と同様に、図7に示すように、配線層41bと半導体チップ43間に設けられる接合部42’中に、合金層42b’に挟まれた複数の接合支持層42a’を残存させてもよい。これにより、第2の実施形態と同様に、熱応力を緩和させることにより、信頼性の低下を抑えることが可能となる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

11…実装基板、11a…絶縁基板、11b、21b、31b、41b…配線層、12、22、32…接合層、12’、22’、32’、42’…接合部、12a、22a、22a’、32a、42a’…接合支持層、12b、12b’、22b、32b…溶融層、13、23、33、43…半導体チップ、14…銅基板、15…めっき層、22b’、42b’ …合金層。

Claims (5)

  1. 実装基板と半導体チップとの間に、Cu、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を含む接合支持層と、前記接合支持層を挟んで積層され、Sn、Zn、Inより選択されるいずれかの金属又はこれらの金属から選択される2以上の金属からなる合金を含む溶融層と、を有し、少なくとも最外層に前記溶融層が形成された接合層を介在させる工程と、
    前記溶融層の融点以上の温度で保持し、液相拡散により前記溶融層より融点が高い合金層を形成して、前記実装基板と前記半導体チップとを接合させる工程と、
    を備えることを特徴とする半導体装置の製造方法
  2. 前記合金層を形成する際、前記接合支持層を残存させることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記接合層において、前記接合支持層は、前記溶融層を介して複数層設けられることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 実装基板と、
    前記実装基板上に接合される半導体チップと、
    前記実装基板と前記半導体チップとの間に設けられ、Cu、Al、Ag、Ni、Cr、Zr、Tiより選択されるいずれかの金属又はその合金を含む接合支持層と、前記接合支持層を挟むように設けられ、Sn、Zn、Inより選択される少なくともいずれかの金属と、前記接合支持層に含まれる前記金属とを含む合金層と、を有する接合部と、
    を備えることを特徴とする半導体装置。
  5. 前記接合支持層は、前記合金層を介して複数層設けられることを特徴とする請求項4に記載の半導体装置。
JP2011175075A 2011-08-10 2011-08-10 半導体装置の製造方法及び半導体装置 Pending JP2013038330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011175075A JP2013038330A (ja) 2011-08-10 2011-08-10 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011175075A JP2013038330A (ja) 2011-08-10 2011-08-10 半導体装置の製造方法及び半導体装置
CN2012102824257A CN102956514A (zh) 2011-08-10 2012-08-09 半导体装置的制造方法及半导体装置
US13/572,553 US20130043594A1 (en) 2011-08-10 2012-08-10 Method for manufacturing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JP2013038330A true JP2013038330A (ja) 2013-02-21

Family

ID=47712073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011175075A Pending JP2013038330A (ja) 2011-08-10 2011-08-10 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US20130043594A1 (ja)
JP (1) JP2013038330A (ja)
CN (1) CN102956514A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP2014060341A (ja) 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
FR3038535B1 (fr) * 2015-07-10 2017-08-11 Commissariat Energie Atomique ASSEMBLY COMPRISING TWO DIFFERENT THERMAL EXPANSION COEFFICIENT ELEMENTS AND A DENSITY HETEROGENEOUS FRITTE JOINT AND METHOD OF MANUFACTURING THE ASSEMBLY

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置
JP2009142890A (ja) * 2007-12-18 2009-07-02 Mitsubishi Electric Corp 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ Electronic element mounting method and electronic component mounted by the mounting method
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136338A (en) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp Semiconductor device and brazing method for its manufacture
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
EP1094519A4 (en) * 1999-04-08 2005-01-19 Shinko Electric Ind Co Lead frame for semiconductor device
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
CN100578778C (zh) * 2000-12-21 2010-01-06 株式会社日立制作所 电子器件
US7468554B2 (en) * 2005-03-11 2008-12-23 Hitachi, Ltd. Heat sink board and manufacturing method thereof
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置
JP2009142890A (ja) * 2007-12-18 2009-07-02 Mitsubishi Electric Corp 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ Electronic element mounting method and electronic component mounted by the mounting method
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法
CN105247666A (zh) * 2013-07-10 2016-01-13 三菱电机株式会社 半导体装置及其制造方法
JP6029756B2 (ja) * 2013-07-10 2016-11-24 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
CN105247666B (zh) * 2013-07-10 2017-12-01 三菱电机株式会社 半导体装置及其制造方法
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102956514A (zh) 2013-03-06
US20130043594A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
JP5976678B2 (ja) セラミックス銅回路基板
TWI298913B (ja)
KR100998115B1 (ko) 반도체 장치, 접속 구조 및 그 제조 방법
JP2013065918A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
CN105027277B (zh) 功率模块用基板的制造方法
KR101690820B1 (ko) 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
KR102130868B1 (ko) 접합체, 파워 모듈용 기판, 및 히트 싱크가 부착된 파워 모듈용 기판
JP4136845B2 (ja) 半導体モジュールの製造方法
KR20050061452A (ko) 서브 마운트 및 반도체 장치
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR100940164B1 (ko) 서브마운트 및 반도체 장치
US8513806B2 (en) Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
TWI300619B (en) Electronic device
US10008394B2 (en) Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
TWI446982B (zh) 熱電模組之固液擴散接合結構及其製造方法
CN105190869B (zh) 接合体的制造方法、及功率模块用基板的制造方法
JP5601275B2 (ja) Bonding material, manufacturing method thereof, and manufacturing method of bonding structure
DE102009040835A1 (de) Verfahren zum thermischen Kontaktieren einander gegenüberliegender elektrischer Anschlüsse einer Halbleiterbauelement-Anordnung
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
TW548805B (en) Element bonding substrate and its forming method
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE102013208350A1 (de) Herstellungsverfahren für einen kühler
KR20040063898A (ko) 전자부품용 패키지, 그 덮개, 그 덮개용 덮개재 및 그덮개재의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602