JP3862410B2 - 半導体装置の製造方法及びその構造 - Google Patents
半導体装置の製造方法及びその構造 Download PDFInfo
- Publication number
- JP3862410B2 JP3862410B2 JP12889698A JP12889698A JP3862410B2 JP 3862410 B2 JP3862410 B2 JP 3862410B2 JP 12889698 A JP12889698 A JP 12889698A JP 12889698 A JP12889698 A JP 12889698A JP 3862410 B2 JP3862410 B2 JP 3862410B2
- Authority
- JP
- Japan
- Prior art keywords
- bond pad
- semiconductor device
- lead
- semiconductor element
- die bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 244
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 229920005989 resin Polymers 0.000 claims description 101
- 239000011347 resin Substances 0.000 claims description 101
- 238000007789 sealing Methods 0.000 claims description 76
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 30
- 238000010586 diagram Methods 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその構造に関し、特に、小型化、薄型化、軽量化、低価格化を可能とする樹脂封止型の半導体装置の製造方法及びその構造に関する。
【0002】
【従来の技術】
図15は従来構造のガルウイング型半導体装置であり、図15(a)に断面図を、図15(b)に上面図を示す。
かかる半導体装置は、一般には、図16に示すような工程に従って製造される。即ち、図17に示すようなアイランド24とリード1とを備えたリードフレーム6のアイランド24上に、半導体素子3がダイボンド材2により固定される。続いて、アイランド24の周囲のリード1のインナーリード部と半導体素子3上の電極パッドが金線等のワイヤ4を用いたワイヤボンディングにより接続された後、封止用樹脂5を用いて、リードフレーム6両側から、各素子毎に個別に樹脂封止が行われる。図18は、樹脂封止後の従来構造にかかる半導体装置の上面図である。最後に、リード1のアウターリード部には、すず等のメッキが施され、リードフレーム6から切断されて、ガルウイング型に成形され、図15に示すような半導体装置となる。
【0003】
【発明が解決しようとする課題】
従来の製造方法では、予め、半導体素子3の大きさに合わせたアイランド24等を備えたリードフレーム6を準備する必要があり、また、各半導体素子3毎に樹脂封止用のモールド金型(図示せず)が必要となる。従って、仕様の異なる半導体素子3を用いる場合、夫々の仕様に応じたリードフレーム6、及びモールド金型を準備することが必要となる。
また、図15に示すような従来の半導体装置では、リードフレーム6の両面に樹脂が形成されるため、半導体装置の小型化、軽量化に一定の限界があった。
更には、半導体素子3の放熱が、リード6を通して行われるため、放熱量の大きい高出力用トランジスタ等に用いることが困難であるとともに、半導体素子3とマザーボードとの接続距離も比較的長くなるため、高周波トランジスタ等に用いることも困難であった。
【0004】
これに対して、例えば、特開昭62−134945号公報では、リードの片面のみに樹脂モールドされたモールドトランジスタが提案されているが、かかるモールドトランジスタの製造には、従来通り、仕様に応じたリードフレームが必要となるとともに、樹脂モールドも各半導体素子毎に個別に行われるために、モールド用金型も各仕様に応じて準備することが必要となり、上述の問題点を解決するものではない。
また、平坦なリードを用いてマザーボードに実装されるが、リード面積が比較的狭いため、熱放出量の大きい素子への適用は困難であった。
そこで、本発明は、半導体素子の仕様によらず、同じリード等を用いて半導体素子の樹脂封止を行う半導体装置の製造方法及び、放熱特性、高周波特性に優れ、小型、軽量化の可能な半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
そこで、発明者らは鋭意研究の結果、略平行に設けたリードを有するリードフレームに複数の半導体素子を搭載して、全体を樹脂封止した後に、各半導体装置に切断することにより、半導体素子の仕様によらずに同じリードフレームを用いて半導体装置が作製できること、かかる半導体装置では、放熱特性、高周波特性の向上が可能となることを見出し、本発明を完成した。
【0006】
即ち、本発明は、ダイボンドパッド及びワイヤボンドパッドと、該ダイボンドパッド上に搭載された半導体素子と、該半導体素子を埋め込む封止樹脂からなる半導体装置の製造方法であって、間隔をおいて互いに略平行に縦列配置された複数のリードを同一平面内に備えるリードフレームを準備し、上記リードフレームの少なくとも一のリード表面に、複数の半導体素子を横列に固定し、各半導体素子の電極と、縦方向に隣接する他のリードとをそれぞれ電気的に接続し、上記リードの裏面が露出するように、該リードの表面上から上記複数の半導体素子を一体に埋め込む上記封止樹脂を充填し、上記リード及び上記封止樹脂を、上記半導体素子の間で縦方向に切断して、上記半導体素子が搭載された該リードをダイボンドパッドとし、該半導体素子の電極と接続された該リードをワイヤボンドパッドとすることを特徴とする半導体装置の製造方法である。
かかる半導体素子の製造方法では、搭載される半導体素子のサイズ等に合わせてリードフレームを準備する必要がなく、リードフレームの共有化が可能となるため、製造工程の簡略化、製造コストの低減が可能となる。
また、半導体素子を固定したリードフレームを一括して樹脂封止するため、半導体装置毎に、その大きさに応じた樹脂封止用モールド金型を準備することが不要となり、製造工程の簡略化、製造コストの低減が可能となる。
特に、かかる製造方法では、連続して半導体素子を固定したリードフレームを切断して半導体装置を作製するため、リードフレームに無駄になる部分が発生せず、リードフレームの単位面積当たりの製品収量が向上し、製造コストの低減を図ることが可能となる。
【0007】
また、本発明は、上記リードの裏面に樹脂シートを貼り付けて、上記封止樹脂を充填することを特徴とする半導体装置の製造方法でもある。
かかる工程を備えることにより、樹脂封止時にリードの間からリード裏面に封止樹脂が回り込むのを防止でき、半導体装置をマザーボード上に接続する場合の接続不良の発生を防止することが可能となる。
なお、樹脂シートは、リードの裏面全面に設けても良く、また一部にのみ設けても良い。
【0008】
また、上記リードの側面間をマスク材で埋め込んで、上記封止樹脂を充填するものであっても良い。
リードの側面間にマスク材を設けることによってもリード裏面への封止樹脂の回り込みを防止することができるからである。
【0009】
また、本発明は、上記封止樹脂を充填した後に、上記リードの裏面に回り込んだ該封止樹脂を除去することを特徴とする半導体装置の製造方法でもある。
かかる工程を備えることにより、リード裏面に回り込んだ封止樹脂による接続不良を防止することが可能となる。
【0010】
また、本発明は、上記リードが、同一平面内に間隔をおいて略平行に設けられた導電性リードが枠体に固定されたリードフレームとして供給されることを特徴とする半導体装置の製造方法でもある。
このように、いわゆる簾状のリードが設けられたリードフレームを用いることにより、製造工程における取り扱いを容易とすることができる。
【0011】
上記半導体素子が搭載される上記リードの縦方向の幅は、該半導体素子の縦方向の幅と同等又はより狭いことが好ましい。
リード間の間隔を、半導体素子の幅と同等又はより狭くすることにより、半導体装置を小型化した場合でも、リード間の距離をより広くすることができ、半導体装置をマザーボード上に接続する場合のリード間の短絡を防止することが可能となる。
【0012】
上記半導体素子は、上記リードの表面上に、導電性若しくは絶縁性接合材で固定されるものであっても良い。
特に、導電性樹脂で固定することにより、半導体素子とダイボンドパッドとを電気的に接続することが可能となる。
【0013】
また、本発明は、上記リードに垂直な方向に配置された複数の上記半導体素子が、同一の上記封止樹脂に埋め込まれるように、複数の該半導体素子の外側で該封止樹脂を切断することを特徴とする半導体装置の製造方法でもある。
かかる方法を用いることにより、複数の半導体素子が、一の封止樹脂中に埋め込まれたアレイ状の半導体装置を容易に作製することが可能となる。
【0014】
また、本発明は、間隔をおいて互いに略平行に縦列配置された複数のリードを、同一平面内に備えることを特徴とするリードフレームでもある。
【0015】
また、本発明は、半導体素子を上面に搭載したダイボンドパッドと、該ダイボンドパッドを挟んで略平行に縦列配置されたワイヤボンドパッドと、該半導体素子を埋め込む封止樹脂からなる半導体装置であって、上記封止樹脂が、上記ダイボンドパッドと上記ワイヤボンドパッドの裏面が露出するように、該ダイボンドパッドと該ワイヤボンドパッドの上面上から充填され、該ダイボンドパッドと該ワイヤボンドパッドの側面間にも充填されてなることを特徴とする半導体装置でもある。
かかる半導体装置では、半導体装置の表面のみが樹脂封止され、裏面にリードを切断して形成されたダイボンドパッドとワイヤボンドパッドが露出した構造となっているため、半導体装置の裏面を用いて直接マザーボードに接続することが可能となり、実装面積、実装高さを小さくでき、小型化、軽量化に寄与することが可能となる。
また、マザーボード上に直接ダイボンドパッドとワイヤボンドパッドが接続されるため、半導体素子からの放熱特性を向上させることができ、発熱量の大きい高出力素子に適用することも可能となる。
また、マザーボードと半導体素子との接続距離の短縮が可能となるため、半導体素子に高周波素子を用いた場合でも、良好な高周波特性を得ることが可能となる。
また、ダイボンドパッド、ワイヤボンドパッドを用いて、半導体装置を半田等でマザーボードに固定する場合の固定面積も大きくなり、固定強度の向上を図ることも可能となる。
【0016】
上記ダイボンドパッドと上記ワイヤボンドパッドとは、上記半導体装置の横方向に、該半導体装置の両側面の間に渡るように設けられたことが好ましい。
かかる構造とすることにより、半導体装置の裏面のダイボンドパッド及びワイヤボンドパッドの面積を広くすることができ、放熱特性の向上や、固定強度の向上が可能となる。
【0017】
上記ダイボンドパッドと上記ワイヤボンドパッドの側面間に、上記封止樹脂に代えて、マスク材を埋め込んだものであっても良い。
かかるマスク材を設けることにより、リード裏面への封止樹脂の回り込みを防止することが可能となる。
【0018】
上記ダイボンドパッド及び/又は上記ワイヤボンドパッドは、その上面及び/又は底面に複数の凹部を備えることが好ましい。
このように、リードが凹部を備えることにより、その上に充填された封止樹脂、又はマザーボードとの接続に用いる半田材との接触面積が大きくなり、両者の密着性が高くなり、半導体装置の信頼性の向上を図ることができる。
また、かかる構造では、リードの切断面の断面積を小さくすることができるため、ダイシング時の切断面積が減少し、切断時のストレスを軽減でき、ダイシング用ブレードの摩耗も少なくすることが可能となる。
【0019】
上記ダイボンドパッド及び/又は上記ワイヤボンドパッドの側面は、複数の凹部を備えることが好ましい。
かかる構造でもリードと封止樹脂との接触面積を大きくすることができるからである。
【0020】
上記凹部は、該凹部を設けた上記ダイボンドパッド又は上記ワイヤボンドパッドの縦方向の切断面がいずれかの該凹部を横切るように設けられたことが好ましい。
【0021】
上記ダイボンドパッド及び/又は上記ワイヤボンドパッドの縦方向の断面形状は、上面が裏面より大きい台形であることが好ましい。
【0022】
上記ダイボンドパッドの縦方向の幅は、該ダイボンドパッドに搭載された上記半導体素子の縦方向の幅と同等又はより狭いことが好ましい。
半導体装置の小型化に伴って、ダイボンドパッドとワイヤボンドパッドとの距離が小さくなった場合であっても、かかる構造を用いることにより、両者の距離を大きく保ち、半田ブリッジの発生を防止できるからである。
【0023】
また、本発明は、上記半導体素子と、該半導体素子が搭載された上記ダイボンドパッドに対して縦列配置された他のダイボンドパッドに搭載された半導体素子とが、同一の上記封止樹脂に埋め込まれてなる半導体装置でもある。
複数の半導体素子を一体化することにより、半導体装置の小型化が可能となるからである。
【0024】
【発明の実施の形態】
実施の形態1.
本発明の実施の形態1について、図1〜3を参照しながら説明する。
図1は、本発明にかかる半導体装置であり、図1(a)は、A−A’における断面図、図1(b)は上面図、図1(c)は裏面図を示す。図中、1は外部電極(ワイヤボンドパッド)、2はダイボンド材、3は半導体素子、4は金線等のワイヤ、5は封止用樹脂である。
【0025】
次に、図1の半導体装置の製造方法について、図2、3を用いて説明する。
まず、図2に示すような、複数のリードが、間隔を隔てて平行に配置され、いわゆる簾状に連なったリードフレーム6を準備する。図2(a)中、右図はリードフレーム6の上面図、左図はB−B’における断面図である。以下、図2、3において、右図は上面図、左図はB−B’相当箇所における断面図である。かかるリードフレーム6の材料には、銅、4・2アロイ等を用いることが好ましい。
【0026】
次に、図2(b)のダイボンド工程に示すように、複数の半導体素子3をエポキシ樹脂等のダイボンド材2でリードフレーム6上に接着し、固定する。
【0027】
次に、図2(c)のワイヤボンド工程に示すように、金線等のワイヤ4を用いて、個別半導体素子3の電極(図示せず)と、半導体素子3を固定したリードフレームに隣接したリードフレーム6とを接続し、配線する。
【0028】
次に、図3(a)の樹脂封止工程に示すように、熱硬化性エポキシ樹脂等の封止用樹脂5で、複数の半導体素子3が搭載され、配線されたリードフレーム6の片面を覆う。かかる工程では、各半導体素子3毎に樹脂封止用モールド金型を用いて樹脂封止を行うのではなく、複数の半導体素子3全体を、1つの樹脂封止用モールド金型を用いて封止する。
【0029】
次に、図3(b)のマーキング工程に示すように、封止樹脂5の所定の位置に、レーザ等によりマーク7を施す。かかるマーキング工程は、例えば、YAGレーザ等を用いて、封止樹脂5の所定箇所を変質させることにより行われる。
【0030】
次に、図3(c)の分割工程に示すように、同一の封止樹脂5で封止された半導体素子11を分割して、個々の半導体装置を作製する。ここでは、ダイシング装置を用いた切断により、各半導体装置への分割を行っている。
かかる工程では、まず、樹脂封止された半導体素子は、固定用フレーム10に固定された塩化ビニル等の粘着テープ9上に貼り付けられる。このように固定することにより、各半導体装置に分割した時のバラケを防止することができる。
続いて、ダイシング装置(図示せず)により、切断ライン8で切断され、各半導体素子に分割される。かかるダイシング工程では、封止樹脂5を切断するとともに、リードフレーム6のリードも同時に切断される。これにより、半導体素子3が固定されたリードはダイボンドパッドとなり、また、半導体素子3とワイヤ4で接続されたリードはワイヤボンドパッドとなる。分割された半導体装置は、粘着テープ9に貼り付けた状態で電気的特性のテストが行われる。
続いて、粘着テープ9から各半導体装置を取り外すことにより、半導体装置が完成する。
尚、粘着テープ9より半導体装置を取り外した後に、電気的特性のテストを行っても良い。
【0031】
最後に、図3(d)の包装工程に示すように、半導体装置を紙等のテーピング用エンボステープ12又はトレー等に並べて梱包する。かかる状態で製品として出荷が可能となる。
【0032】
このように、本実施の形態にかかる半導体装置は、半導体装置の表面のみが樹脂封止され、裏面にリードを切断して形成されたダイボンドパッドとワイヤボンドパッドが露出した構造となっている。
従って、図12に示す従来構造の半導体装置のように、アウターリード1bを用いてマザーボードに接続されるのではなく、半導体装置の裏面を用いて直接接続されるため、実装面積、実装高さを小さくでき、小型化、軽量化に寄与することが可能となる。
【0033】
また、マザーボード上に直接ダイボンドパッドとワイヤボンドパッドが接続されるため、従来構造に比べて、半導体素子からの放熱特性を向上させることができる。これにより、半導体素子3に発熱量の大きい高出力素子を用いた場合でも安定した動作を確保することが可能となる。
【0034】
また、インナーリード1a、アウターリード1bを用いてマザーボードと接続する従来構造に比べて、マザーボードと半導体素子3との接続距離の短縮が可能となるため、半導体素子3に高周波素子を用いた場合でも、良好な高周波特性を得ることが可能となる。
【0035】
また、封止樹脂5とダイボンドパッド、ワイヤボンドパッドとの接続面積が、図12の従来構造の半導体装置に比べて大きくなるため、両者の間に加わる熱ストレス等による封止樹脂5とダイボンドパッド等の剥離を防止することが可能となり、半導体装置の信頼性の向上を図ることも可能となる。
【0036】
また、ダイボンドパッド、ワイヤボンドパッドを用いて、半導体装置を半田等でマザーボードに固定する場合の固定面積も大きくなり、固定強度の向上を図ることも可能となる。
【0037】
特に、図20(a)に示すように、半導体装置をマザーボード17上に固定する場合には、半田ペースト26をマザーボード17の電極パッド27に転写し、その上に半導体装置を搭載した後、リフローして半田ペースト26を溶融させて半田15とすることにより、半導体装置を電極パッド27上に固定する。かかる場合、電極パッド27間での半田ブリッジの発生を防止するために、一般には、半田ペースト26の転写位置の間隔をできるだけ離れるように形成する。
従って、本実施の形態にかかる半導体装置では、ダイボンドパッド、ワイヤボンドパッドの面積が広いため、例えば、図8(a)に示すように、半田ペースト26をパッド電極27の外方に転写し、半田ペースト26間の距離(ダイボンドパッド上に転写された半田ペースト26と、ワイヤボンドパッド上に転写された半田ペースト26との距離)を大きくすることができため、パッド電極27間での半田ブリッジの発生を防止することが可能となる。これにより、製品の歩留まりの向上を図ることができる。
【0038】
また、本実施の形態にかかる半導体素子の製造方法では、いわゆる簾状のリードフレーム6に複数の半導体素子を固定し、樹脂封止した後に切断して半導体装置を形成する。
このため、図17に示すような、搭載される半導体素子に合ったアイランド24を備えたリードフレーム6を準備する従来の方法に比較して、リードフレーム6の共有化を図ることが可能となり、製造工程の簡略化、製造コストの低減が可能となる。
【0039】
また、半導体素子3を固定したリードフレームを一括して樹脂封止するため、各半導体装置毎に樹脂封止を行っていた従来方法のように、半導体装置毎に、その大きさに応じた樹脂封止用モールド金型が必要とならず、製造コストの低減が可能となる。
【0040】
また、ダイシング位置を変更することにより、容易に半導体装置の形状の変更を行うことができ、半導体装置の設計変更に容易に対応することが可能となる。
【0041】
特に、量産工程においては、図3(a)のように、連続して半導体素子を固定したリードフレーム6を切断して半導体装置を作製するため、リードフレーム6に無駄になる部分が発生せず、リードフレーム6の単位面積当たりの製品収量が向上し、製造コストの低減を図ることが可能となる。
【0042】
なお、例えば、特開昭62−134945号公報には、図19(b)(c)に示すようなモールドトランジスタが記載されているが、かかるモールドトランジスタは、半導体素子3に応じたリードフレーム6(図19(a))を用いて、各半導体装置毎にモールド金型を用いて樹脂封止される点で、本実施の形態にかかる半導体装置と製造方法が異なっている。
また、図1の本実施の形態にかかる半導体装置では、ダイボンドパッド及びワイヤボンドパッドが、上記半導体装置の、上記リードに対して垂直な方向の両側面の間に渡るように設けられている点で、図19に示す従来構造の半導体装置とは、構成を異にしている。即ち、図19に記載の半導体装置では、放熱特性の向上を特に意図しておらず、ダイボンドパッドとワイヤボンドパッドの面積を広くして放熱特性の向上、マザーボードへの固定強度の向上等を目的とする本実施の形態にかかる半導体装置とは異なっている。
【0043】
実施の形態2.
本発明の他の実施の形態にかかる半導体装置について、図4〜6を参照しながら説明する。
図4は、リードの上面に複数の凹部を備える半導体装置であり、右図が上面図(透視図)、左図がE−E’における断面図である。図中、図1と同一符号は、同一または相当箇所を示す。特に、図4では、ダイシング位置がどの場所であっても、リード1の上面に設けた凹部が切断される構造となっている。
【0044】
また、図5は、リードの側面が凹凸を備える半導体装置であり、右図が上面図(透視図)、左図が上記E−E’相当箇所における断面図である。図中、図1と同一符号は、同一または相当箇所を示す。図5では、ダイシング位置がどの場所であっても、リード1の側面に設けた凹部が切断される構造となっている。
【0045】
また、図6は、リードの断面形状が、上面が底面より大きい台形である半導体装置であり、右図が上面図(透視図)、左図が上記E−E’相当箇所における断面図である。図中、図1と同一符号は、同一または相当箇所を示す。
【0046】
このように、本実施の形態にかかるリード1を用いることにより、リード1と、その上に充填された封止樹脂5との接触面積が大きくなり、両者の密着性が高くなり、半導体装置の信頼性の向上を図ることが可能となる。
【0047】
また、かかる構造では、リード1の切断面の断面積が、従来構造に比較して小さくすることができるため、例えば、図3(c)の分割工程でダイシング装置等で半導体装置の分割を行う場合に、リード1の切断面積が減少し、切断時に半導体装置に付加されるストレスを軽減できるとともに、ダイシング用ブレードの摩耗も少なくすることが可能となる。
【0048】
特に、図6に示す形態では、各リード1間の距離20を、従来構造のリードを用いる場合に比べて大きくすることができるため、半導体装置をマザーボード上に半田で接続する場合の、リード1間での半田ブリッジの発生を防止することが可能となる。
【0049】
実施の形態3.
本発明の他の実施の形態にかかる半導体装置について、図7、8を参照しながら説明する。
図7は、リードの裏面に複数の凹部を備える半導体装置であり、右図が上面図(透視図)、左図がE−E’相当箇所における断面図である。図中、図1と同一符号は、同一または相当箇所を示す。特に、図7では、ダイシング位置がどの場所であっても、リード1の裏面に設けた凹部が切断される構造となっている。
【0050】
図8は、本実施の形態にかかる半導体装置をマザーボード17に固定する場合の概略図である。図中、26は転写形成した半田ペースト、27はマザーボード上に形成したパッド電極、15は半田ペーストをリフローして形成した半田、23はリードに形成された半田フィレットである。
【0051】
このように、リード裏面が凹部を備えることにより、マザーボード17上半導体装置を半田15で電極パッド27に固定する場合、図8(a)に示すように、半田15のはい上がりが良好な半田フィレット23を有することにより、半田付けを強固にすることが可能となる。
【0052】
また、半田接続部の良否を目視検査する場合においても、半田15の接続状態が把握しやすく、良否判定を容易に行うことが可能となる。
【0053】
特に、リード1の材料に銅を用いた場合には、リード1の表面に金のワイヤ4等が接続しやすくするために、リード1の表面に金メッキ等が行われる。従って、リード1の凹部の窪みにも金メッキが施されていることとなり、半田15等の接合材が容易にその窪みにはい上がり、良好な半田15等のフィレットが形成される。これにより、マザーボードと半導体装置とを強固に接合することが可能となる。
【0054】
なお、本実施の形態でも、リードの切断面が凹部を通るため、リードの切断断面積が小さくなり、上記実施の形態2と同様の効果を得ることも可能となる。
【0055】
実施の形態4.
本発明の他の実施の形態について、図9を参照しながら説明する。
実施の形態1の図3(a)に示す樹脂封止工程において、ワイヤボンドが完了した半導体装置を封止樹脂5で封止する場合、リードフレームの変形等でリード1の裏面に封止樹脂5が流れ込み、樹脂バリ14が発生することがある(図9(a))。
樹脂バリ14が発生すると、マザーボード17と半導体装置を半田15で電気接続する場合、16に示すように、半田の濡れ性が悪い箇所が発生し、接続不良を引き起こす場合がある(図9(c))。
従って、本実施の形態では、樹脂封止工程の後に樹脂バリ除去工程(図9(b))を設け、リード1の裏面に付着した不要な樹脂バリを除去することとしている。かかる樹脂バリの除去には、例えば、水の中で撹拌されたガラスビーズ粉を高圧でリード1に吹き付ける方法を用いることができる。
このように、樹脂封止工程の後に樹脂バリ除去工程を設けることにより、マザーボード17と半導体装置とを接続する半田15の充分な濡れ性を確保することができる。
【0056】
実施の形態5.
本発明の他の実施の形態について、図10を参照しながら説明する。
本実施の形態は、実施の形態1の図3(a)の樹脂封止工程の前に、マスキング工程を設けるものである。
即ち、実施の形態4に示したように、樹脂封止工程においては、リード1の裏面に封止樹脂が回り込み、半田不良の発生原因となる場合があった。
そこで、本実施の形態では、図10(a)に示すように、樹脂封止工程に先立って、マスキング材18をリード1の裏面全面(図10中央)または一部(図10右)に形成し(図14にマスキング形成後の状態図を示す)、樹脂封止時の樹脂の回り込みを防止するものである。
これにより、リード1の裏面を保護し、半導体装置とマザーボードとの接続不良の発生を防止することができる。
マスキング材18には、ポリイミドテープ等を用い、樹脂封止後に剥離もしくは溶解等により除去する(図10(c))。
【0057】
なお、図10の右図のように、マスキング材18を部分的に形成した場合は、樹脂封止工程において、封止用樹脂5がリード1の裏面に部分的に回り込むため、リード1を抱え込むような形状となり、封止用樹脂5とリード1との密着性を向上させ、信頼性を向上させることが可能となる。
【0058】
実施の形態6.
本発明の他の実施の形態について、図11を参照しながら説明する。
本実施の形態は、実施の形態1の図3(a)の樹脂封止工程の前に、フレーム間への樹脂形成工程を設けるものである。
即ち、樹脂11(a)に示すように、リード1の間19に、アクリルやエポキシ樹脂等のマスク材18を、予め印刷等により充填し、形成するものである。
かかる工程を備えることにより、図11(b)に示すように、樹脂封止工程におけるリード1の間19からの樹脂もれを防止し、リード1の裏面への樹脂の回り込みを防止することが可能となる。
【0059】
実施の形態7.
本発明の他の実施の形態について、図12を参照しながら説明する。
本実施の形態では、図3(c)の分割工程において、ダイシング位置を変えて、複数の半導体素子3a、3bが同一の封止樹脂15に封止された半導体装置を得るものである(図12)。
即ち、リード1に平行な方向のダイシング位置は、リードフレーム6の切断を伴わないため、任意に選択できるため、複数の半導体素子3の周囲にダイシング位置を選択することにより、図12のような複数の半導体素子3がアレイ状に配置された半導体装置を作製することが可能となる。
かかる場合、半導体素子3の個数は、設計等に応じて選択することができ、また種類の異なる半導体素子3を備えた半導体装置を作製することも可能となる。
【0060】
実施の形態8.
本発明の他の実施の形態について、図13を参照しながら説明する。
リード1の間隔20が狭い場合には、半導体装置をマザーボード17上に接続した時に、図14左図に示すような、ブリッジ21が発生し、接続不良を引き起こす場合がある。
そこで、本実施の形態にかかる半導体装置では、半導体素子3を固定したリード1(ダイボンドパッド)の幅寸法(図14の横方向)を、半導体素子3の幅寸法と同等又はより狭くすることにより、リード1の間隔20を広くとることができ、接続不良を予防することができる(図13)。
【0061】
【発明の効果】
以上の説明から明らかなように、本発明にかかる半導体素子の製造方法では、搭載される半導体素子に合わせてリードフレームを準備する必要がなく、リードフレームの共有化が可能となるため、製造工程の簡略化、製造コストの低減が可能となる。
【0062】
また、半導体素子を固定したリードフレームを一括して樹脂封止するため、半導体装置毎に、その大きさに応じた樹脂封止用モールド金型を準備することが不要となり、製造工程の簡略化、製造コストの低減が可能となる。
【0063】
特に、かかる製造方法では、連続して半導体素子を固定したリードフレームを切断して半導体装置を作製するため、リードフレームに無駄になる部分が発生せず、リードフレームの単位面積当たりの製品収量が向上し、製造コストの低減を図ることが可能となる。
【0064】
また、リードが凹部を備えることにより、その上に充填された封止樹脂、又はマザーボードとの密着性を高くし、半導体装置の信頼性の向上を図ることができる。
【0065】
また、リードの切断面の断面積を小さし、切断時に半導体装置にかかるストレスを軽減し、ダイシング用ブレードの摩耗を少なくすることが可能となる。
【0066】
また、半導体装置の小型化に伴って、ダイボンドパッドとワイヤボンドパッドとの距離が小さくなった場合であっても、両者の距離を大きく保ち、半田ブリッジの発生を防止することができる。
【0067】
また、本発明にかかる半導体装置では、半導体装置の表面のみが樹脂封止され、裏面にリードを切断して形成されたダイボンドパッドとワイヤボンドパッドが露出した構造となっているため、半導体装置の裏面を用いて直接マザーボードに接続することが可能となり、実装面積、実装高さを小さくでき、小型化、軽量化に寄与することが可能となる。
【0068】
また、マザーボード上に直接ダイボンドパッドとワイヤボンドパッドが接続されるため、半導体素子からの放熱特性を向上させることができ、発熱量の大きい高出力素子に適用することも可能となる。
【0069】
また、マザーボードと半導体素子との接続距離の短縮が可能となるため、半導体素子に高周波素子を用いた場合でも、良好な高周波特性を得ることが可能となる。
【0070】
また、ダイボンドパッド、ワイヤボンドパッドを用いて、半導体装置を半田等でマザーボードに固定する場合の固定面積も大きくなり、固定強度の向上を図ることも可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかる半導体装置である。
【図2】 本発明の実施の形態1にかかる半導体装置の製造工程図である。
【図3】 本発明の実施の形態1にかかる半導体装置の製造工程図である。
【図4】 本発明の実施の形態2にかかる半導体装置である。
【図5】 本発明の実施の形態2にかかる半導体装置である。
【図6】 本発明の実施の形態2にかかる半導体装置である。
【図7】 本発明の実施の形態3にかかる半導体装置である。
【図8】 本発明の実施の形態3にかかる半導体装置である。
【図9】 本発明の実施の形態4にかかる半導体装置の製造工程図である。
【図10】 本発明の実施の形態5にかかる半導体装置の製造工程図である。
【図11】 本発明の実施の形態6にかかる半導体装置の製造工程図である。
【図12】 本発明の実施の形態7にかかる半導体装置の製造工程図である。
【図13】 本発明の実施の形態8にかかる半導体装置の製造工程図である。
【図14】 本発明の実施の形態8にかかる半導体装置の製造工程図である。
【図15】 従来構造にかかる半導体装置である。
【図16】 従来構造にかかる半導体装置の製造工程図である。
【図17】 従来構造にかかる半導体装置の製造に用いるリードフレームである。
【図18】 従来構造にかかる半導体装置の製造工程図である。
【図19】 従来構造にかかる他の半導体装置である。
【図20】 従来構造にかかる他の半導体装置の製造工程図である。
【符号の説明】
1 リード、2 ダイボンド材、3 半導体素子、4 ワイヤ、5 封止樹脂、6 リードフレーム、7 マーク。
Claims (15)
- ダイボンドパッド及びワイヤボンドパッドと、該ダイボンドパッド上に搭載された半導体素子と、該半導体素子を埋め込む封止樹脂からなる半導体装置の製造方法であって、
間隔をおいて互いに平行に縦列配置された、複数の短冊状リードを同一平面内に備えるリードフレームを準備し、
上記リードフレームの少なくとも一のリード表面に、複数の半導体素子を横列に固定し、各半導体素子の電極と、縦方向に隣接し、該半導体素子が載置されていない他のリードとをそれぞれ電気的に接続し、
上記リードの裏面が露出するように、該リードの表面上から上記複数の半導体素子を一体に埋め込む上記封止樹脂を充填し、
上記リードを、上記半導体素子の両側で縦方向のみに切断して、上記半導体素子が搭載された該リードをダイボンドパッドとし、該半導体素子の電極と接続された該リードをワイヤボンドパッドとすることを特徴とする半導体装置の製造方法。 - 上記リードの裏面に樹脂シートを貼り付けて、上記封止樹脂を充填することを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記リード間を、アクリル樹脂およびエポキシ樹脂からなる組から選択されるマスク材で埋めて、上記封止樹脂を充填することを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記封止樹脂を充填した後に、上記リードの裏面上に回り込んだ該封止樹脂を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記半導体素子が搭載される上記リードの縦方向の幅が、該半導体素子の縦方向の幅と同等又はより狭いことを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記半導体素子が、上記リード上に導電性若しくは絶縁性接合材で固定されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 縦方向に配置された異なるリード上に固定された複数の半導体素子が、同一の封止樹脂に埋め込まれるように、該封止樹脂を切断することを特徴とする請求項1に記載の半導体装置の製造方法。
- 樹脂封止型の半導体装置であって、
半導体素子を上面に搭載したダイボンドパッドと、
該ダイボンドパッドを挟んで平行に縦列配置され、該半導体素子が載置されないワイヤボンドパッドと、
該半導体素子を埋め込む封止樹脂を含み、
該封止樹脂が、該ダイボンドパッドと該ワイヤボンドパッドの裏面が露出するように、該ダイボンドパッドと該ワイヤボンドパッドの上面上から充填され、該ダイボンドパッドと該ワイヤボンドパッドの側面間にも充填され、
該ダイボンドパッドと該ワイヤボンドパッドとが、該半導体装置の横方向に、該半導体装置の両側面の間を渡るように設けられた短冊状パッドであることを特徴とする半導体装置。 - 樹脂封止型の半導体装置であって、
半導体素子を上面に搭載したダイボンドパッドと、
該ダイボンドパッドを挟んで平行に縦列配置され、該半導体素子が載置されないワイヤボンドパッドと、
該ダイボンドパッドの側面と上記ワイヤボンドパッドの側面との間に挟まれた、アクリル樹脂およびエポキシ樹脂からなる組から選択されるマスク材と、
該半導体素子を埋め込む封止樹脂とを含み、
該封止樹脂が、該ダイボンドパッドと該ワイヤボンドパッドの裏面が露出するように、該ダイボンドパッドと該ワイヤボンドパッドの上面上から充填され、
該ダイボンドパッドと該ワイヤボンドパッドとが、該半導体装置の横方向に、該半導体装置の両側面の間を渡るように設けられた短冊状パッドであることを特徴とする半導体装置。 - 上記ダイボンドパッド及び/又は上記ワイヤボンドパッドが、その上面及び/又は底面に複数の凹部を備えることを特徴とする請求項8に記載の半導体装置。
- 上記ダイボンドパッド及び/又は上記ワイヤボンドパッドの側面が、複数の凹部を備えることを特徴とする請求項8に記載の半導体装置。
- 上記凹部が、該凹部を設けた上記ダイボンドパッド又は上記ワイヤボンドパッドの縦方向の切断面がいずれかの該凹部を横切るように設けられたことを特徴とする請求項10又は11に記載の半導体装置。
- 上記ダイボンドパッド及び/又は上記ワイヤボンドパッドの縦方向の断面形状が、上面が裏面より大きい台形であることを特徴とする請求項8に記載の半導体装置。
- 上記ダイボンドパッドの縦方向の幅が、該ダイボンドパッドに搭載された上記半導体素子の縦方向の幅と同等又はより狭いことを特徴とする請求項8に記載の半導体装置。
- 上記半導体素子と、該半導体素子が搭載された上記ダイボンドパッドに対して縦列配置された他のダイボンドパッドに搭載された他の半導体素子とが、同一の上記封止樹脂に埋め込まれてなることを特徴とする請求項8に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12889698A JP3862410B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体装置の製造方法及びその構造 |
US09/234,321 US6252306B1 (en) | 1998-05-12 | 1999-01-21 | Method of producing semiconductor device and configuration thereof, and lead frame used in said method |
TW088101674A TW409375B (en) | 1998-05-12 | 1999-02-04 | Method of producing semiconductor device and configuration thereof, and lead frame used in said method |
KR1019990007841A KR100345621B1 (ko) | 1998-05-12 | 1999-03-10 | 반도체 장치의 제조방법 및 그 방법에 사용되는 리드 프레임 |
US09/828,132 US6372546B2 (en) | 1998-05-12 | 2001-04-09 | Method of producing semiconductor device and configuration thereof, and lead frame used in said method |
KR1020020002925A KR100689726B1 (ko) | 1998-05-12 | 2002-01-18 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12889698A JP3862410B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体装置の製造方法及びその構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330313A JPH11330313A (ja) | 1999-11-30 |
JP3862410B2 true JP3862410B2 (ja) | 2006-12-27 |
Family
ID=14996039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12889698A Expired - Lifetime JP3862410B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体装置の製造方法及びその構造 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6252306B1 (ja) |
JP (1) | JP3862410B2 (ja) |
KR (2) | KR100345621B1 (ja) |
TW (1) | TW409375B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110884A (ja) * | 2000-10-02 | 2002-04-12 | Nitto Denko Corp | リードフレーム積層物 |
KR101036987B1 (ko) * | 2003-08-29 | 2011-05-25 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
US7056766B2 (en) * | 2003-12-09 | 2006-06-06 | Freescale Semiconductor, Inc. | Method of forming land grid array packaged device |
US7462317B2 (en) | 2004-11-10 | 2008-12-09 | Enpirion, Inc. | Method of manufacturing an encapsulated package for a magnetic device |
US7426780B2 (en) | 2004-11-10 | 2008-09-23 | Enpirion, Inc. | Method of manufacturing a power module |
US7688172B2 (en) | 2005-10-05 | 2010-03-30 | Enpirion, Inc. | Magnetic device having a conductive clip |
US8139362B2 (en) * | 2005-10-05 | 2012-03-20 | Enpirion, Inc. | Power module with a magnetic device having a conductive clip |
US8701272B2 (en) | 2005-10-05 | 2014-04-22 | Enpirion, Inc. | Method of forming a power module with a magnetic device having a conductive clip |
US8631560B2 (en) | 2005-10-05 | 2014-01-21 | Enpirion, Inc. | Method of forming a magnetic device having a conductive clip |
US7920042B2 (en) | 2007-09-10 | 2011-04-05 | Enpirion, Inc. | Micromagnetic device and method of forming the same |
US8018315B2 (en) | 2007-09-10 | 2011-09-13 | Enpirion, Inc. | Power converter employing a micromagnetic device |
US8133529B2 (en) | 2007-09-10 | 2012-03-13 | Enpirion, Inc. | Method of forming a micromagnetic device |
US7955868B2 (en) | 2007-09-10 | 2011-06-07 | Enpirion, Inc. | Method of forming a micromagnetic device |
US7952459B2 (en) | 2007-09-10 | 2011-05-31 | Enpirion, Inc. | Micromagnetic device and method of forming the same |
US8686698B2 (en) | 2008-04-16 | 2014-04-01 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US8692532B2 (en) | 2008-04-16 | 2014-04-08 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US8541991B2 (en) | 2008-04-16 | 2013-09-24 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US8339802B2 (en) | 2008-10-02 | 2012-12-25 | Enpirion, Inc. | Module having a stacked magnetic device and semiconductor device and method of forming the same |
US9054086B2 (en) | 2008-10-02 | 2015-06-09 | Enpirion, Inc. | Module having a stacked passive element and method of forming the same |
US8266793B2 (en) | 2008-10-02 | 2012-09-18 | Enpirion, Inc. | Module having a stacked magnetic device and semiconductor device and method of forming the same |
US8153473B2 (en) | 2008-10-02 | 2012-04-10 | Empirion, Inc. | Module having a stacked passive element and method of forming the same |
US9548714B2 (en) | 2008-12-29 | 2017-01-17 | Altera Corporation | Power converter with a dynamically configurable controller and output filter |
US8698463B2 (en) | 2008-12-29 | 2014-04-15 | Enpirion, Inc. | Power converter with a dynamically configurable controller based on a power conversion mode |
US8867295B2 (en) | 2010-12-17 | 2014-10-21 | Enpirion, Inc. | Power converter for a memory module |
JP5549612B2 (ja) * | 2011-01-31 | 2014-07-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP5623622B2 (ja) | 2011-03-09 | 2014-11-12 | パナソニック株式会社 | 半導体装置 |
US9509217B2 (en) | 2015-04-20 | 2016-11-29 | Altera Corporation | Asymmetric power flow controller for a power converter and method of operating the same |
JP6630390B2 (ja) * | 2018-03-29 | 2020-01-15 | アオイ電子株式会社 | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5636145A (en) | 1979-08-31 | 1981-04-09 | Hitachi Ltd | Thin semiconductor integrated circuit device and its manufacture |
JPH0783074B2 (ja) | 1985-12-06 | 1995-09-06 | ソニー株式会社 | モ−ルドトランジスタ |
JPH01145837A (ja) * | 1987-12-02 | 1989-06-07 | Toshiba Corp | 半導体装置 |
EP0424530B1 (en) * | 1988-07-08 | 1996-10-02 | Oki Electric Industry Company, Limited | Resin-sealed semiconductor device |
US5442228A (en) * | 1992-04-06 | 1995-08-15 | Motorola, Inc. | Monolithic shielded integrated circuit |
JPH0621305A (ja) | 1992-06-30 | 1994-01-28 | Matsushita Electron Corp | 半導体装置 |
KR100247908B1 (ko) * | 1992-12-30 | 2000-03-15 | 윤종용 | 반도체장치 |
JP2960283B2 (ja) * | 1993-06-14 | 1999-10-06 | 株式会社東芝 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
JP3304705B2 (ja) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | チップキャリアの製造方法 |
US5977613A (en) * | 1996-03-07 | 1999-11-02 | Matsushita Electronics Corporation | Electronic component, method for making the same, and lead frame and mold assembly for use therein |
KR0185512B1 (ko) * | 1996-08-19 | 1999-03-20 | 김광호 | 칼럼리드구조를갖는패키지및그의제조방법 |
GB2323474B (en) * | 1997-03-21 | 2002-07-31 | Rohm Co Ltd | A leadframe and a method of manufacturing a semiconductor device device by use of it |
US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
MY118338A (en) * | 1998-01-26 | 2004-10-30 | Motorola Semiconductor Sdn Bhd | A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe. |
-
1998
- 1998-05-12 JP JP12889698A patent/JP3862410B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-21 US US09/234,321 patent/US6252306B1/en not_active Expired - Lifetime
- 1999-02-04 TW TW088101674A patent/TW409375B/zh not_active IP Right Cessation
- 1999-03-10 KR KR1019990007841A patent/KR100345621B1/ko not_active IP Right Cessation
-
2001
- 2001-04-09 US US09/828,132 patent/US6372546B2/en not_active Expired - Lifetime
-
2002
- 2002-01-18 KR KR1020020002925A patent/KR100689726B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990087868A (ko) | 1999-12-27 |
KR20020033654A (ko) | 2002-05-07 |
JPH11330313A (ja) | 1999-11-30 |
KR100689726B1 (ko) | 2007-03-08 |
TW409375B (en) | 2000-10-21 |
KR100345621B1 (ko) | 2002-07-27 |
US6252306B1 (en) | 2001-06-26 |
US6372546B2 (en) | 2002-04-16 |
US20010041384A1 (en) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
JP2001077274A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JP2004048024A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
JP3839178B2 (ja) | 半導体装置 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3862411B2 (ja) | 半導体装置の製造方法及びその構造 | |
JP2003037236A (ja) | 半導体装置の製造方法、およびこの方法により製造された半導体装置 | |
JP2000286377A (ja) | 半導体装置 | |
JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP2000286376A (ja) | 半導体装置の製造方法 | |
JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
JP2000286372A (ja) | 半導体装置の製造方法 | |
JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP3938525B2 (ja) | 半導体装置の製造方法 | |
US20240145351A1 (en) | Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |