JP2001077274A - リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 - Google Patents

リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Info

Publication number
JP2001077274A
JP2001077274A JP24753099A JP24753099A JP2001077274A JP 2001077274 A JP2001077274 A JP 2001077274A JP 24753099 A JP24753099 A JP 24753099A JP 24753099 A JP24753099 A JP 24753099A JP 2001077274 A JP2001077274 A JP 2001077274A
Authority
JP
Japan
Prior art keywords
lead
land
resin
frame
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24753099A
Other languages
English (en)
Other versions
JP3062192B1 (ja
Inventor
Masanori Nano
匡紀 南尾
Osamu Adachi
修 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP11247530A priority Critical patent/JP3062192B1/ja
Application granted granted Critical
Publication of JP3062192B1 publication Critical patent/JP3062192B1/ja
Priority to CNB001228609A priority patent/CN1163963C/zh
Priority to TW089117606A priority patent/TW463352B/zh
Priority to US09/654,070 priority patent/US6642609B1/en
Publication of JP2001077274A publication Critical patent/JP2001077274A/ja
Priority to US09/985,883 priority patent/US6638790B2/en
Priority to US10/387,458 priority patent/US6861734B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

(57)【要約】 【課題】 パッケージ底面にランド電極が配置されたＬ
ＧＡ構造の半導体装置では、そのリードフレーム構造に
よりランド電極面を封止樹脂が覆ってしまうという課題
があった。 【解決手段】 ＬＧＡ用のリードフレームにおいて、予
め傾斜角をもって半切断部２４により、底面がランド電
極となるランドリード部４のランド電極１６の面をリー
ド部５のランド面よりも下方に配置することにより、封
止シートを用いた樹脂封止工程では、金型の押圧によっ
てランド電極１６が封止シート２０に食い込んで密着す
るため、ランド電極１６の面に封止樹脂が回り込むこと
がなく、結果として、ランドリード部４のランド電極１
６の面への樹脂バリの発生を抑えることができるもので
ある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、従来のビーム状の
リードを備えたリードフレームに加えて、外部端子とな
るランド電極を備えたリードを有したリードフレームに
関するもので、それを用いて半導体素子を搭載し、外囲
を樹脂で封止したランド・グリッド・アレイ（ＬＧＡ）
型の樹脂封止型半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
【０００３】以下、従来の樹脂封止型半導体装置に使用
するリードフレームについて説明する。
【０００４】図２２は、従来のリードフレームの構成を
示す平面図である。図２２に示すように、従来のリード
フレームは、フレーム枠１０１と、そのフレーム枠１０
１内に、半導体素子が載置される矩形状のダイパッド部
１０２と、ダイパッド部１０２を支持する吊りリード部
１０３と、半導体素子を載置した場合、その載置した半
導体素子と金属細線等の接続手段により電気的接続する
ビーム状のインナーリード部１０４と、そのインナーリ
ード部１０４と連続して設けられ、外部端子との接続の
ためのアウターリード部１０５と、アウターリード部１
０５どうしを連結固定し、樹脂封止の際の樹脂止めとな
るタイバー部１０６とより構成されていた。
【０００５】なお、リードフレームは、図２２に示した
構成よりなるパターンが１つではなく、複数個、左右、
上下に連続して配列されたものである。
【０００６】次に従来の樹脂封止型半導体装置について
説明する。図２３は、図２２に示したリードフレームを
用いた樹脂封止型半導体装置を示す断面図である。
【０００７】図２３に示すように、リードフレームのダ
イパッド部１０２上に半導体素子１０７が搭載され、そ
の半導体素子１０７とインナーリード部１０４とが金属
細線１０８により電気的に接続されている。そしてダイ
パッド部１０２上の半導体素子１０７、インナーリード
部１０４の外囲は封止樹脂１０９により封止されてい
る。封止樹脂１０９の側面からはアウターリード部１０
５が突出して設けられ、先端部はベンディングされてい
る。
【０００８】従来の樹脂封止型半導体装置の製造方法
は、図２４に示すように、リードフレームのダイパッド
部１０２上に半導体素子１０７を接着剤により接合した
後（ダイボンド工程）、半導体素子１０７とインナーリ
ード部１０４の先端部とを金属細線１０８により接続す
る（ワイヤーボンド工程）。その後、半導体素子１０７
の外囲を封止するが、封止領域はリードフレームのタイ
バー部１０６で包囲された領域内を封止樹脂１０９によ
り封止し、アウターリード部１０５を外部に突出させて
封止する（樹脂封止工程）。そしてタイバー部１０６で
封止樹脂１０９の境界部をカッティングし、各アウター
リード部１０５を分離し、フレーム枠１０１を除去する
とともに、アウターリード部１０５の先端部をベンディ
ングすることにより（タイバーカット・ベンド工程）、
図２３に示した構造の樹脂封止型半導体装置を製造する
ことができる。ここで図２４において、破線で示した領
域が封止樹脂１０９で封止する領域である。
【０００９】
【発明が解決しようとする課題】しかしながら従来のリ
ードフレームでは、半導体素子が高集積化し、多ピンと
なった場合、インナーリード部（アウターリード部）の
幅の形成には限界があり、多ピンに対応しようとする場
合は、インナーリード部（アウターリード部）の数が多
くなるため、リードフレーム自体が大きくなり、結果と
して樹脂封止型半導体装置も大きくなり、要望される小
型、薄型の樹脂封止型半導体装置は実現できないという
課題があった。また、半導体素子の多ピン対応としてリ
ードフレームのサイズを変更せず、インナーリード部を
増加させる場合は、１本当たりのインナーリード部の幅
を細くしなければならず、リードフレーム形成のエッチ
ング等の加工で課題が多くなってしまう。
【００１０】また最近は面実装タイプの半導体装置とし
て、底面に外部電極（ボール電極、ランド電極）を設け
たキャリア（配線基板）上に半導体素子を搭載し、電気
的接続を行った後、そのキャリアの上面を樹脂封止した
半導体装置であるボール・グリッド・アレイ（ＢＧＡ）
タイプやランド・グリッド・アレイ（ＬＧＡ）タイプの
半導体装置がある。このタイプの半導体装置はその底面
側でマザー基板と実装する半導体装置であり、今後、こ
のような面実装タイプの半導体装置が主流になりつつあ
る。したがって、このような動向に対応するには、従来
のリードフレーム、そのリードフレームを用いた樹脂封
止型半導体装置では、対応できないという大きな課題が
顕在化してきている。
【００１１】従来の樹脂封止型半導体装置では、封止樹
脂の側面にアウターリード部よりなる外部リードが突出
して設けられており、その外部リードと基板電極とを接
合して実装するものであるため、ＢＧＡタイプ，ＬＧＡ
タイプの半導体装置に比べて、基板実装の信頼性は低い
ものとなってしまう。また、ＢＧＡタイプ，ＬＧＡタイ
プの半導体装置は、配線基板を用いているため、コスト
的に高価となるという課題がある。
【００１２】本発明は前記した従来の課題および今後の
半導体装置の動向に対応できるリードフレームタイプの
樹脂封止型半導体装置を提供するものであり、底面側で
基板実装できる半導体装置をフレーム体を用いて構成す
ることを目的とするものである。そしてパッケージ底面
で外部端子を列構成で配置し、また各外部電極の表面が
確実に露出し、樹脂バリの発生を防止できるリードフレ
ームとそれを用いた樹脂封止型半導体装置の製造方法を
提供するものである。
【００１３】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明のリードフレームは、金属板よりなる
フレーム本体と、前記フレーム本体の略中央領域内に配
設された半導体素子搭載用のダイパッド部と、先端部で
前記ダイパッド部を支持し、他端部でフレーム枠と接続
した吊りリード部と、少なくとも先端部が前記ダイパッ
ド部に向かって延在し、他端部が前記フレーム枠と接続
し、底面がランド電極となる第１のリード部と、前記第
１のリード部の先端部領域に延在してその先端部が配置
され、他端部が前記フレーム枠と接続し、底面がランド
電極となる第２のリード部とよりなり、前記第１のリー
ド部の底面のランド電極と前記第２のリード部の底面の
ランド電極とで２列のランド電極を構成し、少なくとも
第２のリード部はそのランド電極部分が前記第１のリー
ド部のランド電極面より下方に位置するように半切断プ
レスによって下方に配置される構成を有し、かつ前記ラ
ンド電極部分が傾斜角を有してその先端部が下方に傾斜
して配置されているリードフレームである。
【００１４】具体的には、ランド電極の傾斜角は３〜１
５度であるリードフレームである。
【００１５】また、本発明の樹脂封止型半導体装置の製
造方法は、金属板よりなるフレーム本体と、前記フレー
ム本体の略中央領域内に配設された半導体素子搭載用の
ダイパッド部と、先端部で前記ダイパッド部を支持し、
他端部でフレーム枠と接続した吊りリード部と、少なく
とも先端部が前記ダイパッド部に向かって延在し、他端
部が前記フレーム枠と接続し、底面がランド電極となる
第１のリード部と、前記第１のリード部の先端部領域に
延在してその先端部が配置され、他端部が前記フレーム
枠と接続し、底面がランド電極となる第２のリード部と
よりなり、前記第１のリード部の底面のランド電極と前
記第２のリード部の底面のランド電極とで２列のランド
電極を構成し、少なくとも第２のリード部はそのランド
電極部分が前記第１のリード部のランド電極面より下方
に位置するように半切断ブレスによって下方に配置さ
れ、かつ前記ランド電極部分が傾斜角を有してその先端
部が下方に傾斜して配置される構成を有しているリード
フレームを用意する工程と、前記用意したリードフレー
ムの前記ダイパッド部上に半導体素子を搭載する工程
と、前記ダイパッド部上に搭載した前記半導体素子の主
面上の電極パッドと、前記リードフレームの第１のリー
ド部、第２のリード部の各上面とを金属細線により接続
する工程と、前記リードフレームの裏面側の少なくとも
ダイパッド部、第１のリード部、第２のリード部の各底
面に封止シートを密着させる工程と、少なくとも前記第
１のリード部、第２のリード部の端部に押圧力を付加
し、前記第１のリード部のランド電極面と第２のリード
部のランド電極面とを前記封止シートに押圧した状態
で、前記リードフレームの上面側として前記半導体素
子、ダイパッド部、金属細線の領域を封止樹脂により樹
脂封止する工程と、樹脂封止後に前記封止シートを前記
リードフレームより除去する工程とよりなる樹脂封止型
半導体装置の製造方法である。
【００１６】具体的には、少なくとも第１のリード部、
第２のリード部の端部に押圧力を付加し、前記第１のリ
ード部のランド電極面と第２のリード部のランド電極面
とを封止シートに押圧した状態で、前記リードフレーム
の上面側として半導体素子、ダイパッド部、金属細線の
領域を封止樹脂により樹脂封止する工程では、前記押圧
力の付加の際、前記第１のリード部のランド電極面が封
止シートに押圧された状態を構成するとともに、第２の
リード部のランド電極面が封止シートに押圧されて食い
込んだ状態を構成し、ランド電極面に封止樹脂が回り込
まない樹脂封止型半導体装置の製造方法である。
【００１７】前記構成の通り、本発明のリードフレーム
は、樹脂封止型半導体装置を構成した際、その外部電極
となるランド電極をリード体として設けたものであり、
半導体素子を搭載し、金属細線で半導体素子と各リード
とを接続し、樹脂封止して樹脂封止型半導体装置を構成
した際、樹脂封止型半導体装置の底面、すなわちパッケ
ージ底面領域内には、ランドリード部のランド部の底面
が配置され、そのランド部の外側にはリード部の底面が
配置されて２列配置の外部端子を構成するものであり、
ＬＧＡ（ランド・グリッド・アレイ）型パッケージを構
成することができる。
【００１８】また本発明のリードフレームを用いること
により、第２のリード部のランド電極は、半切断プレス
による半切断部によって第１のリード部のランド電極面
よりも下方に配置され、かつ傾斜角を有してその先端部
が下方に傾斜しているので、押圧力によってそのランド
電極の面が封止シートに食い込んで密着するため、樹脂
封止の注入圧による第２のリード部の浮き上がりを防止
し、ランド電極の面に封止樹脂が回り込むことがなく、
第２のリード部のランド電極の面への樹脂バリの発生を
抑えることができるものである。
【００１９】
【発明の実施の形態】以下、本発明のリードフレームと
それを用いた樹脂封止型半導体装置およびその製造方法
の主とした実施形態について図面を参照しながら説明す
る。
【００２０】まず本実施形態のリードフレームについて
説明する。
【００２１】図１は本実施形態のリードフレームを示す
平面図である。図２は本実施形態のリードフレームのリ
ード部分を示す拡大図であり、図１における円内部分の
拡大図として、図２（ａ）は平面図であり、図２（ｂ）
は図２（ａ）のＡ−Ａ１、Ｂ−Ｂ１箇所の各断面図であ
る。なお、図１において、二点鎖線で示した領域は、本
実施形態のリードフレームを用いて半導体素子を搭載
し、樹脂封止する際の封止領域を示している。
【００２２】図１，図２に示すように本実施形態のリー
ドフレームは、銅材または、４２−アロイ等の通常のリ
ードフレームに用いられている金属板よりなり、半導体
素子を搭載するダイパッド部１と、その末端でフレーム
枠２と接続し、先端部でダイパッド部１の四隅を支持す
る吊りリード部３と、その先端部がダイパッド部１に対
向し、末端部がフレーム枠２と接続して配置された直線
状のランドリード部４（第２のリード部）と直線状のリ
ード部５（第１のリード部）とよりなるリードフレーム
であり、ランドリード部４とリード部５はそれぞれその
底面で外部端子（ランド部）を構成するものであり、リ
ード部５はその底面に加えて外方側面でも外部端子とし
て実装基板と接続できるものである。
【００２３】そして詳細には、ダイパッド部１にはその
表面の略中央部分に円形の突出部６が設けられ、その突
出部６は、ダイパッド部１を構成している平板に対して
プレス加工により半切断状態のプレスを施し、上方に突
出させたものである。この突出部６が実質的に半導体素
子を支持する部分となり、半導体素子を搭載した際、ダ
イパッド部１の突出部６を除く表面と半導体素子裏面と
の間には間隙が形成されるよう構成されている。またダ
イパッド部１の表面の突出部６を包囲する領域には溝部
７が設けられ、半導体素子を搭載し、樹脂封止した際に
封止樹脂がその溝部７に入り込むように設けられてい
る。本実施形態では溝部７は円形の環状の溝部７を設け
たものである。この溝部７により、ダイパッド部１の突
出部６上に接着剤により半導体素子を搭載し、樹脂封止
した際に封止樹脂がその溝部７に入り込むため、熱膨張
による応力でダイパッド部１の表面と封止樹脂との間に
樹脂剥離が発生しても、その剥離自体を溝部でトラップ
することができ、信頼性低下を防止することができるも
のである。もちろん、溝部７の構成としては、環状の構
成以外、部分的に溝部を連結した構成でもよく、その数
も２本以上の３本，４本、または１本でもよいが、ダイ
パッド部１の大きさと搭載する半導体素子の大きさによ
り設定することができる。
【００２４】また、本実施形態のリードフレームのラン
ドリード部４とリード部５は、フレーム枠２と接続した
状態では交互配列の並列配置となっており、ダイパッド
部１に対向する配置においては、ランドリード部４の先
端部がリード部５の先端部よりもダイパッド部１側に延
在し、それら先端部どうしは平面配置上、千鳥状に配置
されているものである。この配置は、半導体素子を搭載
し、樹脂封止した際には、パッケージ底面に２列の外部
端子が千鳥状に配置されるようにしたものであり、ラン
ドリード部４の先端部底面とリード部５の底面とがパッ
ケージ底面に配置されるものである。そして特に図２に
示すように、ランドリード部４は直線形状のリードであ
り、その先端部の底面部分に外部端子となる先端部が曲
率を有したランド部８が形成されており、ランド部８を
形成する部分以外はハーフエッチ加工により厚みが薄く
加工され、ランド部８はリード本来の厚みを有するもの
である。
【００２５】すなわちランドリード部４においてランド
部８は下方に突出した形状を有し、ランドリード部４自
体は上面が下面よりも広い面積を有している。なお図１
では、ランドリード部４の先端底面の破線で示した部分
がランド部８を示し、図２では格子状ハッチング領域が
ハーフエッチされている部分を示している。またリード
部５は同様に図２に示すように、その先端部の外周部分
がハーフエッチ加工により薄厚に加工され、先端部が幅
広部９を有し、その幅広部９の根本付近には溝部１０が
設けられている。また先端部の底面には先端部が曲率を
有した形状でランド部が形成されている。図１，図２に
おいてハッチングを付した部分が溝部１０である。本実
施形態のリードフレームを用いて半導体素子を搭載し、
樹脂封止した際、リード部５自体は底面と側面が露出さ
れる片面封止構成となるため、従来のようなフルモール
ドパッケージのリード部とは異なり、封止樹脂による応
力、基板実装後の応力がリード部に印加される場合があ
る。しかし、この溝部１０により、封止樹脂による応
力、基板実装後の応力によりリード部５自体に応力が印
加されても、溝部１０で応力を吸収できるものであり、
金属細線の接続部分の破壊を防止し、実装後の製品の信
頼性を維持できるものである。なお、ここでランドリー
ド部４のランド部８の表面領域、リード部５の幅広部９
は金属細線が接続されるボンディングパッドを構成する
ものである。
【００２６】本実施形態のリードフレームは、ランドリ
ード部４、リード部５は互いに直線状のリードであっ
て、それら底面のランド部８を構成する部分は、先端部
が曲率を有した形状であり、また互いに直線状であるた
め、パッケージ配置において、ランド部８どうしは千鳥
状を構成するものである。
【００２７】また、本実施形態のリードフレームのダイ
パッド部１の突出部６を包囲する領域に相当する底面に
は、矩形状の環状の溝部１１を設けている。この溝部１
１により、ダイパッド部１の底面にハンダ等の接合材料
を用いて基板実装した際、ハンダの余分な広がりを防止
し、実装精度を向上させるとともに、半導体素子からの
放熱作用によるダイパッド部１自体の応力を吸収できる
ものである。また本実施形態では溝部１１を１つとして
いるが、ダイパッド部１の底面の外周部近傍にも環状の
溝部を形成してもさらなる実装精度向上を達成できる。
さらに吊りリード部３にダミーランド部を設けたり、吊
りリード部３に屈曲部を設けてもよい。
【００２８】なお、ランドリード部４、リード部５の数
は、搭載する半導体素子のピン数などにより、その数を
適宜設定できるものである。また本実施形態のリードフ
レームはその表面がメッキ処理されたものであり、必要
に応じて例えば、ニッケル（Ｎｉ），パラジウム（Ｐ
ｄ）および金（Ａｕ）などの金属が積層されて適宜メッ
キされているものである。また本実施形態のリードフレ
ームは図１に示したようなパターンが１つよりなるもの
ではなく、左右・上下に連続して形成できるものであ
る。
【００２９】本実施形態のリードフレームにより、半導
体素子を搭載し、金属細線で半導体素子と各リードとを
接続し、樹脂封止して樹脂封止型半導体装置を構成した
際、樹脂封止型半導体装置の底面、すなわちパッケージ
底面には、ランドリード部４の先端部が曲率を有したラ
ンド部８の底面が配置され、そのランド部８の外側には
リード部５の先端部が曲率を有した底面部分が配置され
て千鳥状の２列配置の外部端子を構成するものであり、
ＬＧＡ（ランド・グリッド・アレイ）型パッケージを構
成することができる。そして本実施形態のリードフレー
ムを用いて樹脂封止型半導体装置を構成することによ
り、ダイパッド部１の表面には溝部７が設けられてお
り、樹脂封止後の樹脂剥離が起こっても、その剥離を溝
部７でトラップできるため、樹脂封止型半導体装置とし
て信頼性を維持できるものである。その他、放熱特性の
向上、基板実装時のハンダ接合の精度向上、大きい面積
の半導体素子を搭載できるなどの利点もある。
【００３０】次に本発明の樹脂封止型半導体装置につい
て図面を参照しながら説明する。図３は本実施形態に係
る樹脂封止型半導体装置を示す平面図であり、図４は本
実施形態に係る樹脂封止型半導体装置を示す底面図であ
り、図５，図６は本実施形態に係る樹脂封止型半導体装
置を示す断面図である。図５の断面図は、図３における
Ｃ−Ｃ１箇所、図４におけるＥ−Ｅ１箇所の断面を示
し、図６の断面図は、図３におけるＤ−Ｄ１箇所、図４
におけるＦ−Ｆ１箇所の断面を示す。また本実施形態で
は図１，図２に示したリードフレームを例として用いた
樹脂封止型半導体装置である。
【００３１】図３，図４，図５および図６に示すよう
に、本実施形態の樹脂封止型半導体装置は、表面に突出
部６と、その突出部６を包囲する円形または矩形または
それらの組み合わせの環状の溝部７と、底面に環状の溝
部１１を有したダイパッド部１と、そのダイパッド部１
の突出部６上に銀ペースト等の導電性接着剤（図示せ
ず）を介して搭載された半導体素子１２と、表面に溝部
１０を有し、底面が露出したリード部５と、リード部５
の先端部領域よりもダイパッド部１側に延在して配置さ
れ、その先端部の底面が露出してランド電極を構成する
ランドリード部４と、半導体素子１２の主面の電極パッ
ド（図示せず）とランドリード部４、リード部５のボン
ディングパッド部１３とを電気的に接続した金属細線１
４と、ダイパッド部１の底面を除く領域、搭載された半
導体素子１２、ランドリード部４の底面を除く領域、リ
ード部５の外部側面と底面とを除く領域、および金属細
線１４を封止した封止樹脂１５とよりなるものである。
そして封止樹脂１５よりなるパッケージ部より露出した
ランドリード部４の先端部底面と、リード部５の外部側
面と底面とは、プリント基板等の実装基板への実装の
際、外部電極を構成するランド電極１６を構成してお
り、リード部５の底面とその先端部領域のランドリード
部４の先端部底面とが露出して千鳥状の２列ランド構成
を有しているものである。そしてランド電極１６は封止
樹脂１５より露出しているが、２０［μｍ］程度の段差
を有して突出して露出しているものであり、基板実装時
のスタンドオフを有しているものである。同様にダイパ
ッド部１の底面も突出して露出しているものであり、基
板実装時はハンダ接合により放熱効率を向上させること
ができる。さらに、ダイパッド部１の底面には、凹部１
７が形成されており、これは突出部６をダイパッド部１
の上面にプレス加工による半切断状態で形成しているた
め、その突出量分の凹部が対応して底面に形成されてい
るものである。本実施形態では、２００［μｍ］の金属
板よりなるダイパッド部１（リードフレーム厚）の厚み
に対して、１４０［μｍ］〜１８０［μｍ］（金属板自
体の厚みの７０［％］〜９０［％］）突出した突出部６
を形成している。
【００３２】また、ランドリード部４、リード部５にお
けるボンディングパッド部１３の面積は、１００［μ
ｍ］以上のワイヤーボンドができる大きさであればよ
く、高密度な電極配列が可能であり、小型・薄型の樹脂
封止型半導体装置を実現できるものである。さらに本実
施形態の構造により、多ピン化に対応でき、高密度面実
装型の樹脂封止型半導体装置を実現できるものであり、
半導体装置自体の厚みとしても、１［ｍｍ］以下の８０
０［μｍ］程度の極めて薄型の樹脂封止型半導体装置を
実現できるものである。
【００３３】また本実施形態の樹脂封止型半導体装置
は、封止樹脂１５に封止されたランドリード部４の先端
部、リード部５の先端部の上面の面積が、封止樹脂１５
から露出、突出した側のランド電極１６側の面積よりも
大きく構成されており、封止樹脂１５との食いつきを良
好にし、密着性を向上させることができ、基板実装の際
の接続の信頼性を得ることができるものである。
【００３４】以上のように、本実施形態の樹脂封止型半
導体装置は、パッケージ底面には、ランドリード部４の
ランド電極１６の底面が配置され、そのランド電極１６
の外側にはリード部５の底面であるランド電極１６が配
置されて千鳥状の２列配置の外部端子を構成するもので
あり、ＬＧＡ（ランド・グリッド・アレイ）型パッケー
ジを構成することができる。またダイパッド部１の表面
には溝部７が設けられており、半導体素子１２の裏面と
ダイパッド部１表面との間で封止樹脂１５の樹脂剥離が
起こっても、その剥離を溝部７でトラップできるため、
樹脂封止型半導体装置として信頼性を維持できるもので
ある。その他、放熱特性の向上、基板実装時のハンダ接
合の精度向上、大きい面積の半導体素子を搭載できるな
どの利点もある。
【００３５】さらに本実施形態の樹脂封止型半導体装置
は、従来のように配線基板、回路基板を用いず、リード
フレームを用いたＬＧＡ型の樹脂封止型半導体装置にお
いて、基板実装の実装強度を向上させた樹脂封止型半導
体装置である。図７は図６に示した本実施形態の樹脂封
止型半導体装置の実装状態の一例を示す断面図である。
【００３６】図７に示すように、本実施形態の樹脂封止
型半導体装置は、パッケージ底面のランド電極１６とプ
リント基板等の実装基板１８とをハンダ等の接合剤１９
により接続し、実装している。ここでランドリード部の
底面のランド電極はその底面部分のみが接合剤と接触し
て実装されているが、リード部５のランド電極１６はそ
の底面部分が接合剤１９と接触して実装されることに加
えて、リード部５の外部側面が露出していることによ
り、接合剤１９がそのリード部５の側面とも接触して実
装されている。
【００３７】すなわち、通常はランド電極として、その
底面部分のみが接合剤を介して実装基板に接合されるも
のであるが、本実施形態では、列構成のランド電極にお
いて外側のランド電極は、リード部５よりなるものであ
り、その外側部分はパッケージ部分（封止樹脂１５）よ
り露出しているので、その外部側面に対して、接合剤を
設けることにより、底面＋側面の２点接合構造となり、
実装基板との接続の実装強度を向上させ、接続の信頼性
を向上させることができる。これは通常のリードフレー
ムＬＧＡ型半導体装置では達成できなかった実装構造で
あり、本実施形態では、ランド電極の構成をランド電
極、リード型ランド電極の２種類で２列構成としている
ため、パッケージの外側にも接続部分を設けることがで
き、底面＋側面の２点接合構造により、接続の信頼性を
向上させることができる革新的な構造を有している。
【００３８】以上、本実施形態で示したようなリードフ
レームを用いることにより、半導体素子を搭載し、樹脂
封止することにより、樹脂封止型半導体装置の底面部分
に半導体素子と電気的に接続したランド電極を直線状ま
たは千鳥状の２列で配列することができる。その結果、
面実装タイプの半導体装置が得られ、従来のようなリー
ド接合による実装に比べて、基板実装の信頼性を向上さ
せることができる。
【００３９】また本実施形態の樹脂封止型半導体装置
は、従来のＢＧＡタイプの半導体装置のように、ランド
電極を設けた回路基板等の基板を用いるものでなく、リ
ードフレームという金属板からなるフレーム本体からＬ
ＧＡ型の半導体装置を構成するものであり、量産性、コ
スト性などの面においては、従来のＢＧＡタイプの半導
体装置よりも有利となる。
【００４０】また本実施形態の樹脂封止型半導体装置で
は、列構成のランド電極において外側のランド電極は、
リード部よりなるものであり、その外側部分の側端はパ
ッケージ部分より露出しているので、その外部側面に対
して、接合剤を設けることによりフィレットが形成さ
れ、底面＋側面の２点接合構造となり、実装基板との接
続の実装強度を向上させ、接続の信頼性を向上させるこ
とができる。これは通常のリードフレームＬＧＡ型半導
体装置では達成できなかった実装構造であり、本実施形
態では、ランド電極の構成をランド電極、リード型ラン
ド電極の２種類で２列構成としているため、パッケージ
の外側にも接続部分を設けることができ、底面＋側面の
２点接合構造により、実装強度を向上させることができ
る構造である。
【００４１】次に本発明の樹脂封止型半導体装置の製造
方法の実施形態について図面を参照しながら説明する。
図８〜図１３は本実施形態の樹脂封止型半導体装置の製
造方法を示す工程ごとの断面図である。なお、本実施形
態では、図１に示したようなリードフレームを用いてＬ
ＧＡ型の樹脂封止型半導体装置を製造する形態を説明す
る。また本実施形態では便宜的にランドリード部４の断
面方向の図を用いて説明するので、図中、リード部５は
示されていない。
【００４２】まず図８に示すように、金属板よりなるフ
レーム本体と、そのフレーム本体の開口した領域内に配
設されて、表面に突出部６と、その突出部６を包囲する
円形または矩形の環状の溝部７と、底面に環状の溝部１
１と凹部１７を有した半導体素子搭載用のダイパッド部
１と、先端部でそのダイパッド部１を支持し、他端部で
フレーム枠（図示せず）と接続した吊りリード部（図示
せず）と、図示されないが、底面がランド電極となり、
その先端部表面に金属細線が接続される幅広のボンディ
ングパッド部を有し、そのボンディングパッド部の近傍
に溝部が設けられ、規則性を有して配列され、他端部が
フレーム枠と接続したリード部と、底面がランド電極１
６となり、その先端部表面に金属細線が接続される幅広
のボンディングパッド部１３を有し、上面が下面よりも
面積的に大きく、前記したリード部の先端部に千鳥状に
その先端部が配置されてそのリード部とともに２列構成
を形成し、他端部がフレーム枠と接続したランドリード
部４とを有するリードフレームを用意する。
【００４３】次に図９に示すように、用意したリードフ
レームのダイパッド部１の突出部６上に銀ペースト等の
導電性接着剤を介して半導体素子１２をその主面を上に
して接合する。
【００４４】次に図１０に示すように、ダイパッド部１
上に接合により搭載した半導体素子１２の主面上の電極
パッドと、リードフレームのランドリード部４、リード
部（図示せず）の各上面のボンディングパッド部１３と
を金属細線１４により電気的に接続する。ここで金属細
線１４が接続される各ボンディングパッド部の面積は、
一例として１００［μｍ］以上である。
【００４５】次に図１１に示すように、リードフレーム
の裏面側、すなわちダイパッド部１の底面、ランドリー
ド部４のランド電極１６、リード部（図示せず）の各底
面に密着するようにリードフレームの裏面側に封止テー
プまたは封止シート２０を密着させる。ここで使用する
封止シート２０は、リードフレームに対して接着力がな
く、樹脂後は容易にピールオフ等により除去できる樹脂
シートであり、樹脂封止工程でのリードフレームの裏面
側への封止樹脂の回り込みを確実に防止でき、その結
果、ダイパッド部１、ランドリード部４、リード部（図
示せず）の裏面への樹脂バリの付着を防止できる。その
ため、樹脂封止後の樹脂バリ除去のためのウォータージ
ェット工程を省略することができる。
【００４６】次に図１２に示すように、封止シート２０
を密着させた状態でリードフレームの上面側を封止樹脂
１５により樹脂封止し、半導体素子１２、ダイパッド部
１、金属細線１４の領域を樹脂封止する。通常は上下封
止金型を用いたトランスファーモールドにより片面封止
を行う。すなわち、ダイパッド部１、ランドリード部
４、リード部（図示せず）の底面部分を除いた片面封止
構造となる。また特にランドリード部４、リード部（図
示せず）のフレーム枠２と接続した部分、つまり樹脂封
止されないリード部分を封止シート２０を介して上下金
型の第１の金型により第２の金型に対して押圧すること
により、ランドリード部４、リード部（図示せず）の各
底面を封止シート２０に押圧、密着させた状態で樹脂封
止することにより、樹脂バリの発生を防止するととも
に、ランドリード部４、リード部（図示せず）の各底面
をパッケージ底面（封止樹脂１５底面）からスタンドオ
フを有して配置させることができる。
【００４７】なお、封止シート２０のリードフレーム裏
面への密着、貼付は、樹脂封止する封止用の上下金型に
予め供給しておいた封止シートを樹脂封止前に密着させ
てもよいし、樹脂封止前に別工程で封止シートをリード
フレームに密着、貼付したものを封止金型に供給し、樹
脂封止してもよい。
【００４８】次に図１３に示すように、樹脂封止後は封
止シートをピールオフ等により除去した後、吊りリード
部やランドリード部４、リード部の各リード部のフレー
ム枠と接続した部分を切断する。この段階で実質的に各
リード部の端部が樹脂封止したパッケージの側面と同一
面に配列するように切断する。そしてランドリード部
４、リード部の底面はランド電極１６を構成し、またリ
ード部の外側の側面部分も外部電極を構成し、ダイパッ
ド部１の底面も露出し、放熱構造を有するものである。
【００４９】以上、本実施形態の樹脂封止型半導体装置
の製造方法により、パッケージ底面の内側列には、ラン
ドリード部４のランド電極１６の底面が配置され、その
ランド電極１６の外側列にはリード部の底面であるラン
ド電極が配置されて直線状もしくは千鳥状の２列配置の
外部端子を構成するものであり、ＬＧＡ（ランド・グリ
ッド・アレイ）型パッケージを構成することができる。
さらに、ランド電極の構成をランド電極、リード型ラン
ド電極の２種類で２列構成としているため、パッケージ
の外側にも接続部分を設けることができ、底面＋側面の
２点接合構造により、接続の信頼性を向上させることが
できる樹脂封止型半導体装置を実現することができる。
【００５０】次に、本実施形態で示したリードフレーム
の構造では、別途、新たな問題が顕在化してきている。
【００５１】以下、図面を参照して説明する。図１４は
本実施形態のリードフレームにおける通常のランドリー
ド部４（２列目リード）の一部分を拡大して示した図面
であり、図１４（ａ）は平面図、図１４（ｂ）は図１４
（ａ）のＧ−Ｇ１箇所の断面図である。図１５は樹脂封
止する場合の注入した樹脂によるランドリード部４、リ
ード部５に対する影響を示す部分的な断面図である。図
１６は図１５と同様、ランドリード部４の部分の注入し
た樹脂によるランドリード部４、リード部５に対する影
響を示す部分的な断面図である。図１７は樹脂封止後の
樹脂封止型半導体装置の一部分を示す断面図である。
【００５２】図１４に示すように通常の第２のリード部
であるランドリード部４は、ランド部８をその先端に有
し、底面はランド電極１６となるものである。しかし樹
脂封止の際は、図１５に示すように、ランドリード部４
の端部（フレーム枠側）は第１の金型２１により第２の
金型２２に対して封止シート２０を介して押圧される
が、押圧される箇所からランドリード部４のランド部８
が距離的に離れており、ランド部８のランド電極１６が
封止シート２０に対して密着する力が弱くなってしま
う。その結果、矢印に示される注入した封止樹脂の注入
圧により、ランドリード部４のランド部８のランド電極
１６が封止シート２０から浮き上がり、剥離した状態で
樹脂封止されてしまう。なお、第１のリード部であるリ
ード部５の場合は押圧される箇所から距離的に短いた
め、押圧力でリード部５の底面は封止シート２０に密着
し、封止シート２０から剥離するようなことはない。
【００５３】このような状態で樹脂封止されると、図１
７に示すように、封止樹脂がランドリード部４の底面
（ランド電極１６）に回り込み、ランドリード部４のラ
ンド電極１６の表面に樹脂バリ２３が形成され、外部電
極として機能しないという問題が発生し得る。このよう
な問題に対して、ランドリード部４の底面を確実に封止
シート２０に密着させ、樹脂バリ２３を防止することは
技術的に重要な課題となっている。
【００５４】以下、本発明のリードフレームとそれを用
いた樹脂封止型半導体装置の製造方法について、課題解
決のための実施形態について図面を参照しながら説明す
る。
【００５５】ここでは、ランドリード部４のランド電極
１６の表面を確実に封止シートに密着させることができ
る実施形態について説明する。
【００５６】図１８は本実施形態のリードフレームのラ
ンドリード部を示す図であり、リードフレームとしては
図１に示したリードフレーム構成と基本構成は同様なも
のであるが、第２のリード部であるランドリード部４の
構成と作用とが異なるものであり、少なくともランドリ
ード部４において、ランドリード部４には封止シートに
食い込み、密着する構成が設けられているものである。
図１８において、図１８（ａ）は平面図であり、図１８
（ｂ）は図１８（ａ）のＨ−Ｈ１箇所の断面図であり、
ランド電極面の段差の比較として第１のリード部である
リード部５を破線で示している。
【００５７】本実施形態のリードフレームは、同様に金
属板よりなるフレーム本体と、そのフレーム本体の開口
した領域内に配設されて、表面に突出部と、その突出部
を包囲する円形または矩形の環状の溝部と、底面に環状
の溝部と凹部を有した半導体素子搭載用のダイパッド部
と、先端部でそのダイパッド部を支持し、他端部でフレ
ーム枠と接続した吊りリード部と、底面がランド電極と
なり、その先端部表面に金属細線が接続される幅広のボ
ンディングパッド部を有し、そのボンディングパッド部
の近傍に溝部が設けられ、規則性を有して配列され、他
端部がフレーム枠と接続したリード部と、底面がランド
電極となり、その先端部表面に金属細線が接続される幅
広のボンディングパッド部を有し、前記したリード部の
先端部に千鳥状にその先端部が配置されてそのリード部
とともに２列構成を形成し、他端部がフレーム枠と接続
したランドリード部とを有するリードフレームであっ
て、図１８に示すように、特にランドリード部４は、少
なくともランド部８のランド電極１６を構成する以外の
部分は薄厚で構成され、そのランド電極１６を構成する
部分が下方に突出して構成されており、ランド電極１６
の根本付近には半切断プレスによる半切断部２４が設け
られ、ランド部８自体が下方に配置され、ランドリード
部４のランド電極１６面が第１のリード部であるリード
部のランド電極面よりも下方に配置されている。つま
り、ランドリード部４のランド電極１６の面はリード部
５のランド電極１６の面よりも半切断プレスによる半切
断部２４の分（図中のスペースＳ）だけ下方に配置され
ている。
【００５８】さらに本実施形態では、ランド部８自体
は、傾斜角θをもって下方にその先端部が傾いて形成さ
れているものであり、よりランド部８の先端部が封止シ
ートに食い込んで密着するように配置されているもので
ある。ここで傾斜角θは、３度〜１５度であって、好ま
しくは本実施形態では５度としている。またプレス加工
による半切断部２４の段差は２０［μｍ］であり、また
ランドリード部４のランド部８と接続したリード部分
は、リード部自体の圧延による幅広部２５を有してい
る。
【００５９】図１８に示すようにランドリード部４のラ
ンド電極１６の根本付近の部分に半切断部２４を設け、
ランド部８自体を傾斜角θをもって下方に配置させ、そ
のランド電極１６の面をリード部５のランド電極１６の
面よりも下に配置することにより、樹脂封止の際の金型
による押圧力でランドリード部４のランド電極１６の面
が封止シートに食い込んで密着した状態を形成する。し
たがって、ランドリード部４の浮き上がりを防止し、ラ
ンドリード部４のランド電極１６の面が封止シートに密
着するため、ランド電極１６の面に封止樹脂が回り込む
ことがなく、結果として、ランドリード部４のランド電
極１６の面への樹脂バリの発生を抑えることができるも
のである。
【００６０】なお、本実施形態の半切断部２４のプレス
加工による半切断量については、ランドリード部４のフ
レーム枠と接続した端部から先端までの距離や、金型に
よる押圧の際の押圧力により適宜、設定するが、通常、
リード厚が２００［μｍ］程度の場合は、半切断プレス
を行い、２０［μｍ］程度、段差を形成する。
【００６１】次に本実施形態で示したランドリード部４
に特徴を有するリードフレームを用いて樹脂封止型半導
体装置を製造する実施形態について説明する。
【００６２】なお、本実施形態のリードフレームを用い
て樹脂封止型半導体装置を製造するプロセスについて
も、前記した基本的な実施形態の図８〜図１３に示した
工法と同様であるため省略し、ここでは樹脂封止工程に
おける本実施形態のリードフレームの特にランドリード
部４による作用効果について図面を参照しながら説明す
る。
【００６３】図１９は本実施形態のリードフレームを用
いて樹脂封止する際の封止シート２０とランドリード部
４のランド電極１６との密着性を得るメカニズムを示す
断面図である。
【００６４】図１９に示すように、リード部５のランド
電極１６面よりも傾斜角θをもって下方に配置したラン
ドリード部４のランド電極１６面が封止シート２０に押
圧されて、確実に食い込み、密着する。
【００６５】すなわち、封止シート２０を用いた樹脂封
止工程では、少なくとも第１のリード部であるリード部
５、第２のリード部であるランドリード部４の端部に金
型によって押圧力を付加し、リード部５のランド電極１
６面とランドリード部４のランド電極１６面とを封止シ
ート２０に押圧した状態で、リードフレームの上面側と
して半導体素子、ダイパッド部、金属細線の領域を封止
樹脂により樹脂封止するが、この押圧力の付加の際、リ
ード部５のランド電極１６面が封止シート２０に押圧さ
れた状態を構成するとともに、リード部５のランド電極
１６面よりも傾斜角θをもって下方に配置したランドリ
ード部４のランド電極１６面が封止シート２０に押圧さ
れて、確実に食い込んだ状態を構成し、ランド電極１６
面に封止樹脂が回り込まない状態で樹脂封止するもので
ある。
【００６６】したがって、ランドリード部４の浮き上が
りを防止し、ランドリード部４のランド電極１６の面が
封止シート２０に密着して隙間がないため、ランド電極
１６の面に封止樹脂が回り込むことがなく、結果とし
て、ランドリード部４のランド電極１６の面への樹脂バ
リの発生を抑えることができるものである。図中、矢印
は封止樹脂の注入によってランドリード部４のランド電
極１６の密着力を示している。
【００６７】次に図２０，図２１を参照して本実施形態
で示したランドリード部の形成方法について説明する。
図２０，図２１はランドリード部の断面を示す断面図で
ある。
【００６８】まず図２０に示すように、相当の厚みを有
したランドリード部を形成するためのリード部材２６に
対して、目的とする傾斜角を有した半切断プレス部２７
と、リード部材２６に対して圧延加工する圧延部２８を
有した上金型２９と、上金型２９の半切断プレス部２７
に相当する凹部３０と、圧延部２８に相当する圧延部３
１とを有した下金型３２とにより挟み込み、リード部材
２６に対してプレスによる成形加工を行う。
【００６９】ここでリード部材２６の先端部はランド部
が形成される部分であり、半切断部が形成され、かつ傾
斜角をもって下方に配置される。またリード部材２６
は、ランド部と接続したリード部分と、末端部すなわち
リードフレームのフレーム枠と接続したリード部分とを
除いた部分は、上金型２９の圧延部２８，下金型３２の
圧延部３１により圧延されて、他よりも薄厚を形成さ
れ、また横方向に圧延されて幅広部が形成されるもので
ある。
【００７０】そして図２１に示すように、ランドリード
部４は、少なくともランド部８を構成する部分と末端部
３３以外は薄厚で構成され、そのランド電極１６を構成
する部分が傾斜角θをもって下方に突出して構成されて
おり、ランド電極１６の根本付近には半切断プレスによ
る半切断部２４が設けられ、ランド部８自体が下方に配
置され、ランドリード部４のランド電極１６面が第１の
リード部であるリード部のランド電極面よりも下方に配
置されているランドリード部４を得るものである。本実
施形態において、ランドリード部４の薄厚の部分の厚み
は、リード厚２００［μｍ］の場合、１３０［μｍ］で
あり、７０［μｍ］の段差を有しているものである。ま
たランド部８は２０［μｍ］の段差が半切断部２４によ
り形成されて下方に配置しているものである。傾斜角は
上記したように５度である。
【００７１】本実施形態のリードフレームを用いて樹脂
封止型半導体装置を製造することにより、樹脂封止時の
ランドリード部４のランド電極１６への樹脂バリの発生
を抑えて、封止樹脂部からランド電極が確実にスタンド
オフを有して露出した樹脂封止型半導体装置を実現する
ことができる。
【００７２】以上、実施形態で示したように、樹脂封止
の注入圧によるランドリード部４の浮き上がりを防止す
るために、予めランドリード部４のランド部を第１のリ
ード部であるリード部のランド面よりも下方に配置し、
樹脂封止の際、ランドリード部４のランド電極１６の面
が封止シート２０に密着するため、ランド電極１６の面
に封止樹脂が回り込むことがなく、ランドリード部４の
ランド電極１６の面への樹脂バリの発生を抑えることが
できるものである。
【００７３】なお、本実施形態では第１のリード部と第
２のリード部とによる２列構成のリード部を有したリー
ドフレームを例として説明したが、２列に限定するもの
ではなく、２列以上の３列，４列等の複数列を構成する
リード部を有したリードフレームに対しても有効である
ことは言うまでもない。
【００７４】
【発明の効果】以上、本発明のリードフレームにより、
従来のようなビーム状のリード電極に代えて、ランド電
極を有した樹脂封止型半導体装置を実現することができ
る。そして本発明により、樹脂封止型半導体装置の底面
のランド電極を回路基板等を用いることなく、フレーム
状態から形成でき、製造コストを低下させ、従来のよう
なリード接合による実装に比べて、基板実装の信頼性を
向上させることができる。
【００７５】また樹脂封止型半導体装置の製造方法にお
いては、従来のように突出したリード形成が必要ない
分、リードベンド工程が不要であって、樹脂封止後はパ
ッケージ底面の内側列には、ランドリード部のランド電
極の底面が配置され、そのランド電極の外側列にはリー
ド部の底面であるランド電極が配置されて直線状もしく
は千鳥状の２列配置の外部端子を構成し、ＬＧＡ型パッ
ケージを構成することができる。そして本発明の樹脂封
止型半導体装置の底面の列構成のランド電極において、
外側のランド電極はリード部よりなるものであり、その
外側部分の側端はパッケージ部分より露出しているの
で、その外部側面に対して、ハンダ等の接合剤を設ける
ことによりフィレット部が形成され、底面＋側面の２点
接合構造となり、実装基板との接続の実装強度を向上さ
せ、接続の信頼性を向上させることができる。
【００７６】さらに本発明のリードフレーム、その構造
の作用により、形成した樹脂封止型半導体装置の底面の
ランド電極面に樹脂バリの発生をなくし、外部電極の不
良、実装不良を防止した樹脂封止型半導体装置を得るこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のリードフレームを示す平
面図
【図２】本発明の一実施形態のリードフレームを示す図
【図３】本発明の一実施形態の樹脂封止型半導体装置を
示す平面図
【図４】本発明の一実施形態の樹脂封止型半導体装置を
示す底面図
【図５】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
【図６】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
【図７】本発明の一実施形態の樹脂封止型半導体装置の
実装構造を示す断面図
【図８】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図９】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図１０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図１１】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図１２】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図１３】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図１４】本発明の一実施形態のランドリード部を示す
部分的な図
【図１５】本発明の一実施形態の樹脂封止の状態を示す
部分的な断面図
【図１６】本発明の一実施形態の樹脂封止の状態を示す
部分的な断面図
【図１７】本発明の一実施形態の樹脂封止後の状態を示
す部分的な断面図
【図１８】本発明の課題解決の実施形態のリードフレー
ムのランドリード部を示す図
【図１９】本発明の課題解決の実施形態のリードフレー
ムのランドリード部を示す図
【図２０】本発明の課題解決の実施形態のリードフレー
ムのランドリード部の形成方法を示す断面図
【図２１】本発明の課題解決の実施形態のリードフレー
ムのランドリード部の形成方法を示す断面図
【図２２】従来のリードフレームを示す平面図
【図２３】従来の樹脂封止型半導体装置を示す断面図
【図２４】従来の樹脂封止型半導体装置の製造方法を示
す平面図
【符号の説明】
１ ダイパッド部 ２ フレーム枠 ３ 吊りリード部 ４ ランドリード部 ５ リード部 ６ 突出部 ７ 溝部 ８ ランド部 ９ 幅広部 １０ 溝部 １１ 溝部 １２ 半導体素子 １３ ボンディングパッド部 １４ 金属細線 １５ 封止樹脂 １６ ランド電極 １７ 凹部 １８ 実装基板 １９ 接合剤 ２０ 封止シート ２１ 第１の金型 ２２ 第２の金型 ２３ 樹脂バリ ２４ 半切断部 ２５ 幅広部 ２６ リード部材 ２７ 半切断プレス部 ２８ 圧延部 ２９ 上金型 ３０ 凹部 ３１ 圧延部 ３２ 下金型 ３３ 末端部 １０１ フレーム枠 １０２ ダイパッド部 １０３ 吊りリード部 １０４ インナーリード部 １０５ アウターリード部 １０６ タイバー部 １０７ 半導体素子 １０８ 金属細線 １０９ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 DA02 DA10 DB16 FA01 FA04 5F061 AA01 BA01 CA21 DD12 EA01 5F067 AA01 AA04 AA05 AA10 AA16 AB04 BC06 BC07 BC13 BD05 BE02 CA07 DA14 DE14 DF03 EA02 EA04

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 金属板よりなるフレーム本体と、前記フ
    レーム本体の略中央領域内に配設された半導体素子搭載
    用のダイパッド部と、先端部で前記ダイパッド部を支持
    し、他端部でフレーム枠と接続した吊りリード部と、少
    なくとも先端部が前記ダイパッド部に向かって延在し、
    他端部が前記フレーム枠と接続し、底面がランド電極と
    なる第１のリード部と、前記第１のリード部の先端部領
    域に延在してその先端部が配置され、他端部が前記フレ
    ーム枠と接続し、底面がランド電極となる第２のリード
    部とよりなり、前記第１のリード部の底面のランド電極
    と前記第２のリード部の底面のランド電極とで２列のラ
    ンド電極を構成し、少なくとも第２のリード部はそのラ
    ンド電極部分が前記第１のリード部のランド電極面より
    下方に位置するように半切断プレスによって下方に配置
    される構成を有し、かつ前記ランド電極部分が傾斜角を
    有してその先端部が下方に傾斜して配置されていること
    を特徴とするリードフレーム。
  2. 【請求項２】 ランド電極の傾斜角は３〜１５度である
    ことを特徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】 金属板よりなるフレーム本体と、前記フ
    レーム本体の略中央領域内に配設された半導体素子搭載
    用のダイパッド部と、先端部で前記ダイパッド部を支持
    し、他端部でフレーム枠と接続した吊りリード部と、少
    なくとも先端部が前記ダイパッド部に向かって延在し、
    他端部が前記フレーム枠と接続し、底面がランド電極と
    なる第１のリード部と、前記第１のリード部の先端部領
    域に延在してその先端部が配置され、他端部が前記フレ
    ーム枠と接続し、底面がランド電極となる第２のリード
    部とよりなり、前記第１のリード部の底面のランド電極
    と前記第２のリード部の底面のランド電極とで２列のラ
    ンド電極を構成し、少なくとも第２のリード部はそのラ
    ンド電極部分が前記第１のリード部のランド電極面より
    下方に位置するように半切断ブレスによって下方に配置
    され、かつ前記ランド電極部分が傾斜角を有してその先
    端部が下方に傾斜して配置される構成を有しているリー
    ドフレームを用意する工程と、前記用意したリードフレ
    ームの前記ダイパッド部上に半導体素子を搭載する工程
    と、前記ダイパッド部上に搭載した前記半導体素子の主
    面上の電極パッドと、前記リードフレームの第１のリー
    ド部、第２のリード部の各上面とを金属細線により接続
    する工程と、前記リードフレームの裏面側の少なくとも
    ダイパッド部、第１のリード部、第２のリード部の各底
    面に封止シートを密着させる工程と、少なくとも前記第
    １のリード部、第２のリード部の端部に押圧力を付加
    し、前記第１のリード部のランド電極面と第２のリード
    部のランド電極面とを前記封止シートに押圧した状態
    で、前記リードフレームの上面側として前記半導体素
    子、ダイパッド部、金属細線の領域を封止樹脂により樹
    脂封止する工程と、樹脂封止後に前記封止シートを前記
    リードフレームより除去する工程とよりなることを特徴
    とする樹脂封止型半導体装置の製造方法。
  4. 【請求項４】 少なくとも第１のリード部、第２のリー
    ド部の端部に押圧力を付加し、前記第１のリード部のラ
    ンド電極面と第２のリード部のランド電極面とを封止シ
    ートに押圧した状態で、前記リードフレームの上面側と
    して半導体素子、ダイパッド部、金属細線の領域を封止
    樹脂により樹脂封止する工程では、前記押圧力の付加の
    際、前記第１のリード部のランド電極面が封止シートに
    押圧された状態を構成するとともに、第２のリード部の
    ランド電極面が封止シートに押圧されて食い込んだ状態
    を構成し、ランド電極面に封止樹脂が回り込まないこと
    を特徴とする請求項３に記載の樹脂封止型半導体装置の
    製造方法。
JP11247530A 1999-09-01 1999-09-01 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 Expired - Fee Related JP3062192B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP11247530A JP3062192B1 (ja) 1999-09-01 1999-09-01 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
CNB001228609A CN1163963C (zh) 1999-09-01 2000-08-30 引线架及树脂封装型半导体器件的制造方法
TW089117606A TW463352B (en) 1999-09-01 2000-08-30 Leadframe and method for manufacturing resin-molded semiconductor device
US09/654,070 US6642609B1 (en) 1999-09-01 2000-09-01 Leadframe for a semiconductor device having leads with land electrodes
US09/985,883 US6638790B2 (en) 1999-09-01 2001-11-06 Leadframe and method for manufacturing resin-molded semiconductor device
US10/387,458 US6861734B2 (en) 1999-09-01 2003-03-14 Resin-molded semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11247530A JP3062192B1 (ja) 1999-09-01 1999-09-01 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3062192B1 JP3062192B1 (ja) 2000-07-10
JP2001077274A true JP2001077274A (ja) 2001-03-23

Family

ID=17164880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11247530A Expired - Fee Related JP3062192B1 (ja) 1999-09-01 1999-09-01 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法

Country Status (4)

Country Link
US (3) US6642609B1 (ja)
JP (1) JP3062192B1 (ja)
CN (1) CN1163963C (ja)
TW (1) TW463352B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
JP2005252314A (ja) * 2002-10-24 2005-09-15 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
US7042071B2 (en) 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
CN100440499C (zh) * 2003-07-16 2008-12-03 三洋电机株式会社 半导体器件及其制造方法
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP7425581B2 (ja) 2019-11-14 2024-01-31 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
EP1470587A1 (en) * 2002-02-01 2004-10-27 Infineon Technologies AG A lead frame
JP3603890B2 (ja) 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US20040000703A1 (en) * 2002-06-27 2004-01-01 Jui-Chung Lee Semiconductor package body having a lead frame with enhanced heat dissipation
US6896246B2 (en) * 2002-12-12 2005-05-24 Spx Corporation Aeration apparatus and method
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2004363365A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 半導体装置及びその製造方法
US6894376B1 (en) * 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
CN101375382B (zh) * 2003-08-14 2011-04-20 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP2005159235A (ja) * 2003-11-28 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US7056766B2 (en) * 2003-12-09 2006-06-06 Freescale Semiconductor, Inc. Method of forming land grid array packaged device
TWI253736B (en) * 2004-02-25 2006-04-21 Optimum Care Int Tech Inc Composition structure of high-density pin
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
TWI235440B (en) * 2004-03-31 2005-07-01 Advanced Semiconductor Eng Method for making leadless semiconductor package
JP4357344B2 (ja) * 2004-04-16 2009-11-04 株式会社ルネサステクノロジ 半導体装置
JP2006073600A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置およびその製造方法
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7217991B1 (en) * 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
TWM276353U (en) * 2005-02-03 2005-09-21 Egbn Electronics Ltd Card edge connector
JP4500348B2 (ja) * 2005-02-15 2010-07-14 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US20060244151A1 (en) * 2005-05-02 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Oblique recess for interconnecting conductors in a semiconductor device
US7298026B2 (en) * 2005-05-09 2007-11-20 Stats Chippac Ltd. Large die package and method for the fabrication thereof
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US7274089B2 (en) * 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
JP4953619B2 (ja) * 2005-11-04 2012-06-13 Ｔｏｗａ株式会社 電子部品の樹脂封止成形装置
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7947534B2 (en) * 2006-02-04 2011-05-24 Stats Chippac Ltd. Integrated circuit packaging system including a non-leaded package
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP4741383B2 (ja) 2006-02-17 2011-08-03 富士通セミコンダクター株式会社 電子部品の樹脂封止方法
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
US7598599B2 (en) * 2006-03-09 2009-10-06 Stats Chippac Ltd. Semiconductor package system with substrate having different bondable heights at lead finger tips
TWI286375B (en) * 2006-03-24 2007-09-01 Chipmos Technologies Inc Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US8207597B2 (en) * 2006-07-14 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with flashless leads
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US7936055B2 (en) * 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
TWM308500U (en) * 2006-09-08 2007-03-21 Lingsen Precision Ind Ltd Pressure molding package structure for optical sensing chip
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
US7928540B2 (en) * 2006-11-10 2011-04-19 Stats Chippac Ltd. Integrated circuit package system
JP4720756B2 (ja) * 2007-02-22 2011-07-13 トヨタ自動車株式会社 半導体電力変換装置およびその製造方法
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
KR100874882B1 (ko) * 2007-06-15 2008-12-19 삼성전자주식회사 반도체 스택 패키지 및 그의 제조 방법
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
KR20090010327A (ko) * 2007-07-23 2009-01-30 삼성전자주식회사 리드 프레임, 이를 갖는 반도체 패키지 및 반도체 스택패키지
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US20100052424A1 (en) * 2008-08-26 2010-03-04 Taylor William P Methods and apparatus for integrated circuit having integrated energy storage device
JP2010056372A (ja) * 2008-08-29 2010-03-11 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP2010171181A (ja) * 2009-01-22 2010-08-05 Renesas Technology Corp 半導体装置
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8097944B2 (en) * 2009-04-30 2012-01-17 Infineon Technologies Ag Semiconductor device
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US20110062569A1 (en) * 2009-09-14 2011-03-17 Freescale Semiconductor, Inc Semiconductor device package with down-set leads
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
TWI480993B (zh) 2009-10-20 2015-04-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink
TWM393039U (en) * 2010-04-29 2010-11-21 Kun Yuan Technology Co Ltd Wire holder capable of reinforcing sealing connection and packaging structure thereof
JP4929382B2 (ja) * 2010-07-13 2012-05-09 株式会社東芝 電子部品構造体及び電子機器
CN102339763B (zh) 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
TWI557183B (zh) * 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) * 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8466539B2 (en) 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
US8617933B2 (en) * 2011-05-27 2013-12-31 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
JP5851906B2 (ja) 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
JP6352009B2 (ja) 2013-04-16 2018-07-04 ローム株式会社 半導体装置
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
KR101486790B1 (ko) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
DE102013211853A1 (de) * 2013-06-21 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
GB2525585B (en) * 2014-03-20 2018-10-03 Micross Components Ltd Leadless chip carrier
TW201539674A (zh) * 2014-04-10 2015-10-16 Chipmos Technologies Inc 四方扁平無引腳封裝及其製造方法
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN104103619B (zh) * 2014-06-30 2017-05-24 通富微电子股份有限公司 半导体功率器件的导线强化焊接结构
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10930581B2 (en) 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
JP2018107296A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
US10763194B2 (en) * 2017-09-22 2020-09-01 Stmicroelectronics, Inc. Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US10892212B2 (en) 2017-11-09 2021-01-12 Stmicroelectronics, Inc. Flat no-lead package with surface mounted structure
JP7013991B2 (ja) * 2018-03-26 2022-02-01 セイコーエプソン株式会社 センサーユニット、移動体測位装置、携帯型電子機器、電子機器、移動体および表示装置
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
CN114171485A (zh) * 2020-09-10 2022-03-11 恩智浦美国有限公司 Qfn半导体封装、半导体封装及引线框架
US11569179B2 (en) * 2020-11-19 2023-01-31 Advanced Semiconductor Engineering, Inc. Package structure including an outer lead portion and an inner lead portion and method for manufacturing package structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5742009A (en) * 1995-10-12 1998-04-21 Vlsi Technology Corporation Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microeletronics packages via condution through the package leads
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
JP3341206B2 (ja) * 1997-12-26 2002-11-05 東京エレクトロン株式会社 洗浄処理装置及び洗浄処理方法
US6028350A (en) * 1998-02-09 2000-02-22 Advanced Micro Devices, Inc. Lead frame with strip-shaped die bonding pad
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3430976B2 (ja) 1999-07-09 2003-07-28 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
JP2005252314A (ja) * 2002-10-24 2005-09-15 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
US7042071B2 (en) 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US7132315B2 (en) 2002-10-24 2006-11-07 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
CN100440499C (zh) * 2003-07-16 2008-12-03 三洋电机株式会社 半导体器件及其制造方法
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9613888B2 (en) 2013-04-02 2017-04-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
JP7425581B2 (ja) 2019-11-14 2024-01-31 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW463352B (en) 2001-11-11
US6861734B2 (en) 2005-03-01
JP3062192B1 (ja) 2000-07-10
CN1163963C (zh) 2004-08-25
US20030178708A1 (en) 2003-09-25
US6638790B2 (en) 2003-10-28
US20020031869A1 (en) 2002-03-14
CN1291789A (zh) 2001-04-18
US6642609B1 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP2009152620A (ja) 半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3866127B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006019767A (ja) 半導体装置の製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3965813B2 (ja) ターミナルランドフレームの製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077272A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 14

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees