JP2018107296A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018107296A
JP2018107296A JP2016252468A JP2016252468A JP2018107296A JP 2018107296 A JP2018107296 A JP 2018107296A JP 2016252468 A JP2016252468 A JP 2016252468A JP 2016252468 A JP2016252468 A JP 2016252468A JP 2018107296 A JP2018107296 A JP 2018107296A
Authority
JP
Japan
Prior art keywords
pad
wire
corner
group
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016252468A
Other languages
English (en)
Inventor
祐貴 ▲柳▼生
祐貴 ▲柳▼生
Yuki Yagyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016252468A priority Critical patent/JP2018107296A/ja
Priority to US15/829,250 priority patent/US10128130B2/en
Priority to TW106143636A priority patent/TW201839943A/zh
Priority to EP17208831.2A priority patent/EP3349240A1/en
Priority to KR1020170177023A priority patent/KR20180076318A/ko
Priority to CN201711425972.5A priority patent/CN108242408B/zh
Publication of JP2018107296A publication Critical patent/JP2018107296A/ja
Priority to HK18109635.2A priority patent/HK1250281A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14836—Preventing damage of inserts during injection, e.g. collapse of hollow inserts, breakage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】小型で、かつ、信頼性の高い半導体装置を実現する。
【解決手段】モールド工程においてゲートの近傍に位置するボンディングワイヤＢＷおよび半導体チップＳＣの中心を挟んで当該ゲートに対向するベントの近傍に位置するボンディングワイヤＢＷは、半導体チップＳＣの内側に倒れるループ形状を有し、他のボンディングワイヤＢＷと比べて、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。モールド工程においてゲート近傍に位置するボンディングワイヤＢＷとは、例えば第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５である。また、モールド工程においてベント近傍に位置するボンディングワイヤＢＷとは、例えば第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７である。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、例えばボンディングワイヤを用いた半導体装置をトランスファモールド方式によって樹脂封止するパッケージング技術に好適に利用できるものである。
配線基板の上面にチップを搭載し、配線基板のボンディングリードとチップのボンディングパッドとをワイヤで電気的に接続する半導体装置において、チップのコーナー部に最も近い位置に配置されている、ワイヤ長が最も長いワイヤの径を他のワイヤの径よりも太くすることにより、隣接ワイヤ間のショートを抑制する技術が特開２０１２−２８４２９号公報（特許文献１）に記載されている。
特開２０１２−２８４２９号公報
ボンディングワイヤを用いた半導体装置の小型化および低コスト化を実現する手段として、ボンディングワイヤの線径を細くすることが考えられている。しかし、例えばＱＦＰ（Quad Flat Package）およびＨＱＦＰ（Quad Flat Package with Heatspreader）のように、半導体チップを樹脂で封止するパッケージでは、ボンディングワイヤの線径を細くすると、例えば信頼性試験において、（１）ボンディングワイヤと電極パッドとの接合部が剥離する、（２）ボンディングワイヤのボール部と芯部との接合部（ネック部）が切断する、などの課題が生じやすくなることが、本発明者の検討により明らかとなった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、モールド工程において成形金型のゲートの近傍に位置するボンディングワイヤおよび半導体チップの中心を挟んで当該ゲートに対向する成形金型のベントの近傍に位置するボンディングワイヤのそれぞれは、ボンディングワイヤの一部が、そのボンディングワイヤのボール部と半導体チップの電極パッドとの接合部よりも半導体チップの内側に位置するようなループ形状を有している。
一実施の形態によれば、小型で、かつ、信頼性の高い半導体装置を実現することができる。
実施の形態による半導体装置の上面図である。 図１のＸ−Ｘ´線に沿った断面図である。 （ａ）は、図１のＸ１−Ｘ１´線に沿った断面図、（ｂ）は、図１のＸ２−Ｘ２´線に沿った断面図、（ｃ）は、図１のＸ１−Ｘ１´線に沿った断面と図１のＸ２−Ｘ２´線に沿った断面とを重ね合わせた断面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるリードフレーム（単位フレーム）の一例を示す平面図および断面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるダイボンディング工程における半導体装置を示す平面図および断面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるワイヤボンディング工程における半導体装置を示す平面図および断面図である。 実施の形態によるキャピラリーの軌跡の一例を説明する模式図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるモールド工程における半導体装置を示す平面図および断面図である。 実施の形態によるモールド工程における樹脂の流れを説明する平面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるリード切断工程における半導体装置を示す平面図および断面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態によるリード成形工程における半導体装置を示す平面図および断面図である。 （ａ）は、モールド工程における、ゲートからベントへの樹脂の流れを説明する断面図、（ｂ）は、モールド工程における、ゲート近傍およびベント近傍のそれぞれに位置するボンディングワイヤの周辺の樹脂の流れを説明する断面図である。 第１の課題の説明図であり、（ａ）は、モールド工程においてゲート近傍に位置するボンディングワイヤが受ける応力状態図、（ｂ）は、ボンディングワイヤのボール部の剥がれを説明する模式図である。 第２の課題の説明図であり、（ａ）は、モールド工程においてベント近傍に位置するボンディングワイヤが受ける応力状態図、（ｂ）は、ボンディングワイヤのボール部と芯部との接合部（ネック部）の切断を説明する模式図である。 第３の課題の説明図であり、モールド工程における、ゲートからベントへの樹脂の流れを説明する平面図である。 第１および第２の課題の解決が必要となるボンディングワイヤの一例を説明する平面図である。 第１および第２の課題の解決が必要となるボンディングワイヤの他の例を説明する平面図である。 実施の形態の変形例１による半導体装置の上面図である。 実施の形態の変形例２による半導体装置の上面図である。 実施の形態の変形例３による半導体装置の断面図である。 実施の形態の変形例４による半導体装置の上面図である。 実施の形態の変形例５による半導体装置の上面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態）
≪本実施の形態による半導体装置の構成≫
本実施の形態による半導体装置の構成について、図１〜図３を用いて説明する。
図１は、本実施の形態による半導体装置の上面図である。図２は、図１のＸ−Ｘ´線に沿った断面図である。図３（ａ）は、図１のＸ１−Ｘ１´線に沿った断面図である。図３（ｂ）は、図１のＸ２−Ｘ２´線に沿った断面図である。図３（ｃ）は、図１のＸ１−Ｘ１´線に沿った断面と図１のＸ２−Ｘ２´線に沿った断面とを重ね合わせた断面図である。なお、図１では、封止体を透視した状態を示している。また、図１では、見易さのため、端子数を少なく示しており、端子数は、例えば１００を超えるような数である。
図１および図２に示すように、本実施の形態による半導体装置ＳＭは、ダイパッド（タブ、チップ搭載部）ＤＰと、複数の吊りリード（支持リード）ＨＬと、複数のリード（外部端子）ＬＥと、半導体チップＳＣと、複数のボンディングワイヤ（導電性ワイヤ、ワイヤ）ＢＷと、封止体（封止樹脂）ＲＥと、を有する。
詳細に説明すると、ダイパッドＤＰは、その平面形状が四角形から成り、半導体チップＳＣが搭載される上面（チップ搭載面）Ｄａと、この上面Ｄａとは反対側の下面（露出面）Ｄｂと、を有している。そして、ダイパッドＤＰの下面Ｄｂは、封止体ＲＥの下面（実装面）Ｒｂから露出している。
吊りリードＨＬは、ダイパッドＤＰの４つの角部のそれぞれに連結され、ダイパッドＤＰを支持している。
リードＬＥの一部（インナーリード、インナー部）は、封止体ＲＥで覆われている。言い換えると、リードＬＥの他部（アウターリード、アウター部）は、封止体ＲＥから露出している。そして、リードＬＥのうちの封止体ＲＥから露出した部分（他部、アウターリード、アウター部）は、ダイパッドＤＰの４つの辺に沿った方向に対して、それぞれ垂直な４方向からつき出ており、さらに、封止体ＲＥの上面Ｒａ側から下面Ｒｂ側に向かって折り曲げられている。すなわち、半導体装置ＳＭは、外形が四角形で、４側面からガルウイング状の複数のリードＬＥの他部（アウターリード、アウター部）がつき出し、底面にダイパッドＤＰの下面が露出した表面実装型の半導体装置、所謂、ＱＨＰまたはＨＱＦＰである。
半導体チップＳＣは、その平面形状が四角形から成り、主面（第１主面、表面）Ｓａと、主面Ｓａと反対側の裏面（第２主面）Ｓｂと、を有している。すなわち、半導体チップＳＣは、平面視において、第１辺Ｓ１と、第１辺Ｓ１と対向する第２辺Ｓ２と、第１辺Ｓ１および第２辺Ｓ２のそれぞれと交差する第３辺Ｓ３と、第１辺Ｓ１および第２辺Ｓ２のそれぞれと交差し、第３辺Ｓ３と対向する第４辺Ｓ４と、を有する。さらに、半導体チップＳＣは、第１辺Ｓ１と第３辺Ｓ３とが交わる第１角部Ｃ１と、第２辺Ｓ２と第４辺Ｓ４とが交わる第２角部Ｃ２と、第３辺Ｓ３と第２辺Ｓ２とが交わる第３角部Ｃ３と、第４辺Ｓ４と第１辺Ｓ１とが交わる第４角部Ｃ４と、を有する。
半導体チップＳＣの裏面ＳｂとダイパッドＤＰの上面Ｄａとが対向して、半導体チップＳＣがダイボンド材（接着剤）ＣＲを介してダイパッドＤＰの上面Ｄａに配置されている。半導体チップＳＣの主面Ｓａ側には、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線と、この多層配線を覆うようにして形成された表面保護膜と、から構成される集積回路が形成されている。なお、ダイボンド材ＣＲは、例えばペースト状またはフィルム状の導電性部材から成る。また、非導電性部材（例えば樹脂材）から成るダイボンド材を使用してもよいが、導電性部材を使用することで、半導体チップＳＣの放熱性を向上することができる。
半導体チップＳＣの主面Ｓａ側には、さらに、複数の電極パッド（ボンディングパッド、表面電極）ＢＰが形成されている。この複数の電極パッドＢＰは、集積回路に形成された多層配線のうちの最上層の配線（例えばアルミニウム（Ａｌ））から成り、表面保護膜に形成された開口部により露出している。
複数の電極パッドＢＰは、平面視において、半導体チップＳＣの第２辺Ｓ２よりも第１辺Ｓ１の近くに位置し、かつ、第１辺Ｓ１に沿って配置された第１パッド群Ｇ１と、半導体チップＳＣの第１辺Ｓ１よりも第２辺Ｓ２の近くに位置し、かつ、第２辺Ｓ２に沿って配置された第２パッド群Ｇ２と、を有する。さらに、複数の電極パッドＢＰは、平面視において、半導体チップＳＣの第４辺Ｓ４よりも第３辺Ｓ３の近くに位置し、かつ、第３辺Ｓ３に沿って配置された第３パッド群Ｇ３と、半導体チップＳＣの第３辺Ｓ３よりも第４辺Ｓ４の近くに位置し、かつ、第４辺Ｓ４に沿って配置された第４パッド群Ｇ４と、を有する。
そして、複数の電極パッドＢＰと複数のリードＬＥの一部とが複数の導電性部材によりそれぞれ電気的に接続されている。導電性部材はワイヤ、すなわち、ボンディングワイヤＢＷであり、その線径は、例えば１５μｍφ〜２０μｍφ程度である。ボンディングワイヤＢＷは、例えば金（Ａｕ）または銅（Ｃｕ）を主成分とする材料から成る。しかし、ボンディングワイヤＢＷに銅（Ｃｕ）を用いた場合、ボンディングワイヤＢＷに金（Ａｕ）を用いた場合と比べると、例えば信頼性試験、特に、温度サイクル試験において、ボンディングワイヤＢＷと電極パッドＢＰとの接合部が剥離しやすい。このため、金（Ａｕ）を主成分とする材料から成るボンディングワイヤＢＷを使用することが望ましい。
また、ダイパッドＤＰの下面ＤｂおよびリードＬＥのうちの封止体ＲＥから露出した部分の表面には、メッキ膜（メッキ層）ＰＦが形成されている。これにより、半導体装置ＳＭの実装工程において、ダイパッドＤＰの下面ＤｂおよびリードＬＥのうちの封止体ＲＥから露出した部分の濡れ性（接合性）を向上することができる。すなわち、ダイパッドＤＰの下面ＤｂおよびリードＬＥのうちの封止体ＲＥから露出した部分と実装基板（マザーボード）の電極パッドとをそれぞれ電気的に接続する際に使用される、導電性部材（半田材）から成る接合材の、ダイパッドＤＰの下面ＤｂおよびリードＬＥのうちの封止体ＲＥから露出した部分のそれぞれに対する濡れ性を向上することができる。
なお、ダイパッドＤＰは、必ずしも、実装基板の電極パッドと接合されなくてもよい。しかし、半導体装置ＳＭの放熱性を向上したい場合、またはダイパッドＤＰを信号または電源（電源電位、基準電位）の経路として使用する場合には、ダイパッドＤＰに対応する電極パッドを実装基板に設けておき、実装基板の電極パッドとダイパッドＤＰとを、接合材を介して電気的に接続することが好ましい。
次に、ボンディングワイヤＢＷの形状について、さらに詳細に説明する。
前述したように、半導体チップＳＣの主面Ｓａ側には、複数の電極パッドＢＰが形成されている。そして、複数の電極パッドＢＰは、半導体チップＳＣの第１辺Ｓ１、第２辺Ｓ２、第３辺Ｓ３および第４辺Ｓ４のそれぞれに沿って配置された第１パッド群Ｇ１、第２パッド群Ｇ２、第３パッド群Ｇ３および第４パッド群Ｇ４に区分することができる。
第１パッド群Ｇ１に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１に接続される第１ワイヤＷ１のループ形状は、半導体チップＳＣの第４角部Ｃ４の最も近くに位置する第２電極パッドＢ２に接続される第２ワイヤＷ２のループ形状と異なる。
また、第２パッド群Ｇ２に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３に接続される第３ワイヤＷ３のループ形状は、半導体チップＳＣの第３角部Ｃ３の最も近くに位置する第４電極パッドＢ４に接続される第４ワイヤＷ４のループ形状と異なる。
また、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第５電極パッドＢ５に接続される第５ワイヤＷ５のループ形状は、半導体チップＳＣの第３角部Ｃ３の最も近くに位置する第６電極パッドＢ６に接続される第６ワイヤＷ６のループ形状と異なる。
また、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第７電極パッドＢ７に接続される第７ワイヤＷ７のループ形状は、半導体チップＳＣの第４角部Ｃ４の最も近くに位置する第８電極パッドＢ８に接続される第８ワイヤＷ８のループ形状と異なる。
さらに言えば、半導体チップＳＣの主面Ｓａを、平面視において、半導体チップＳＣの第１辺Ｓ１および第２辺Ｓ２のそれぞれを二等分する第１仮想線ＩＬ１と、半導体チップＳＣの第３辺Ｓ３および第４辺Ｓ４のそれぞれを二等分する第２仮想線ＩＬ２と、で区分すると、半導体チップＳＣの主面Ｓａは、４つの領域に区分される。すなわち、半導体チップＳＣの主面Ｓａは、半導体チップＳＣの第１角部Ｃ１を含む第１領域Ａ１と、半導体チップＳＣの第２角部Ｃ２を含む第２領域Ａ２と、半導体チップＳＣの第３角部Ｃ３を含む第３領域Ａ３と、半導体チップＳＣの第４角部Ｃ４を含む第４領域Ａ４と、を有する。
そして、第１パッド群Ｇ１に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１に接続される第１ワイヤＷ１のループ形状は、第４領域Ａ４に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。さらに、第１パッド群Ｇ１に含まれる複数の電極パッドＢＰのうち、第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状は、第４領域Ａ４に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。
また、第２パッド群Ｇ２に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３に接続される第３ワイヤＷ３のループ形状は、第３領域Ａ３に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。さらに、第２パッド群Ｇ２に含まれる複数の電極パッドＢＰのうち、第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状は、第３領域Ａ３に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。
また、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第５電極パッドＢ５に接続される第５ワイヤＷ５のループ形状は、第３領域Ａ３に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。さらに、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰのうち、第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状は、第３領域Ａ３に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。
また、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰのうち、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第７電極パッドＢ７に接続される第７ワイヤＷ７のループ形状は、第４領域Ａ４に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。さらに、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰのうち、第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状は、第４領域Ａ４に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷのループ形状と異なる。
複数のボンディングワイヤＢＷは、全て正ボンディング方式を用いて、複数の電極パッドＢＰと複数のリードＬＥの一部とにそれぞれ接続されている。すなわち、半導体チップＳＣの主面Ｓａ側に形成された電極パッドＢＰとボンディングワイヤＢＷの一部を接続した後に、リードＬＥの一部とボンディングワイヤＢＷの他部を接続している。
図３（ａ）および（ｂ）に示すように、電極パッドＢＰに接続するボンディングワイヤＢＷは、電極パッドＢＰに接触するボール部ＢＷａと、ボール部ＢＷａに繋がる芯部ＢＷｂと、から成る。
そして、図３（ａ）に示すように、第５ワイヤＷ５では、ボール部ＢＷａと当該ボール部ＢＷａに繋がる芯部ＢＷｂとの接合部（ネック部）において、芯部ＢＷｂは、その接合部から半導体チップＳＣの内側の方向に引き出されている。言い換えれば、第５ワイヤＷ５では、ボール部ＢＷａと当該ボール部ＢＷａに繋がる芯部ＢＷｂとの接合部（ネック部）において、芯部ＢＷｂは、第５ワイヤＷ５が接続するリードＬＥと反対側の方向に引き出されている。
一方、図３（ｂ）に示すように、第６ワイヤＷ６では、ボール部ＢＷａと当該ボール部ＢＷａに繋がる芯部ＢＷｂとの接合部（ネック部）において、芯部ＢＷｂは、その接合部のほぼ直上方向に引き出されている。
従って、図３（ａ）および（ｂ）に示すように、第５ワイヤＷ５でのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）における、法線方向に対する芯部ＢＷｂの曲げ角度をθ１、第６ワイヤＷ６でのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）における、法線方向に対する芯部ＢＷｂの曲げ角度をθ２とすると、曲げ角度θ１は曲げ角度θ２よりも大きい。
また、図３（ｃ）に示すように、第５ワイヤＷ５は第６ワイヤＷ６よりも長い。
しかし、例えば図３（ｃ）に示すように、第５ワイヤＷ５の電極パッドＢＰ（または半導体チップＳＣの主面）からのループ高さＨ１と第６ワイヤＷ６の電極パッドＢＰ（または半導体チップＳＣの主面）からのループ高さＨ２とは同じである。
ここでは、図を用いての説明は省略するが、第１ワイヤＷ１、第３ワイヤＷ３および第７ワイヤＷ７は、第５ワイヤＷ５と同様のループ形状を有している。また、第２ワイヤＷ２、第４ワイヤＷ４および第８ワイヤＷ８は、第６ワイヤＷ６と同様のループ形状を有している。
従って、第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７のそれぞれの芯部の曲げ角度は、第２ワイヤＷ２、第４ワイヤＷ４、第６ワイヤＷ６および第８ワイヤＷ８のそれぞれの芯部の曲げ角度よりも大きい。
また、第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７のそれぞれの長さは、第２ワイヤＷ２、第４ワイヤＷ４、第６ワイヤＷ６および第８ワイヤＷ８のそれぞれの長さよりも長い。
しかし、第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７のそれぞれの電極パッドＢＰからの高さと、第２ワイヤＷ２、第４ワイヤＷ４、第６ワイヤＷ６および第８ワイヤＷ８のそれぞれの電極パッドＢＰからのループ高さと、は同じである。
これにより、例えば図１に示すように、第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７は、平面視において、ボール部ＢＷａと当該ボール部ＢＷａに繋がる芯部ＢＷｂとの接合部（ネック部）を越えて、半導体チップＳＣの内側方向に延在することがある。
≪本実施の形態による半導体装置の製造方法≫
本実施の形態による半導体装置の製造方法について、図４〜図１１を用いて説明する。
図４（ａ）および（ｂ）はそれぞれ、本実施の形態によるリードフレーム（単位フレーム）の一例を示す平面図および断面図である。図５（ａ）および（ｂ）はそれぞれ、本実施の形態によるダイボンディング工程における半導体装置を示す平面図および断面図である。図６（ａ）および（ｂ）はそれぞれ、本実施の形態によるワイヤボンディング工程における半導体装置を示す平面図および断面図である。図７は、本実施の形態によるキャピラリーの軌跡の一例を説明する模式図である。図８（ａ）および（ｂ）はそれぞれ、本実施の形態によるモールド工程における半導体装置を示す平面図および断面図である。図９は、本実施の形態によるモールド工程における樹脂の流れを説明する平面図である。図１０（ａ）および（ｂ）はそれぞれ、本実施の形態によるリード切断工程における半導体装置を示す平面図および断面図である。図１１（ａ）および（ｂ）は、リード成形工程における半導体装置を示す平面図および断面図である。
なお、半導体装置の製造方法の一例の説明に用いる図４〜図６、図８、図１０および図１１では、１つの単位フレームＳＦに該当する領域のみを記載している。また、図９では、成形金型を透視した状態を示しており、図中、網掛けのハッチングで示す矢印は、樹脂の流れを示している。
１．半導体チップ準備工程
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
半導体チップは主面と、主面と反対側の裏面と、を有し、半導体チップの主面上に絶縁膜から露出して複数の電極パッドが形成されている。
２．基材（リードフレーム）準備工程
第１面（上面、表面）と、第１面とは反対側の第２面（下面、裏面）と、を有し、例えば銅（Ｃｕ）を主材料とした金属製の枠組みであるリードフレーム（配線板、配線部材）ＬＦを準備する。
図４（ａ）および（ｂ）に示すように、リードフレームＬＦは、例えばリードフレームＬＦの第１方向を列とし、この列の直交する第２方向を行とすると、半導体製品１つ分に該当する単位フレームＳＦが複数行複数列、所謂、マトリックス状に配置された構成となっている。
リードフレームＬＦの第１面に存在する複数の単位フレームＳＦのそれぞれの中央部には、半導体チップが搭載される略四角形のダイパッドＤＰが設けられ、ダイパッドＤＰは吊りリードＨＬを介してリードフレームＬＦと一体として繋がっている。ダイパッドＤＰを支持する吊りリードＨＬは、ダイパッドＤＰの４つの角部のそれぞれに連結されている。
また、吊りリードＨＬが連結されていないダイパッドＤＰの４つの辺とそれぞれ対向し、その４つの辺と離間して、複数のリードＬＥが設けられている。複数のリードＬＥは第１方向または第２方向のそれぞれに延在するタイバーＴＢにより繋がれている。また、図示は省略するが、リードフレームＬＦの周辺には、リードフレームＬＦの位置決めのため、あるいは樹脂封止に伴うリードフレームＬＦの歪みを緩和するための複数の孔が設けられている。
３．ダイボンディング工程
図５（ａ）および（ｂ）に示すように、複数の単位フレームＳＦのそれぞれのダイパッドＤＰの上面（リードフレームＬＦの第１面）に良品と判定された半導体チップＳＣを搭載する。このとき、ダイパッドＤＰの上面と半導体チップＳＣの裏面Ｓｂとをダイボンド材ＣＲ、例えばペースト状の接着剤（例えば銀（Ａｇ）ペースト）を用いて接合する。なお、ダイパッドＤＰの上面と半導体チップＳＣの裏面Ｓｂとの接合は、ペースト状の接着剤に限定されるものではなく、例えば金−錫（Ａｕ−Ｓｎ）共晶を用いた接合などでもよい。
半導体チップＳＣは、前述したように、その平面形状が四角形から成り、主面Ｓａと、主面Ｓａと反対側の裏面Ｓｂと、を有している。すなわち、半導体チップＳＣは、平面視において、第１辺Ｓ１と、第１辺Ｓ１と対向する第２辺Ｓ２と、第１辺Ｓ１および第２辺Ｓ２のそれぞれと交差する第３辺Ｓ３と、第１辺Ｓ１および第２辺Ｓ２のそれぞれと交差し、第３辺Ｓ３と対向する第４辺Ｓ４と、を有する。さらに、半導体チップＳＣは、第１辺Ｓ１と第３辺Ｓ３が交わる第１角部Ｃ１と、第２辺Ｓ２と第４辺Ｓ４とが交わる第２角部Ｃ２と、第３辺Ｓ３と第２辺Ｓ２とが交わる第３角部Ｃ３と、第４辺Ｓ４と第１辺Ｓ１とが交わる第４角部Ｃ４と、を有する。
４．ワイヤボンディング工程
図６（ａ）および（ｂ）に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰと複数のリードＬＥとを複数の導電性部材、例えばボンディングワイヤＢＷを用いてそれぞれ電気的に接続する。具体的には、ボンディングワイヤＢＷの先端をアーク放電により溶融して表面張力でボール部ＢＷａを形成し、それをキャピラリ（すなわち円筒状の接続治具）により電極パッドＢＰおよびリードＬＥに、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
ボンディングワイヤＢＷの材料としては、金（Ａｕ）、銅（Ｃｕ）およびアルミニウム（Ａｌ）などの金属材料を挙げることができる。金（Ａｕ）の場合、例えば１５μｍφ〜２０μｍφの金（Ａｕ）線を用いる場合が多い。
また、図７に示すように、ワイヤボンディング工程では、正ボンディング方式、すなわち、半導体チップＳＣの主面Ｓａに形成された電極パッドＢＰとボンディングワイヤＢＷの一部を接続した後に、リードＬＥとボンディングワイヤＢＷの他部を接続する方法を用いる。
ここで、図６（ａ）に示すように、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５は、図７に示す、第２ワイヤボンディング方法（II−１、II−２、II−３およびII−４の軌跡）が用いられる。さらに、第１ワイヤＷ１および第５ワイヤＷ５に限定されず、例えば第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰおよび第３辺Ｓ３に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰのそれぞれに接続されるボンディングワイヤＢＰにも、図７に示す第２ボンディング方法を用いてもよい。
また、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、半導体チップＳＣの中心を挟んで第１角部Ｃ１に対向する第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７は、図７に示す、第２ワイヤボンディング方法（II−１、II−２、II−３およびII−４の軌跡）が用いられる。さらに、第３ワイヤＷ３および第７ワイヤＷ７に限定されず、例えば第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰおよび第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰのそれぞれに接続されるボンディングワイヤＢＰにも、図７に示す第２ボンディング方法を用いてもよい。
これに対して、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、第３角部Ｃ３の最も近くに位置する第４電極パッドＢ４および第６電極パッドＢ６のそれぞれに接続される第４ワイヤＷ４および第６ワイヤＷ６は、図７に示す、第１ワイヤボンディング方法（Ｉ−１、Ｉ−２、Ｉ−３およびＩ−４の軌跡）が用いられる。
また、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、半導体チップＳＣの中心を挟んで第３角部Ｃ３に対向する第４角部Ｃ４の最も近くに位置する第２電極パッドＢ２および第８電極パッドＢ８のそれぞれに接続される第２ワイヤＷ２および第８ワイヤＷ８は、図７に示す、第１ワイヤボンディング方法（Ｉ−１、Ｉ−２、Ｉ−３およびＩ−４の軌跡）が用いられる。
さらに言えば、図６（ａ）に示すように、半導体チップＳＣの主面Ｓａを、平面視において、半導体チップＳＣの第１辺Ｓ１および第２辺Ｓ２のそれぞれを二等分する第１仮想線ＩＬ１と、半導体チップＳＣの第３辺Ｓ３および第４辺Ｓ４のそれぞれを二等分する第２仮想線ＩＬ２と、で区分すると、半導体チップＳＣの主面Ｓａは、４つの領域に区分される。すなわち、半導体チップＳＣの主面Ｓａは、半導体チップＳＣの第１角部Ｃ１を含む第１領域Ａ１と、半導体チップＳＣの第２角部Ｃ２を含む第２領域Ａ２と、半導体チップＳＣの第３角部Ｃ３を含む第３領域Ａ３と、半導体チップＳＣの第４角部Ｃ４を含む第４領域Ａ４と、を有する。
そして、半導体チップＳＣの主面Ｓａ形成された複数の電極パッドＢＰのうち、第１領域Ａ１および第２領域Ａ２のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、図７に示す、第２ワイヤボンディング方法（II−１、II−２、II−３およびII−４の軌跡）を用いてもよい。
これに対して、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、第３領域Ａ３および第４領域Ａ４のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、図７に示す、第１ワイヤボンディング方法（Ｉ−１、Ｉ−２、Ｉ−３およびＩ−４の軌跡）が用いられる。
ここで、第１ワイヤボンディング方法（Ｉ−１、Ｉ−２、Ｉ−３およびＩ−４の軌跡）について、図７を用いて以下に説明する。
まず、ワイヤの先端にボールが形成された状態から、ワイヤクランプが開いてキャピラリーＣＡが降下する。この際、ボールはチャンファー内に捕捉され、キャピラリーＣＡの先端面の中央に位置合わせされている。
次に、キャピラリーＣＡを降下させて、ボールを半導体チップＳＣの主面Ｓａに形成された電極パッドＢＰと接触させた後、熱、荷重および超音波をボールに加えて、ボールと電極パッドＢＰとを接合して、ボール部ＢＷａを形成する（第１ボンド、ボールボンド）。
次に、キャピラリーＣＡを、ボール部ＢＷａを接合した電極パッドＢＰから一定の高さまで上昇させた後、ワイヤにループを形成しながら、キャピラリーＣＡをワイヤが接続するリードＬＥへ移動させる。
次に、ワイヤをリードＬＥと接触させた後、熱、荷重および超音波をワイヤに加えて、ワイヤとリードＬＥとを接合する（第２ボンド、ステッチボンド）。
次に、キャピラリーＣＡはワイヤを残したまま上昇し、キャピラリーＣＡの先端に一定の長さのテイルを確保した後、ワイヤクランプを閉じてワイヤを切断する。これにより、ボンディングワイヤＢＷが形成される。
第１ボンド点ＦＢＰでボールを電極パッドＢＰに接合し、第２ボンド点ＳＢＰでワイヤをリードＬＥに接合するまでの間において、ワイヤに所望する形のループを形成するために、キャピラリーＣＡを特殊な軌跡で移動させてワイヤに「くせ」つける動作をする。
例えば図７に示すように、キャピラリーＣＡを電極パッドＢＰ（第１ボンド点ＦＢＰ）から直上に引き上げた後（Ｉ−１）、キャピラリーＣＡを半導体チップＳＣの内側方向、すなわち、ワイヤを接続するリードＬＥと反対方向に移動させる（Ｉ−２）。このときの、平面視における、第１ボンド点ＦＢＰからのキャピラリーＣＡの移動距離はＬ１である。続いて、キャピラリーＣＡをさらに直上に引き上げた後（Ｉ−３）、ワイヤを接続するリードＬＥへ、キャピラリーＣＡを降下させながら移動させて、ワイヤをリードＬＥ（第２ボンド点ＳＢＰ）上に押し付ける（Ｉ−４）。
第２ワイヤボンディング方法（ＩＩ−１、ＩＩ−２、ＩＩ−３およびＩＩ−４の軌跡）について、図７を用いて以下に説明する。
第２ワイヤボンディング方法における、ワイヤと半導体チップＳＣの主面Ｓａに形成された電極パッドＢＰとの接続およびワイヤとリードＬＥとの接続の動作は、上記第１ワイヤボンド方法における、ワイヤと半導体チップＳＣの主面Ｓａに形成された電極パッドＢＰとの接続およびワイヤとリードＬＥとの接続の動作と基本的には同じである。
また、第１ボンド点ＦＢＰでボールを電極パッドＢＰに接合し、第２ボンド点ＳＢＰでワイヤをリードＬＥに接合するまでの間において、ワイヤに所望する形のループを形成するために、キャピラリーＣＡを特殊な軌跡で移動させてワイヤに「くせ」つける動作をする。
しかし、第１ワイヤボンディング方法のキャピラリーＣＡの軌跡と、第２ワイヤボンディング方法のキャピラリーＣＡの軌跡とは互いに異なる。
例えば図７に示すように、キャピラリーＣＡを電極パッドＢＰ（第１ボンド点ＦＢＰ）から直上に引き上げた後（II−１）、キャピラリーＣＡを半導体チップＳＣの内側方向、すなわち、ワイヤを接続するリードＬＥと反対方向に移動させる（II−２）。このときの、平面視における、第１ボンド点ＦＢＰからのキャピラリーＣＡの移動距離はＬ２であり、第２ワイヤボンディング方法の移動距離Ｌ２は、第１ワイヤボンディング方法の移動距離Ｌ１よりも大きい。続いて、キャピラリーＣＡをさらに直上に引き上げた後（II−３）、ワイヤを接続するリードＬＥへ、キャピラリーＣＡを降下させながら移動させて、ワイヤをリードＬＥ（第２ボンド点ＳＢＰ）上に押し付ける（II−４）。
従って、第１ワイヤボンディング方法を用いて形成されたボンディングワイヤＢＷのループ形状と、第２ワイヤボンディング方法を用いて形成されたボンディングワイヤＢＷのループ形状と、は異なることになる。
すなわち、第２ワイヤボンディング方法を用いて形成された第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７のそれぞれは、ボール部ＢＷａが位置する第１ボンド点ＦＢＰから半導体チップＳＣの内側方向（第１ワイヤＷ１、第３ワイヤＷ３、第５ワイヤＷ５および第７ワイヤＷ７がそれぞれ接続するリードＬＥと反対側の方向）に、引き出されている。
これに対して、第１ワイヤボンディング方法を用いて形成された第２ワイヤＷ２、第４ワイヤＷ４、第６ワイヤＷ６および第８ワイヤＷ８のそれぞれは、ボール部ＢＷａが位置する第１ボンド点ＦＢＰから半導体チップＳＣの内側方向（第２ワイヤＷ２、第４ワイヤＷ４、第６ワイヤＷ６および第８ワイヤＷ８がそれぞれ接続するリードＬＥと反対側の方向）に、引き出されていない。
従って、第１ワイヤＷ１の芯部の曲げ角度は、第２ワイヤＷ２の芯部の曲げ角度よりも大きく、第３ワイヤＷ３の芯部の曲げ角度は、第４ワイヤＷ４の芯部の曲げ角度よりも大きく、第５ワイヤＷ５の芯部の曲げ角度は、第６ワイヤＷ６の芯部の曲げ角度よりも大きく、および第７ワイヤＷ７の芯部の曲げ角度は、第８ワイヤＷ８の芯部の曲げ角度よりも大きくなる（図３（ｃ）参照）。
また、第１ワイヤＷ１は第２ワイヤＷ２よりも長く、第３ワイヤＷ３は第４ワイヤＷ４よりも長く、第５ワイヤＷ５は第６ワイヤＷ６より長く、および第７ワイヤＷ７は第８ワイヤＷ８よりも長くなる（図３（ｃ）参照）。
なお、上記説明では、第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続する第１ワイヤＷ１および第５ワイヤＷ５、並びに第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続する第３ワイヤＷ３および第７ワイヤＷ７に、第２ワイヤボンディング方法を適用したが、これに限定されるものではない。
すなわち、第２ワイヤボンディング方法を適用するボンディングワイヤＢＷは、後述するモールド工程における樹脂の流れを考慮して決定される。
例えば図６（ａ）に示すように、第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第２ワイヤボンディング方法を適用することができる。また、第１角部Ｃ１の最も近くに位置する第５電極パッドＢ５および第３辺に沿って第５電極パッドＢ５の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第２ワイヤボンディング方法を適用することができる。また、第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第２ワイヤボンディング方法を適用することができる。また、第２角部Ｃ２の最も近くに位置する第７電極パッドＢ７および第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第２ワイヤボンディング方法を適用することができる。
これに対して、第２ワイヤボンディング方法を適用しない電極パッドＢＰに、第１ワイヤボンディング方法を適用することができる。
さらに言えば、例えば図６（ａ）に示すように、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、第１領域Ａ１および第２領域Ａ２のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第２ワイヤボンディング方法を適用することができる。
これに対して、半導体チップＳＣの主面Ｓａに形成された複数の電極パッドＢＰのうち、第３領域Ａ３および第４領域Ａ４のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷに、第１ワイヤボンディング方法を適用することができる。
ただし、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５、並びに半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７には、必ず第２ワイヤボンディング方法を適用する。
このように、第１ワイヤボンディング方法または第２ワイヤボンディング方法を用いて、互いにループ形状の異なる複数のボンディングワイヤＢＷを形成することにより、モールド工程における樹脂の流れに起因して生じるボンディングワイヤＢＷの不良を低減することができる。ボンディングワイヤＢＷの不良とは、例えば（１）ボンディングワイヤＢＷの電極パッドＢＰからの剥がれ、（２）ボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）の切断、または（３）ボンディングワイヤＢＷの流れなどである。
なお、本実施の形態による半導体装置の特徴および効果については、後述する≪比較例による半導体装置の構成および課題≫、並びに≪本実施の形態による半導体装置の特徴および効果≫において、詳細に説明する。
５．モールド工程
図８（ａ）および（ｂ）、並びに図９に示すように、リードフレームＬＦに搭載された複数の半導体チップＳＣのそれぞれを封止体ＲＥにより樹脂封止する。
まず、ワイヤボンディングされた複数の半導体チップＳＣが搭載されたリードフレームＬＦをトランスファモールド装置に備わる成形金型にセットする。
成形金型は、リードフレームＬＦが配置される下金型ＭＤａと、下金型ＭＤａの上方に位置し、この下金型ＭＤａと係合してリードフレームＬＦを密閉する上金型ＭＤｂとを有している。リードフレームＬＦは下金型ＭＤａと上金型ＭＤｂとの間に配置される。下金型ＭＤａおよび上金型ＭＤｂには、それぞれ半導体チップＳＣを樹脂封止するパッケージ領域（または樹脂封止領域とも言う）となるキャビティＣＶａおよびキャビティＣＶｂが複数形成されている。
さらに、キャビディＣＶａ、ＣＶｂ内に樹脂ＲＥａを流入する際の入り口となるゲートＧＡが、下金型ＭＤａおよび上金型ＭＤｂのそれぞれに形成されている。
図９に示すように、ゲートＧＡは、４つの吊りリードＨＬのうちのある吊りリードＨＬ（第１ワイヤＷ１が接続するリードＬＥと第５ワイヤＷ５が接続するリードＬＥとの間に位置する吊りリードＨＬ）の近傍に設けられており、図１２に示すように、上金型ＭＤｂ（この吊りリードＨＬの上側）および下金型ＭＤａ（この吊りリードＨＬの下側）のそれぞれに設けられたゲートＧＡを介して、成形金型のポット部（図示しない）からキャビティＣＶａ、ＣＶｂ内に樹脂ＲＥａが流し込まれる。また、上記４つの吊りリードＨＬのうちの残り３つの吊りリードＨＬの近傍にはベント（エアベントとも言う）ＶＥが設けられており、上金型ＭＤｂ（残りの吊りリードＨＬの上側）および下金型ＭＤａ（残りの吊りリードＨＬの下側）のそれぞれに設けられたベントＶＥを介して、キャビティＣＶａ、ＣＶｂ内の空気またはガスを、キャビティＣＶａ、ＣＶｂの外側に排気する（図１２参照）。
そして、下金型ＭＤａと上金型ＭＤｂとを閉じることにより、リードフレームＬＦは下金型ＭＤａと上金型ＭＤｂとでクランプされる。このとき、リードフレームＬＦを下金型ＭＤａと上金型ＭＤｂとの間に樹脂ＲＥａが洩れることのないように隙間無く挟み、リードフレームＬＦを固定する。キャビティＣＶａ、ＣＶｂによって形成された１つのパッケージ領域内には、半導体チップＳＣ、複数のボンディングワイヤＢＷ、ダイパッドＤＰ、複数のリードＬＥの一部および複数の吊りリードＨＬが配置される。
次に、温度を上げて液状化した樹脂ＲＥａを、ゲートＧＡからキャビティＣＶａ、ＣＶｂ内に圧送して流し込み、キャビティＣＶａ、ＣＶｂ内を樹脂ＲＥａによって充填させる。充填圧は、例えば１５ＭＰａ程度である。
図９に示すように、樹脂ＲＥａは、ゲートＧＡからキャビティＣＶａ、ＣＶｂ内に流れ込み、半導体チップＳＣの上面側および側面側を流れ、半導体チップＳＣの中心を挟んでゲートＧＡに対向するベントＶＥ方向へと流れる。これにより、半導体チップＳＣ、複数のボンディングワイヤＢＷ、ダイパッドＤＰ、複数のリードＬＥの一部および複数の吊りリードＨＬを樹脂ＲＥａで封止して封止体ＲＥが形成される。封止体ＲＥは、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴムおよび多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂から成る。
その後、トランスファモールド装置から複数の封止体ＲＥが形成されたリードフレームＬＦを取り出す。
次に、複数の封止体ＲＥが形成されたリードフレームＬＦに対して、アニール処理（ベーク処理、アフターキュア）を施す。アニール処理は、例えば温度１６０℃〜１９０℃程度の温度で約７時間程度行う。この熱処理により、封止体ＲＥの更なる硬化促進を行い、リードフレームＬＦへの密着性等を向上させる。
６．メッキ工程
次に、リードフレームＬＦにめっき処理を施す。これにより、樹脂封止されていないリードフレームＬＦの第１面および第２面に、例えば厚さ１０μｍ以下の錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）系合金、錫−銅（Ｓｎ−Ｃｕ）系合金、錫−ビスマス（Ｓｎ−Ｂｉ）系合金、または錫−鉛（Ｓｎ−Ｐｂ）系合金から成るめっき膜を形成する。
７．リード切断工程
次に、図１０（ａ）および（ｂ）に示すように、切断装置を用いて複数のリードＬＥの間に設置されたタイバーＴＢを切断した後、封止体ＲＥから余分な樹脂バリを除去する。さらに、切断装置を用いて複数のリードＬＥおよび複数の吊りリードＨＬを切断して、リードフレームＬＦの本体から個々の単位フレームＳＦに切り分ける。
切断時には、例えば切断装置に備わるダイ（受け台）上にリードフレームＬＦを置いて、まず、複数のリードＬＥを切断し、その後、複数の吊りリードＨＬを切断する。複数の吊りリードＨＬは、タブＤＰおよび封止体ＲＥを吊っているので、複数のリードＬＥを切断した段階では、封止体ＲＥはリードフレームＬＦの本体から分離されず、複数の吊りリードＨＬを切断した段階で、封止体ＲＥはリードフレームＬＦの本体から分離される。
８．リード成形工程
次に、図１１（ａ）および（ｂ）に示すように、成形金型により封止体ＲＥから露出している複数のリードＬＥを所定の形状、例えばガルウイング形状に成形する。これにより、半導体装置ＳＭが略完成する。
上記説明では、メッキ工程、リード切断工程、リード成形工程の順に半導体装置ＳＭの製造を行っているが、リード切断工程の後に、メッキ工程およびリード成形工程を順に行ってもよい。
９．検査工程
次に、半導体装置ＳＭを、製品規格に応じた電気的検査や外観検査などのテスト工程を経て良品と不良品とに選別する。
１０．出荷工程
次に、良品と判定された半導体装置ＳＭを製品規格に沿って選別し、さらに最終外観検査を行った後、出荷される。
≪比較例による半導体装置の構成および課題≫
次に、本発明者が検討した比較例による半導体装置の構成および課題について、図１２〜図１７を用いて説明する。
図１２（ａ）は、モールド工程における、ゲートからベントへの樹脂の流れを説明する断面図、図１２（ｂ）は、モールド工程における、ゲート近傍およびベント近傍のそれぞれに位置するボンディングワイヤの周辺の樹脂の流れを説明する断面図である。図１３は、第１の課題の説明図であり、図１３（ａ）は、モールド工程においてゲート近傍に位置するボンディングワイヤが受ける応力状態図、図１３（ｂ）は、ボンディングワイヤのボール部の剥がれを説明する模式図である。図１４は、第２の課題の説明図であり、図１４（ａ）は、モールド工程におけるベント近傍に位置するボンディングワイヤが受ける応力状態図、図１４（ｂ）は、ボンディングワイヤのボール部と芯部との接合部（ネック部）の切断を説明する模式図である。図１５は、第３の課題の説明図であり、モールド工程における、ゲートからベントへの樹脂の流れを説明する平面図である。図１６は、第１および第２の課題の解決が必要となるボンディングワイヤの一例を説明する平面図である。図１７は、第１および第２の課題の解決が必要となるボンディングワイヤの他の例を説明する平面図である。
なお、モールド工程で使用するトランスファモールド装置に備わる成形金型には、３つのベントが設けられているが、ここで「ベント」と言うときは、半導体チップＳＣの中心を挟んでゲートに対向するベント、すなわち、３つベントのうち、最後にキャビティＣＶａ、ＣＶｂ内の空気またはガスを排気するベントを意味する。また、図１２（ａ）および（ｂ）、並びに図１５に網掛けのハッチングで示す矢印は、樹脂の流れを示している。
図１２（ａ）に示すように、キャビディＣＶａ、ＣＶｂ内に樹脂を流入する際の入り口となるゲートＧＡが、下金型ＭＤａおよび上金型ＭＤｂに形成されている。従って、吊りリードＨＬの上側および下側から樹脂がキャビティＣＶａ、ＣＶｂ内に流し込まれる。また、キャビティＣＶａ、ＣＶｂ内の空気またはガスを排気する際の出口となるベントＶＥが、下金型ＭＤａおよび上金型ＭＤｂの、半導体チップＳＣの中心を挟んでゲートＧＡに対向する位置に形成されている。
そして、前述したように、樹脂は、ゲートＧＡから、吊りリードＨＬの上側、下側および側面側を通ってキャビティＣＶａ、ＣＶｂ内に流れ込み、半導体チップＳＣの上面側および側面側を流れ、半導体チップＳＣの中心を挟んでゲートＧＡに対向するベントＶＥの方向へと流れる（図１５参照）。
しかし、図１２（ｂ）に示すように、ゲートＧＡ近傍に位置するボンディングワイヤＢＷでは、樹脂は、当該ボンディングワイヤＢＷの上側および下側をそれぞれ上流から下流へと流れ、当該ボンディングワイヤＢＷの上側を流れる樹脂の流速に比べて、当該ボンディングワイヤＢＷの下側を流れる樹脂の流速が遅くなる。
ゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、例えば図１に示した、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５である。さらに、ゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、第１ワイヤＷ１および第５ワイヤＷ５に加えて、例えば図１に示した、第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰおよび第３辺Ｓ３に沿って第５電極パッドＢ５の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。さらに、ゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、第１ワイヤＷ１および第５ワイヤＷ５に加えて、例えば図１に示した、第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。
また、図１２（ｂ）に示すように、ベントＶＥ近傍に位置するボンディングワイヤＢＷでは、当該ボンディングワイヤＢＷの上側が上流、下側が下流となるため、樹脂は、当該ボンディングワイヤＢＷの上側から下側に向かって流れる。
ベントＶＥ近傍に位置するボンディングワイヤＢＷとは、例えば図１に示した、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７である。さらに、ベントＶＥ近傍に位置するボンディングワイヤＢＷとは、第３ワイヤＷ３および第７ワイヤＷ７に加えて、例えば図１に示した、第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰおよび第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。さらに、ベントＶＥ近傍に位置するボンディングワイヤＢＷとは、第３ワイヤＷ３および第７ワイヤＷ７に加えて、例えば図１に示した、第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。
このため、図１３（ａ）に示すように、モールド工程において、ゲートＧＡ近傍に位置するボンディングワイヤＢＷに、その下側から上側に向かう方向に荷重がかかることになる。
ゲートＧＡ近傍に位置するボンディングワイヤＢＷに、上記上向きの荷重がかかると、図１３（ｂ）に示すように、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や伸縮により、ボンディングワイヤＢＷのボール部ＢＷａと電極パッドＢＰとの接合部での引張力が大きくなり、ボンディングワイヤＢＷの電極パッドＢＰからの剥がれが生じやすくなる（第１の課題）。
また、図１４（ｂ）に示すように、モールド工程において、ベントＶＥ近傍に位置するボンディングワイヤＢＷに、その上側から下側に向かう方向に荷重がかかることになる。
ベントＶＥ近傍に位置するボンディングワイヤＢＷに、上記下向きの荷重がかかると、図１４（ｂ）に示すように、例えば信頼性試験、特に、温度サイクル試験において、ボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）に応力が集中し、当該接合部（ネック部）の切断（せん断破壊、き裂）が生じやすくなる（第２の課題）。
さらに、モールド工程においては、樹脂の流れに沿った方向にループ形状を有するボンディングワイヤＢＰは少なく、このため、複数のボンディングワイヤＢＷでは、ワイヤ流れの問題がある（第３の課題）。
本発明者が検討したところ、図１５に示すように、ゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷにおいて、ワイヤ流れが生じやすいことが明らかとなった。
ただし、ゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷは、ゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷと比べると、モールド工程において、上向きの荷重（図１３（ａ）参照）はかかりにくいので、ボンディングワイヤＢＷの剥がれは生じにくい。
また、ゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷは、ゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷと比べると、モールド工程において、下向きの荷重（図１４（ａ）参照）はかかりにくいので、ボンディングワイヤＢＷの切断は生じにくい。
現在、ボンディングワイヤＢＷの線径は、例えば１５μｍφ〜２０μｍφである。しかし、半導体装置の小型化および高密度化により、互いに隣り合う電極パッドＢＰの間隔の狭小化が急速に進んでいる。これに伴って、ボンディングワイヤＢＷの線径はさらに細くなっており、１０μｍφまたはそれ以下の線径のボンディングワイヤＢＷの要求も予想される。
このように、ボンディングワイヤＢＷの線径が、１０μｍφまたはそれ以下になると、ボンディングワイヤＢＷの剥がれ（第１の課題）、ボンディングワイヤＢＷの切断（第２の課題）およびボンディングワイヤＢＷのワイヤ流れ（第３の課題）はさらに深刻となる。例えば信頼性試験、特に、温度サイクル試験においては、ボンディングワイヤＢＷの剥がれ（第１の課題）およびボンディングワイヤＢＷの切断（第２の課題）が回避できない恐れもある。
図１６に、剥がれ（第１の課題）または切断（第２の課題）が生じやすいボンディングワイヤＢＷを示す。
剥がれの問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５、並びに第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰおよび第３辺Ｓ３に沿って第５電極パッドＢ５の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。さらに、剥がれの問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの主面を、平面視において、第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第１角部Ｃ１を含む第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。
また、切断の問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７、並びに第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰおよび第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。さらに、切断の問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの主面を、平面視において、第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第２角部Ｃ２を含む第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷを含む場合もある。
図１７に、剥がれ（第１の課題）および切断（第２の課題）が最も生じやすいボンディングワイヤＢＷを示す。
剥がれの問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される複数のボンディングワイヤＢＷである。
また、切断の問題を解決する必要があるボンディングワイヤＢＷは、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される複数のボンディングワイヤＢＷである。
≪本実施の形態による半導体装置の特徴および効果≫
本実施の形態による半導体装置では、例えば図１に示したように、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷは、半導体チップＳＣの内側に向かって大きく迂回しており、半導体チップＳＣの内側方向に倒れるループ形状（以下、内倒れループ形状という場合もある。）を有している。すなわち、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷは、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。
これに対して、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷは、半導体チップＳＣの内側に向かって迂回しておらず、半導体チップＳＣの内側方向に倒れないループ形状を有している。すなわち、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷは、引っ張る力（張力）が強く、ピンと張られている。
ここで、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５である。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、第１ワイヤＷ１および第５ワイヤＷ５に加えて、第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷおよび第３辺Ｓ３に沿って第５電極パッドＢ５の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷである。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの主面を第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第１角部Ｃ１を含む第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。
また、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７である。または、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷとは、第３ワイヤＷ３および第７ワイヤＷ７に加えて、第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷおよび第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷである。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの主面を第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第２角部Ｃ２を含む第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。
前述したように、半導体装置の製造工程の一つであるモールド工程においては、ゲートＧＡ近傍に位置するボンディングワイヤＢＷに、その下側から上側に向かう方向に荷重がかかる（図１３（ａ）参照）。このため、例えば信頼性試験、特に、温度サイクル試験における樹脂の熱膨張や収縮により、上記上向きの荷重が起因となって、モールド工程においてゲートＧＡ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと電極パッドＢＰとの接合部における引張力が大きくなる。その結果、ボンディングワイヤＢＷは電極パッドＢＰから剥がれやすくなる（第１の課題）。
しかし、本実施の形態では、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷを内倒れループ形状としている。すなわち、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷは、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。従って、モールド工程において、ゲートＧＡ近傍に位置するボンディングワイヤＢＷに上向きの荷重がかかっても、例えば信頼性試験、特に、温度サイクル試験において生じる、ゲートＧＡ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと電極パッドＢＰとの接合部における引張力は小さいので、ボンディングワイヤＢＷは電極パッドＢＰから剥がれにくくなる（第１の課題の解決）。
また、前述したように、半導体装置の製造工程の一つであるモールド工程においては、ベントＶＥ近傍に位置するボンディングワイヤＢＷに、その上側から下側に向かう方向に荷重がかかる（図１４（ａ）参照）。このため、例えば信頼性試験、特に、温度サイクル試験における樹脂の熱膨張や収縮により、上記下向きの荷重が起因となって、モールド工程においてベントＶＥ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）は切断しやすくなる（第２の課題）。
しかし、本実施の形態では、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷを内倒れループ形成としている。すなわち、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷは、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。従って、モールド工程において、ベントＶＥ近傍に位置するボンディングワイヤＢＷに下向きの荷重がかかっても、例えば信頼性試験、特に、温度サイクル試験において生じる、ベントＶＥ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）には応力が集中しないので、ボンディングワイヤＢＷは切断しにくくなる（第２の課題の解決）。
また、前述したように、半導体装置の製造工程の一つであるモールド工程においては、樹脂の流れに起因するワイヤ流れの問題がある。ワイヤ流れが生じやすいボンディングワイヤＢＷとは、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷである。または、ワイヤ流れが生じやすいボンディングワイヤＢＷとは、半導体チップＳＣの主面を第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第３角部Ｃ２を含む第３領域Ａ３および半導体チップＳＣの第４角部Ｃ４を含む第４領域Ａ４のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである（第３の課題）。
しかし、本実施の形態では、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷ以外のボンディングワイヤＢＷは、引っ張る力（張力）が強く、ピンと張られている。または、半導体チップＳＣの第３角部Ｃ２を含む第３領域Ａ３および半導体チップＳＣの第４角部Ｃ４を含む第４領域Ａ４のそれぞれに位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、引っ張る力（張力）が強く、ピンと張られている。その結果、樹脂の流れに起因するボンディングワイヤＢＷのワイヤ流れの問題を回避することができる（第３の課題の解決）。
このように、本実施の形態によれば、ボンディングワイヤＢＷの剥がれ（第１の課題）、ボンディングワイヤＢＷの切断（第２の課題）およびボンディングワイヤＢＷのワイヤ流れ（第３の課題）を回避することができる。これにより、半導体装置の小型化および低コスト化を実現する手段として、ボンディングワイヤの線径を細くしても、信頼性の高い半導体装置を実現することができる。
なお、本実施の形態では、半導体装置の製造工程の一つであるモールド工程では、キャビディＣＶａ、ＣＶｂ内に樹脂を流入する際の入り口となるゲートＧＡが、下金型ＭＤａおよび上金型ＭＤｂに形成された成形金型を用いた（図１２参照）。すなわち、リードフレームＬＦの上面側に位置する上ゲートとリードフレームＬＦの下面側に位置する下ゲートから、樹脂がキャビティＣＶａ、ＣＶｂ内に流し込まれる。しかし、本実施の形態は、これに限定されるものではなく、キャビディＣＶａ、ＣＶｂ内に樹脂を流入する際の入り口となるゲートＧＡが、下金型ＭＤａのみに形成された成形金型を用いたモールド工程にも適用することができる。すなわち、リードフレームＬＦの下面側に位置する下ゲートのみから、樹脂がキャビティＣＶａ、ＣＶｂ内に流し込まれた場合も、ゲートＧＡ近傍に位置するボンディングワイヤＢＷに、その下側から上側に向かう方向に荷重がかかり、ボール部ＢＷａは、電極パッドＢＰから剥がれやすくなる（第１の課題）。従って、下ゲートのみを備えた成形金型を用いたモールド工程において、半導体装置を製造する場合においても、本実施の形態によるボンディングワイヤＢＷのループ形状を適用することは有効である。
≪変形例≫
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
＜変形例１＞
本実施の形態の変形例１による半導体装置について、図１８を用いて説明する。
図１８は、本実施の形態の変形例１による半導体装置の上面図である。
なお、変形例１による半導体装置ＳＭ１と前述の実施の形態による半導体装置ＳＭとの相違点は、ボンディングワイヤの線径およびループ形状である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図１８に示すように、変形例１による半導体装置ＳＭ１では、全てのボンディングワイヤＢＷは、半導体チップＳＣの内側に向かって迂回しておらず、引っ張る力（張力）が強く、ピンと張られている。
しかし、変形例１による半導体装置ＳＭ１では、複数のボンディングワイヤのうち、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置するボンディングワイヤＢＷの線径が、他部のボンディングワイヤＢＷの線径よりも太く、例えば２０μｍφよりも太い。
ここで、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５である。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、第１ワイヤＷ１および第５ワイヤＷ５に加えて、第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷおよび第３辺Ｓ３に沿って第５電極パッドＢ５の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷである。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの主面を第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第１角部Ｃ１を含む第１領域Ａ１に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。
また、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７である。または、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷとは、第３ワイヤＷ３および第７ワイヤＷ７に加えて、第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷおよび第４辺Ｓ４に沿って第７電極パッドＢ７の隣に位置する電極パッドＢＰに接続されるボンディングワイヤＢＷである。または、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷとは、半導体チップＳＣの主面を第１仮想線ＩＬ１と第２仮想線ＩＬ２とで区分した場合、半導体チップＳＣの第２角部Ｃ２を含む第２領域Ａ２に位置する複数の電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷである。
このように、変形例１によれば、モールド工程においてゲートＧＡ近傍に位置するボンディングワイヤＢＷの線径を太くしたことにより、モールド工程において、ゲートＧＡ近傍に位置するボンディングワイヤＢＷにかかる上向きの荷重が低減される。従って、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲートＧＡ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと電極パッドＢＰとの接合部における引張力は小さいので、ボンディングワイヤＷＢは電極パッドＢＰから剥がれにくくなる（第１の課題の解決）。
また、変形例１によれば、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷの線径を太くしたことにより、モールド工程においてベントＶＥ近傍に位置するボンディングワイヤＢＷにかかる下向きの荷重が低減される。従って、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベントＶＥ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）には応力が集中しないので、ボンディングワイヤＢＷは切断しにくくなる（第２の課題の解決）。
また、変形例１によれば、全てのボンディングワイヤＢＷは、引っ張る力（張力）が強く、ピンと張られているので、樹脂の流れに起因するワイヤ流れの問題を回避することができる（第３の課題の解決）。
＜変形例２＞
本実施の形態の変形例２による半導体装置について、図１９を用いて説明する。
図１９は、本実施の形態の変形例２による半導体装置の上面図である。
なお、変形例２による半導体装置ＳＭ２と前述の実施の形態による半導体装置ＳＭとの相違点は、ボンディングワイヤのループ形状である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図１９に示すように、変形例２による半導体装置ＳＭ２では、全てのボンディングワイヤＢＷは、半導体チップＳＣの内側に向かって迂回しており、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。
半導体装置ＳＭ２の製造工程の一つであるモールド工程において、前述の実施の形態における樹脂の充填圧が低い場合は、全てのボンディングワイヤＢＷを、引っ張る力（張力）が弱く、余裕をもって緩やかに張ることもできる。
これにより、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲートＧＡ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと電極パッドＢＰとの接合部における引張力は小さいので、ボンディングワイヤＢＷは電極パッドＢＰから剥がれにくくなる（第１の課題の解決）。
また、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベントＶＥ近傍に位置したボンディングワイヤＢＷのボール部ＢＷａと芯部ＢＷｂとの接合部（ネック部）には応力が集中しないので、ボンディングワイヤＢＷは切断しにくくなる（第２の課題の解決）
また、樹脂の充填圧が低い場合には、ボンディングワイヤＢＷの長さが長くても、樹脂の流れに起因するワイヤ流れの問題を回避することが可能となる（第３の課題の解決）。
ただし、モールド工程において、キャビディ内への樹脂の充填を完了するまでの時間が長くなり、初期に流し込んだ樹脂が固まる虞がある。
＜変形例３＞
本実施の形態の変形例３による半導体装置について、図２０を用いて説明する。
図２０は、本実施の形態の変形例３による半導体装置の断面図である。
前述の実施の形態による半導体装置ＳＭは、封止体ＲＥの底面からダイパッドＤＰの下面が露出した、所謂、タブ露出型の半導体装置であるが、変形例３による半導体装置ＳＭ３は、封止体ＲＥの底面からダイパッドの下面が露出しない、所謂、タブ内蔵型の半導体装置である。
なお、その他の構成は、両者においてほぼ同様である。すなわち、モールド工程においてゲートＧＡ近傍およびベントＶＥ近傍のそれぞれに位置する複数のボンディングワイヤＢＷは、前述の実施の形態と同様に、半導体チップＳＣの内側に向かって迂回しており、引っ張る力（張力）が弱く、余裕をもって緩やかに張られている。以下、相違点を中心に説明する。
タブ内蔵型の半導体装置ＳＭ３では、タブ露出型の半導体装置ＳＭと比べて、半導体装置ＳＭ３の製造工程の一つであるモールド工程において、ゲート近傍に位置するボンディングワイヤＢＷに、その下側から上側に向かう方向に荷重がかかりにくくなる。従って、タブ内蔵型の半導体装置ＳＭ３では、タブ露出型の半導体装置ＳＭと比べて、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲート近傍に位置したボンディングワイヤＢＷは電極パッドＢＰから剥がれにくい。
また、タブ内蔵型の半導体装置ＳＭ３では、タブ露出型の半導体装置ＳＭと比べて、半導体装置ＳＭ３の製造工程の一つであるモールド工程において、ベント近傍に位置するボンディングワイヤＢＷに、その上側から下側に向かう方向に荷重がかかりにくくなる。従って、タブ内蔵型の半導体装置ＳＭ３では、タブ露出型の半導体装置ＳＭと比べて、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベント近傍に位置したボンディングワイヤＢＷのボール部と芯部との接合部（ネック部）には応力が集中しないので、ボンディングワイヤＢＷは切断しにくい。
このように、タブ内蔵型の半導体装置ＳＭ３は、タブ露出型の半導体装置ＳＭと比べて、ボンディングワイヤＢＷの剥がれ（第１課題）およびボンディングワイヤＢＷの切断（第２課題）は生じにくい。しかし、モールド工程においてゲート近傍およびベント近傍のそれぞれに位置する複数のボンディングワイヤＢＷを、余裕を持って緩やかに張ることにより、ボンディングワイヤＢＷの剥がれ（第１の課題）、ボンディングワイヤＢＷの切断（第２の課題）はさらに生じにくくなる。
ただし、モールド工程においてゲート近傍およびベント近傍のそれぞれに位置する複数のボンディングワイヤＢＷが無駄に長くなると、ワイヤ流れが生じる虞がある。そこで、タブ内蔵型の半導体装置ＳＭ３では、例えば半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第５電極パッドＢ５のそれぞれに接続される第１ワイヤＷ１および第５ワイヤＷ５を、余裕を持って緩やかに張ることが望ましい（図１参照）。さらに、タブ内蔵型の半導体装置ＳＭ３では、例えば半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第７電極パッドＢ７のそれぞれに接続される第３ワイヤＷ３および第７ワイヤＷ７を、余裕を持って緩やかに張ることが望ましい（図１参照）。すなわち、第１ワイヤＷ１、第５ワイヤＷ５、第３ワイヤＷ３および第７ワイヤＷ７のみを、余裕を持って緩やかに張ることにより、他のワイヤボンディングＢＷのワイヤ流れを防止することができる。
＜変形例４＞
本実施の形態の変形例４による半導体装置について、図２１を用いて説明する。
図２１は、本実施の形態の変形例４による半導体装置の上面図である。
なお、変形例４による半導体装置ＳＭ４と前述の実施の形態による半導体装置ＳＭとの相違点は、半導体チップの主面に形成される電極パッドの配置である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図２１に示すように、第１パッド群Ｇ１に含まれる複数の電極パッドＢＰは、前述の実施の形態で説明した複数の電極パッドＢＰのピッチと同じ、例えば第１ピッチで配置されている。そして、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
また、第２パッド群Ｇ２に含まれる複数の電極パッドＢＰは、第１パッド群Ｇ１に含まれる複数の電極パッドＢＰのピッチと同じ、例えば第１ピッチで配置されている。そして、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
また、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰは、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第５電極パッドＢ５を含む、複数の電極パッドＢＰから構成される第１サブパッド群ＧＰａと、半導体チップＳＣの第３角部Ｃ３の最も近くに位置する第６電極パッドＢ６を含む、複数の電極パッドＢＰから構成される第２サブパッド群ＧＰｂと、を有する。
第１サブパッド群ＧＰａを構成する複数の電極パッドＢＰおよび第２サブパッド群ＧＰｂを構成する複数の電極パッドＢＰのそれぞれは、第１ピッチで配置されている。一方、第１サブパッド群ＧＰａに含まれる複数の電極パッドＢＰのうち、第２サブパッド群ＧＰｂに最も近い位置にある電極パッドＢＰと、第２サブパッド群ＧＰｂに含まれる複数の電極パッドＢＰのうち、第１サブパッド群ＧＰａに最も近い位置ある電極パッドＢＰとは、第１ピッチよりも大きいピッチで配置されている。すなわち、前述の実施の形態では、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰは同一ピッチで配列されているのに対し、変形例４では、図２１に示すように、この第１ピッチよりも大きいピッチで配列される部分を有する。言い換えれば、第３パッド群Ｇ３は、複数の電極パッドＢＰが等ピッチで配置されていない箇所を有している。そして、第１サブパッド群ＧＰａを構成する複数の電極パッドＢＰのそれぞれに接続されるボンディングワイヤＢＷは、内倒れループ形状を有している。
なお、図２１では、見易さのため、第１サブパッド群ＧＰａを構成する複数の電極パッドＢＰとして１つの電極パッドＢＰを記載しているが、第１サブパッド群ＧＰａは複数の電極パッドＢＰにより構成されている。ただし、１つの電極パッドＢＰによって構成される第１サブパッド群ＧＰａを排除するものではない。
また、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰは、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第７電極パッドＢ７を含む、複数の電極パッドＢＰから構成される第３サブパッド群ＧＰｃと、半導体チップＳＣの第４角部Ｃ４の最も近くに位置する第８電極パッドＢ８を含む、複数の電極パッドＢＰから構成される第４サブパッド群ＧＰｄと、を有する。
第３サブパッド群ＧＰｃを構成する複数の電極パッドＢＰおよび第４サブパッド群ＧＰｄを構成する複数の電極パッドＢＰのそれぞれは、第１ピッチで配置されている。一方、第３サブパッド群ＧＰｃに含まれる複数の電極パッドＢＰのうち、第４サブパッド群ＧＰｄに最も近い位置にある電極パッドＢＰと、第４サブパッド群ＧＰｄに含まれる複数の電極パッドＢＰのうち、第３サブパッド群ＧＰｃに最も近い位置ある電極パッドＢＰとは、第１ピッチよりも大きいピッチで配置されている。すなわち、前述の実施の形態では、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰは同一ピッチで配列されていたのに対し、変形例４では、図２１に示すように、この第１ピッチよりも大きいピッチで配列される部分を有する。言い換えれば、第４パッド群Ｇ４は、複数の電極パッドＢＰが等ピッチで配置されていない箇所を有している。そして、第３サブパッド群ＧＰｃを構成する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
なお、図２１では、見易さのため、第３サブパッド群ＧＰｃを構成する複数の電極パッドＢＰとして１つの電極パッドＢＰを記載しているが、第３サブパッド群ＧＰｃは複数の電極パッドＢＰにより構成されている。ただし、１つの電極パッドＢＰによって構成される第３サブパッド群ＧＰｃを排除するものではない。
変形例４による半導体装置ＳＭ４のように、一つのパッド群（変形例４では、第３パッド群Ｇ３と第４パッド群Ｇ４）を構成する複数の電極パッドＢＰにおいて、電極パッドＢＰの間隔が異なる箇所を境界として、内倒れループ形状を有するボンディングワイヤＢＷを定めることができる。
すなわち、例えば第３パッド群Ｇ３では、第１辺Ｓ１側に位置する第１サブパッド群ＧＰａを構成する複数の電極パッドＢＰのそれぞれに接続されるボンディングパッドＢＷを内倒れループ形状とする。また、例えば第４パッド群Ｇ４では、第２辺Ｓ２側に位置する第３サブパッド群ＧＰｃを構成する複数の電極パッドＢＰのそれぞれに接続されるボンディングパッドＢＷを内倒れループ形状とする。
これにより、前述の実施の形態と同様に、ボンディングワイヤＢＷの剥がれ（第１の課題）、ボンディングワイヤＢＷの切断（第２の課題）およびボンディングワイヤＢＷのワイヤ流れ（第３の課題）を回避することができる。
なお、変形例４では、第３パッド群Ｇ３および第４パッド群Ｇ４のそれぞれに、互いに間隔の異なる電極パッドＢＰを配置したが、第１パッド群Ｇ１および第２パッド群Ｇ２に、互いに間隔の異なる電極パッドＢＰを配置できることは、言うまでない。この場合も、第１パッド群Ｇ１および第２パッド群Ｇ２のそれぞれを構成する複数の電極パッドＢＰにおいて、電極パッドＢＰの間隔が異なる箇所を境界として、内倒れループ形状を有するボンディングワイヤＢＷを定めることができる。
＜変形例５＞
本実施の形態の変形例５による半導体装置について、図２２を用いて説明する。
図２２は、本実施の形態の変形例５による半導体装置の上面図である。
なお、変形例５による半導体装置ＳＭ５と前述の実施の形態による半導体装置ＳＭとの相違点は、ボンディングワイヤの有無である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図２２に示すように、第１パッド群Ｇ１に含まれる複数の電極パッドＢＰは、前述の変形例４と同様、例えば第１ピッチで配置されている。そして、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第１電極パッドＢ１および第１辺Ｓ１に沿って第１電極パッドＢ１の隣に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
また、第２パッド群Ｇ２に含まれる複数の電極パッドＢＰは、例えば第１ピッチで配置されている。そして、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第３電極パッドＢ３および第２辺Ｓ２に沿って第３電極パッドＢ３の隣に位置する電極パッドＢＰのそれぞれに接続されるボンディングワイヤＢＷは、内倒れループ形状を有している。
また、第３パッド群Ｇ３に含まれる複数の電極パッドＢＰは、例えば第１ピッチで配置されているが、ボンディングワイヤＢＷが接続されない電極パッドＢ０が配置されている。そして、半導体チップＳＣの第１角部Ｃ１の最も近くに位置する第５電極パッドＢ５、および第１電極パッドＢ５とボンディングワイヤＢＷが接続されない電極パッドＢ０との間に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
なお、図２２では、見易さのため、第５電極パッドＢ５とボンディングワイヤＢＷが接続されない電極パッドＢ０との間の電極パッドＢＰは省略している。
また、第４パッド群Ｇ４に含まれる複数の電極パッドＢＰは、例えば第１ピッチで配置されているが、ボンディングワイヤＢＷが接続されない電極パッドＢ０が配置されている。そして、半導体チップＳＣの第２角部Ｃ２の最も近くに位置する第７電極パッドＢ７、および第７電極パッドＢ７とボンディングワイヤＢＷが接続されない電極パッドＢ０との間に位置する電極パッドＢＰのそれぞれに接続される複数のボンディングワイヤＢＷは、内倒れループ形状を有している。
なお、図２２では、見易さのため、第７電極パッドＢ７とボンディングワイヤＢＷが接続されない電極パッドＢ０との間の電極パッドＢＰは省略している。
変形例５による半導体装置ＳＭ５のように、一つのパッド群（変形例５では、第３パッド群Ｇ３と第４パッド群Ｇ４）を構成する複数の電極パッドＢＰにおいて、ボンディングワイヤＢＷが接続されない電極パッドＢＰを境界として、内倒れループ形状を有するボンディングワイヤＢＷを定めることができる。
すなわち、例えば第３パッド群Ｇ３では、ボンディングワイヤＢＷが接続されない電極パッドＢＰと第１辺Ｓ１との間に位置する複数の電極パッドＢＰのそれぞれに接続されるボンディングパッドＢＷを内倒れループ形状とする。また、例えば第４パッド群Ｇ４では、ボンディングワイヤＢＷが接続されない電極パッドＢＰと第２辺Ｓ２との間に位置する複数の電極パッドＢＰのそれぞれに接続されるボンディングパッドＢＷを内倒れループ形状とする。
これにより、前述の実施の形態と同様に、ボンディングワイヤＢＷの剥がれ（第１の課題）、ボンディングワイヤＢＷの切断（第２の課題）およびボンディングワイヤＢＷのワイヤ流れ（第３の課題）を回避することができる。
なお、変形例５では、第３パッド群Ｇ３と第４パッド群Ｇ４に、ボンディングワイヤＢＷが接続されない電極パッドＢ０を配置したが、第１パッド群Ｇ１および第２パッド群Ｇ２に、ボンディングワイヤＢＷが接続されない電極パッドＢ０を配置できることは、言うまでもない。この場合も、第１パッド群Ｇ１および第２パッド群Ｇ２のそれぞれを構成する複数の電極パッドＢＰにおいて、ボンディングワイヤＢＷが接続されない電極パッドＢＰを境界として、内倒れループ形状を有するボンディングワイヤＢＷを定めることができる。
Ａ１〜Ａ４ 第１領域〜第４領域
Ｂ０ 電極パッド
Ｂ１〜Ｂ８ 第１電極パッド〜第８電極パッド
ＢＰ 電極パッド（ボンディングパッド、表面電極）
ＢＷ ボンディングワイヤ（導電性ワイヤ、ワイヤ）
ＢＷａ ボール部
ＢＷｂ 芯部
Ｃ１〜Ｃ４ 第１角部〜第４角部
ＣＡ キャピラリー
ＣＲ ダイボンド材（接着剤）
ＣＶａ、ＣＶｂ キャビティ
Ｄａ ダイパッドの上面（チップ搭載面）
Ｄｂ ダイパッドの下面（露出面）
ＤＰ ダイパッド（タブ、チップ搭載部）
ＦＢＰ 第１ポイント点
Ｇ１〜Ｇ４ 第１パッド群〜第４パッド群
ＧＡ ゲート
ＧＰａ 第１サブパッド群
ＧＰｂ 第２サブパッド群
ＧＰｃ 第３サブパッド群
ＧＰｄ 第４サブパッド群
Ｈ１、Ｈ２ ループ高さ
ＨＬ 吊りリード（支持リード）
ＩＬ１ 第１仮想線
ＩＬ２ 第２仮想線
ＬＥ リード（外部端子）
ＬＦ リードフレーム（配線板、配線部材）
ＭＤａ 下金型
ＭＤｂ 上金型
ＰＦ メッキ膜（メッキ層）
Ｒａ 封止体の上面
Ｒｂ 封止体の下面（実装面）
ＲＥ 封止体（樹脂封止）
ＲＥａ 樹脂
Ｓ１〜Ｓ４ 第１辺〜第４辺
Ｓａ 半導体チップの主面（第１主面、表面）
Ｓｂ 半導体チップの裏面（第２主面）
ＳＢＰ 第２ポイント点
ＳＣ 半導体チップ
ＳＦ 単位フレーム
ＳＭ、ＳＭ１〜ＳＭ５ 半導体装置
ＴＢ タムバー
ＶＥ ベント
Ｗ１〜Ｗ８ 第１ワイヤ〜第８ワイヤ
θ１、θ２ 曲げ角度

Claims (19)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
    ここで、
    前記半導体チップは、平面視において、第１辺と、前記第１辺と対向する第２辺と、前記第１辺および第２辺のそれぞれと交差する第３辺と、前記第１辺および前記第２辺のそれぞれと交差し、かつ、第３辺と対向する第４辺と、前記第１辺と前記第３辺とが交わる第１角部と、前記第２辺と前記第４辺とが交わる第２角部と、前記第３辺と前記第２辺とが交わる第３角部と、前記第４辺と前記第１辺とが交わる第４角部と、を有し、
    前記複数の電極パッドは、平面視において、前記半導体チップの前記第２辺よりも前記第１辺の近くに位置し、かつ、前記第１辺に沿って配置された第１パッド群と、前記半導体チップの前記第１辺よりも前記第２辺の近くに位置し、かつ、前記第２辺に沿って配置された第２パッド群と、前記半導体チップの前記第４辺よりも前記第３辺の近くに位置し、かつ、前記第３辺に沿って配置された第３パッド群と、前記半導体チップの前記第３辺よりも前記第４辺の近くに位置し、かつ、前記第４辺に沿って配置された第４パッド群と、を有し、
    前記第１パッド群は、前記第１角部の最も近くに位置する第１パッドと、前記第１パッドよりも前記第１角部から遠くに位置する第２パッドと、を含み、
    前記第２パッド群は、前記第２角部の最も近くに位置する第３パッドと、前記第３パッドよりも前記第２角部から遠くに位置する第４パッドと、を含み、
    前記第３パッド群は、前記第１角部の最も近くに位置する第５パッドと、前記第５パッドよりも前記第１角部から遠くに位置する第６パッドと、を含み、
    前記第４パッド群は、前記第２角部の最も近くに位置する第７パッドと、前記第７パッドよりも前記第２角部から遠くに位置する第８パッドと、を含み、
    前記複数のワイヤは、前記第１パッド、前記第３パッド、前記第５パッドおよび前記第７パッドのそれぞれに接続される第１ワイヤと、前記第２パッド、前記第４パッド、前記第６パッドおよび前記第８パッドのそれぞれに接続される第２ワイヤと、を含み、
    前記（ｃ）工程では、前記第１ワイヤの第１芯部と第１ボール部との接合部における、法線方向に対する前記第１芯部の第１曲げ角度が、前記第２ワイヤの第２芯部と第２ボール部との接合部における、法線方向に対する前記第２芯部の第２曲げ角度よりも大きくなるように、前記複数のワイヤが前記複数の電極パッドにそれぞれ接続され、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側から前記第２角部側に向かって前記樹脂が供給される。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記複数のワイヤのそれぞれにおいて、前記ワイヤの一部が前記電極パッドに接続された後、前記ワイヤの他部が前記リードに接続される、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１ワイヤの前記半導体チップの前記主面からのループ高さと、前記第２ワイヤの前記半導体チップの前記主面からのループ高さとは同じである、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    平面視において、前記第１ワイヤの長さは、前記第２ワイヤの長さよりも長い、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第２パッドは、前記第１パッド群のうち、前記半導体チップの前記第４角部の最も近くに位置する電極パッドであり、
    前記第４パッドは、前記第２パッド群のうち、前記半導体チップの前記第３角部の最も近くに位置する電極パッドであり、
    前記第６パッドは、前記第３パッド群のうち、前記半導体チップの前記第３角部の最も近くに位置する電極パッドであり、
    前記第８パッドは、前記第４パッド群のうち、前記半導体チップの前記第４角部の最も近くに位置する電極パッドである、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記半導体チップの前記主面は、平面視において、前記第１辺の中心と前記第２辺の中心とを通る第１仮想線と、前記第３辺の中心と前記第４辺の中心とを通る第２仮想線とで区分された、前記第１角部を含む第１領域、前記第２角部を含む第２領域、前記第３角部を含む第３領域および前記第４角部を含む第４領域を有し、
    前記複数の電極パッドのうち、前記第１領域および前記第２領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第１ワイヤであり、
    前記複数の電極パッドのうち、前記第３領域および前記第４領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第２ワイヤである、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記第１パッド群は、前記第１パッドを含む第１サブパッド群と、前記第２パッドを含む第２サブパッド群と、に区分され、
    前記第２パッド群は、前記第３パッドを含む第３サブパッド群と、前記第４パッドを含む第４サブパッド群と、に区分され、
    前記複数の電極パッドのうち、前記第１サブパッド群を構成する電極パッドおよび前記第２サブパッド群を構成する電極パッドは、それぞれ第１ピッチで配置され、
    前記複数の電極パッドのうち、前記第３サブパッド群を構成する電極パッドおよび前記第４サブパッド群を構成する電極パッドは、それぞれ第２ピッチで配置され、
    前記第１サブパッド群を構成する電極パッドのうち、前記第２サブパッド群の最も近くに配置された電極パッドと、前記第２サブパッド群を構成する電極パッドのうち、前記第１サブパッド群の最も近くに配置された電極パッドとの間隔は、前記第１ピッチよりも大きく、
    前記第３サブパッド群を構成する電極パッドのうち、前記第４サブパッド群の最も近くに配置された電極パッドと、前記第４サブパッド群を構成する電極パッドのうち、前記第３サブパッド群の最も近くに配置された電極パッドとの間隔は、前記第２ピッチよりも大きく、
    前記第１サブパッド群を構成する電極パッドおよび前記第３サブパッド群を構成する電極パッドのそれぞれに前記第１ワイヤが接続され、
    前記第２サブパッド群を構成する電極パッドおよび前記第４サブパッド群を構成する電極パッドのそれぞれに前記第２ワイヤが接続される、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第１サブパッド群を構成する電極パッドのうち、前記第２サブパッド群の最も近くに配置された電極パッドと、前記第２サブパッド群を構成する電極パッドのうち、前記第１サブパッド群の最も近くに配置された電極パッドとの間に、ワイヤが接続されない電極パッドが配置され、
    前記第３サブパッド群を構成する電極パッドのうち、前記第４サブパッド群の最も近くに配置された電極パッドと、前記第４サブパッド群を構成する電極パッドのうち、前記第３サブパッド群の最も近くに配置された電極パッドとの間に、ワイヤが接続されない電極パッドが配置されている、半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。
  11. 以下の工程を含む半導体装置の製造方法：
    （ａ）上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
    ここで、
    前記半導体チップは、平面視において、第１辺と、前記第１辺と対向する第２辺と、前記第１辺および第２辺のそれぞれと交差する第３辺と、前記第１辺および前記第２辺のそれぞれと交差し、かつ、第３辺と対向する第４辺と、前記第１辺と前記第３辺とが交わる第１角部と、前記第２辺と前記第４辺とが交わる第２角部と、前記第３辺と前記第２辺とが交わる第３角部と、前記第４辺と前記第１辺とが交わる第４角部と、を有し、
    前記複数の電極パッドは、平面視において、前記半導体チップの前記第２辺よりも前記第１辺の近くに位置し、かつ、前記第１辺に沿って配置された第１パッド群と、前記半導体チップの前記第１辺よりも前記第２辺の近くに位置し、かつ、前記第２辺に沿って配置された第２パッド群と、前記半導体チップの前記第４辺よりも前記第３辺の近くに位置し、かつ、前記第３辺に沿って配置された第３パッド群と、前記半導体チップの前記第３辺よりも前記第４辺の近くに位置し、かつ、前記第４辺に沿って配置された第４パッド群と、を有し、
    前記第１パッド群は、前記第１角部の最も近くに位置する第１パッドと、前記第１パッドよりも前記第１角部から遠くに位置する第２パッドと、を含み、
    前記第２パッド群は、前記第２角部の最も近くに位置する第３パッドと、前記第３パッドよりも前記第２角部から遠くに位置する第４パッドと、を含み、
    前記第３パッド群は、前記第１角部の最も近くに位置する第５パッドと、前記第５パッドよりも前記第１角部から遠くに位置する第６パッドと、を含み、
    前記第４パッド群は、前記第２角部の最も近くに位置する第７パッドと、前記第７パッドよりも前記第２角部から遠くに位置する第８パッドと、を含み、
    前記複数のワイヤは、前記第１パッド、前記第３パッド、前記第５パッドおよび前記第７パッドのそれぞれに接続される第１ワイヤと、前記第２パッド、前記第４パッド、前記第６パッドおよび前記第８パッドのそれぞれに接続される第２ワイヤと、を含み、
    前記第１ワイヤの第１線径が、前記第２ワイヤの第２線径よりも大きく、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側から前記第２角部側に向かって前記樹脂が供給される。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記第２パッドは、前記第１パッド群のうち、前記半導体チップの前記第４角部の最も近くに位置する電極パッドであり、
    前記第４パッドは、前記第２パッド群のうち、前記半導体チップの前記第３角部の最も近くに位置する電極パッドであり、
    前記第６パッドは、前記第３パッド群のうち、前記半導体チップの前記第３角部の最も近くに位置する電極パッドであり、
    前記第８パッドは、前記第４パッド群のうち、前記半導体チップの前記第４角部の最も近くに位置する電極パッドである、半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記半導体チップの前記主面は、平面視において、前記第１辺の中心と前記第２辺の中心とを通る第１仮想線と、前記第３辺の中心と前記第４辺の中心とを通る第２仮想線とで区分された、前記第１角部を含む第１領域、前記第２角部を含む第２領域、前記第３角部を含む第３領域および前記第４角部を含む第４領域を有し、
    前記複数の電極パッドのうち、前記第１領域および前記第２領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第１ワイヤであり、
    前記複数の電極パッドのうち、前記第３領域および前記第４領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第２ワイヤである、半導体装置の製造方法。
  14. 請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。
  15. 請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。
  16. 以下の工程を含む半導体装置の製造方法：
    （ａ）上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
    ここで、
    前記半導体チップは、平面視において、第１辺と、前記第１辺と対向する第２辺と、前記第１辺および第２辺のそれぞれと交差する第３辺と、前記第１辺および前記第２辺のそれぞれと交差し、かつ、第３辺と対向する第４辺と、前記第１辺と前記第３辺とが交わる第１角部と、前記第２辺と前記第４辺とが交わる第２角部と、前記第３辺と前記第２辺とが交わる第３角部と、前記第４辺と前記第１辺とが交わる第４角部と、を有し、
    前記複数の電極パッドは、平面視において、前記半導体チップの前記第２辺よりも前記第１辺の近くに位置し、かつ、前記第１辺に沿って配置された第１パッド群と、前記半導体チップの前記第１辺よりも前記第２辺の近くに位置し、かつ、前記第２辺に沿って配置された第２パッド群と、前記半導体チップの前記第４辺よりも前記第３辺の近くに位置し、かつ、前記第３辺に沿って配置された第３パッド群と、前記半導体チップの前記第３辺よりも前記第４辺の近くに位置し、かつ、前記第４辺に沿って配置された第４パッド群と、を有し、
    前記（ｃ）工程では、平面視において、前記複数のワイヤのそれぞれが、前記リードとの接合部から、前記電極パッドとの接合部を越えて前記半導体チップの内側方向に延在するように、前記複数のワイヤが前記複数の電極パッドのそれぞれに接続され、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側から前記第２角部側に向かって前記樹脂が供給される。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記複数のワイヤのそれぞれにおいて、前記ワイヤの一部が前記電極パッドに接続された後、前記ワイヤの他部が前記リードに接続される、半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記半導体チップの前記第１角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。
  19. 請求項１６記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。
JP2016252468A 2016-12-27 2016-12-27 半導体装置の製造方法 Pending JP2018107296A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016252468A JP2018107296A (ja) 2016-12-27 2016-12-27 半導体装置の製造方法
US15/829,250 US10128130B2 (en) 2016-12-27 2017-12-01 Method for manufacturing a semiconductor device
TW106143636A TW201839943A (zh) 2016-12-27 2017-12-13 半導體裝置之製造方法
EP17208831.2A EP3349240A1 (en) 2016-12-27 2017-12-20 A method for manufacturing a semiconductor device
KR1020170177023A KR20180076318A (ko) 2016-12-27 2017-12-21 반도체 장치의 제조 방법
CN201711425972.5A CN108242408B (zh) 2016-12-27 2017-12-26 制造半导体装置的方法
HK18109635.2A HK1250281A1 (zh) 2016-12-27 2018-07-25 製造半導體裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016252468A JP2018107296A (ja) 2016-12-27 2016-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018107296A true JP2018107296A (ja) 2018-07-05

Family

ID=60888194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016252468A Pending JP2018107296A (ja) 2016-12-27 2016-12-27 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US10128130B2 (ja)
EP (1) EP3349240A1 (ja)
JP (1) JP2018107296A (ja)
KR (1) KR20180076318A (ja)
CN (1) CN108242408B (ja)
HK (1) HK1250281A1 (ja)
TW (1) TW201839943A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136331A (ja) * 2019-02-14 2020-08-31 株式会社日産アーク 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117413238A (zh) 2021-07-19 2024-01-16 萨思学会有限公司 使用工艺数据的质量预测

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170034A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd リードフレーム及び半導体装置
JPH08236564A (ja) 1995-02-28 1996-09-13 Nec Kyushu Ltd 半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
US7464854B2 (en) * 2005-01-25 2008-12-16 Kulicke And Soffa Industries, Inc. Method and apparatus for forming a low profile wire loop
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP4957513B2 (ja) * 2007-11-05 2012-06-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012109435A (ja) * 2010-11-18 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP5795277B2 (ja) * 2012-03-22 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6092084B2 (ja) 2013-11-29 2017-03-08 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2015220248A (ja) * 2014-05-14 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2018046242A (ja) * 2016-09-16 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136331A (ja) * 2019-02-14 2020-08-31 株式会社日産アーク 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN108242408A (zh) 2018-07-03
US10128130B2 (en) 2018-11-13
CN108242408B (zh) 2023-07-18
HK1250281A1 (zh) 2018-12-07
TW201839943A (zh) 2018-11-01
KR20180076318A (ko) 2018-07-05
US20180182644A1 (en) 2018-06-28
EP3349240A1 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US9059185B2 (en) Copper leadframe finish for copper wire bonding
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US20110291253A1 (en) Lead frame, electronic component including the lead frame, and manufacturing method thereof
US20090189261A1 (en) Ultra-Thin Semiconductor Package
JP2002299540A (ja) 半導体装置およびその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
CN104103534B (zh) 半导体器件制造方法
JP5767294B2 (ja) 半導体装置
US10128130B2 (en) Method for manufacturing a semiconductor device
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP4128088B2 (ja) 半導体装置の製造方法
US11848258B2 (en) Semiconductor package with nickel-silver pre-plated leadframe
JPH08115941A (ja) 半導体装置
US11515275B2 (en) Copper wire bond on gold bump on semiconductor die bond pad
JP4002235B2 (ja) 樹脂封止型半導体装置
JPS62105457A (ja) 半導体装置
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2005223352A (ja) 半導体装置及び半導体装置の製造方法
JP2008091956A (ja) 半導体装置の製造方法
JP2003051578A (ja) 半導体装置及びその製造方法