JP2003051578A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003051578A JP2003051578A JP2001238741A JP2001238741A JP2003051578A JP 2003051578 A JP2003051578 A JP 2003051578A JP 2001238741 A JP2001238741 A JP 2001238741A JP 2001238741 A JP2001238741 A JP 2001238741A JP 2003051578 A JP2003051578 A JP 2003051578A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- lead frame
- semiconductor device
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【課題】 ダイパッド部の沈めのないリードフレームを
有すると共に、マルチチップ化に適するように表面に導
電配線を形成しやすいフレームを有する半導体装置を得
る。 【解決手段】 リードフレーム１１は、ＩＣチップが取
付けられる位置を貫通部１３とし、このリードフレーム
１１の一面にＩＣチップを取付ける保持部１６を有する
テープ１２を貼り付けて複合フレームを形成し、テープ
１２の保持部１６上のリードフレーム１１の貫通部１３
にＩＣチップを取付けるようにして、リードフレーム１
１からダイパッド部の沈めを無くし、且つモールドのば
り防止のダムタイバーも設けないようにしている。
有すると共に、マルチチップ化に適するように表面に導
電配線を形成しやすいフレームを有する半導体装置を得
る。 【解決手段】 リードフレーム１１は、ＩＣチップが取
付けられる位置を貫通部１３とし、このリードフレーム
１１の一面にＩＣチップを取付ける保持部１６を有する
テープ１２を貼り付けて複合フレームを形成し、テープ
１２の保持部１６上のリードフレーム１１の貫通部１３
にＩＣチップを取付けるようにして、リードフレーム１
１からダイパッド部の沈めを無くし、且つモールドのば
り防止のダムタイバーも設けないようにしている。
Description
【０００１】
【発明の属する技術分野】この発明は、ＴＳＯＰ（Ｔｉ
ｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）な
どの高密度、小型、薄型の半導体パッケージを有する半
導体装置及びその製造方法に関するものである。
ｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）な
どの高密度、小型、薄型の半導体パッケージを有する半
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】最近の携帯電話などの電子機器は、高機
能化、小型、薄型化が進み、これに搭載される半導体デ
バイスを封止するパッケージについても、現在、ＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＳＯＰな
どの表面実装法のパッケージが提供されている。これに
加えて、 （１）一つのパッケージに複数のＩＣチップを搭載する
マルチチップ化 （２）ＴＳＯＰ（厚み；１ｍｍ）より薄いパッケージ の要求がある。
能化、小型、薄型化が進み、これに搭載される半導体デ
バイスを封止するパッケージについても、現在、ＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＳＯＰな
どの表面実装法のパッケージが提供されている。これに
加えて、 （１）一つのパッケージに複数のＩＣチップを搭載する
マルチチップ化 （２）ＴＳＯＰ（厚み；１ｍｍ）より薄いパッケージ の要求がある。
【０００３】図５は、従来のＴＳＯＰパッケージ構造を
示す断面図である。図５において、１は２００μｍ以上
の厚みを有するＩＣチップ、２はＩＣチップ１が取付け
られるリードフレームのダイパッド部、３はリード、４
はＩＣチップ１とリード３を結ぶワイヤループ、５はＩ
Ｃチップ１及びダイパッド部２を覆うように形成された
モールド樹脂エリアであり、モールド樹脂エリア５の厚
さは、約１ｍｍである。図６は、従来のリードフレーム
を示す図である。図６において、２は図５におけるもの
と同一のものである。６はリードフレーム長辺外枠、７
はリード部、８はダイパッド部２を支持する宙吊リード
である。
示す断面図である。図５において、１は２００μｍ以上
の厚みを有するＩＣチップ、２はＩＣチップ１が取付け
られるリードフレームのダイパッド部、３はリード、４
はＩＣチップ１とリード３を結ぶワイヤループ、５はＩ
Ｃチップ１及びダイパッド部２を覆うように形成された
モールド樹脂エリアであり、モールド樹脂エリア５の厚
さは、約１ｍｍである。図６は、従来のリードフレーム
を示す図である。図６において、２は図５におけるもの
と同一のものである。６はリードフレーム長辺外枠、７
はリード部、８はダイパッド部２を支持する宙吊リード
である。
【０００４】
【発明が解決しようとする課題】次に、図５、図６を用
いて、従来のＴＳＯＰの現状での解決すべき問題点につ
いて述べる。通常のリードフレームには、ワイヤループ
４がＩＣチップ端と接触するのを防止するためと、ＩＣ
チップ１をセンターに位置させるために、ダイパッド部
２とリード３との間の段差を形成するようにダイパッド
沈めが設けられている。パッケージの厚みが薄くなる
と、ワイヤループ４の上限とパッケージの上端面までの
距離、またはダイパッド下限とパッケージの下端面との
間の距離が殆どなくなり（１００μｍ以下）、現状のダ
イパッド沈めの公差外や、ワイヤループ４の高さの公差
外が出た場合、金線ワイヤループ４のパッケージ上面へ
の露出や、ダイパッド部２のパッケージ下面への露出が
起り、半導体装置の不良率が増加する。
いて、従来のＴＳＯＰの現状での解決すべき問題点につ
いて述べる。通常のリードフレームには、ワイヤループ
４がＩＣチップ端と接触するのを防止するためと、ＩＣ
チップ１をセンターに位置させるために、ダイパッド部
２とリード３との間の段差を形成するようにダイパッド
沈めが設けられている。パッケージの厚みが薄くなる
と、ワイヤループ４の上限とパッケージの上端面までの
距離、またはダイパッド下限とパッケージの下端面との
間の距離が殆どなくなり（１００μｍ以下）、現状のダ
イパッド沈めの公差外や、ワイヤループ４の高さの公差
外が出た場合、金線ワイヤループ４のパッケージ上面へ
の露出や、ダイパッド部２のパッケージ下面への露出が
起り、半導体装置の不良率が増加する。
【０００５】また、ダイパッド２の形状は、ＩＣチップ
１のサイズごとに決められるため、リードフレームの種
類が増えると共に、設備の治工具もそのたびに段取り換
えが必要で、設備のダウンタイムが増え、全体の生産性
が低下するという問題があった。また、このダイパッド
部２を沈める構造では、必ずリード３との段差が必要な
ため、パッケージ厚さをこれ以上薄くするには限界があ
る。リードフレームのタイプによっては、沈めを形成し
ないこともできるが、ＩＣチップ１とリードフレーム材
質（金属；銅合金）とモールド樹脂間の線膨張係数の差
で、パッケージとの界面剥れ、吸湿後のクラックなどが
起こりやすくなる。図６のダイパッド部２は、リードフ
レームの外枠部の宙吊リード８で支持され、この部分を
通常は塑性変形させて、ダイパッド部２をリードフレー
ム３に比べ下方に沈めるダイパッド沈めがなされている
（ワイヤループ４のチップ端とのショート対策及びパッ
ケージに対するチップの位置をできるだけ中央にもって
ゆくため）。上記のようなダイパッド沈めを形成すると
きの宙吊リード８のメカニカルな変形では、薄型パッケ
ージの場合、沈め量の公差をコントロールできなくなる
という問題もあった。
１のサイズごとに決められるため、リードフレームの種
類が増えると共に、設備の治工具もそのたびに段取り換
えが必要で、設備のダウンタイムが増え、全体の生産性
が低下するという問題があった。また、このダイパッド
部２を沈める構造では、必ずリード３との段差が必要な
ため、パッケージ厚さをこれ以上薄くするには限界があ
る。リードフレームのタイプによっては、沈めを形成し
ないこともできるが、ＩＣチップ１とリードフレーム材
質（金属；銅合金）とモールド樹脂間の線膨張係数の差
で、パッケージとの界面剥れ、吸湿後のクラックなどが
起こりやすくなる。図６のダイパッド部２は、リードフ
レームの外枠部の宙吊リード８で支持され、この部分を
通常は塑性変形させて、ダイパッド部２をリードフレー
ム３に比べ下方に沈めるダイパッド沈めがなされている
（ワイヤループ４のチップ端とのショート対策及びパッ
ケージに対するチップの位置をできるだけ中央にもって
ゆくため）。上記のようなダイパッド沈めを形成すると
きの宙吊リード８のメカニカルな変形では、薄型パッケ
ージの場合、沈め量の公差をコントロールできなくなる
という問題もあった。
【０００６】また、最近、ＱＦＰパッケージなどの多ピ
ンパッケージに、複数のＩＣチップを搭載したマルチチ
ップがあり、ＩＣチップ間を相互にワイヤボンド結線す
ることにより、高機能のシステムＬＳＩの提供が行われ
ているが、現状のリードフレームタイプにおいては、ダ
イパッド部が、全面金属製であるため、フレキシビリテ
ィに欠けるという問題もある。このマルチチップパッケ
ージの要求に対して、現状の金属性のダイパッドでは、
複数のチップサイズ毎にフレームを製作する必要があ
り、金属製のために表面に導電性の配線などができない
という問題がある。
ンパッケージに、複数のＩＣチップを搭載したマルチチ
ップがあり、ＩＣチップ間を相互にワイヤボンド結線す
ることにより、高機能のシステムＬＳＩの提供が行われ
ているが、現状のリードフレームタイプにおいては、ダ
イパッド部が、全面金属製であるため、フレキシビリテ
ィに欠けるという問題もある。このマルチチップパッケ
ージの要求に対して、現状の金属性のダイパッドでは、
複数のチップサイズ毎にフレームを製作する必要があ
り、金属製のために表面に導電性の配線などができない
という問題がある。
【０００７】この発明は、上述のような問題点を解決す
るためになされたもので、ダイパッド部の沈めのないリ
ードフレームを有する半導体装置を得ることを第一の目
的としている。また、マルチチップ化に適し、表面に導
電配線が可能なフレームを有する半導体装置を得ること
を第二の目的としている。また、フレーム状態での電気
試験を容易に行える半導体装置を得ることを第三の目的
にしている。さらに、薄型プラスチックパッケージを有
する半導体装置を得ることを第四の目的にしている。ま
た、そのような半導体装置の製造方法を得ることを第五
の目的にしている。
るためになされたもので、ダイパッド部の沈めのないリ
ードフレームを有する半導体装置を得ることを第一の目
的としている。また、マルチチップ化に適し、表面に導
電配線が可能なフレームを有する半導体装置を得ること
を第二の目的としている。また、フレーム状態での電気
試験を容易に行える半導体装置を得ることを第三の目的
にしている。さらに、薄型プラスチックパッケージを有
する半導体装置を得ることを第四の目的にしている。ま
た、そのような半導体装置の製造方法を得ることを第五
の目的にしている。
【０００８】
【課題を解決するための手段】この発明に係わる半導体
装置においては、ＩＣチップが配置される貫通部を有
し、多数のリードが形成されたリードフレームと、この
リードフレームの一面に貼り付けられると共に、貫通部
に配置されたＩＣチップを保持する保持部を有するテー
プと、このテープ及び保持部によって保持されたＩＣチ
ップを覆うように形成されたモールド樹脂を備えたもの
である。また、ＩＣチップが配置される貫通部を有し、
多数のリードが形成されたリードフレームと、このリー
ドフレームの一面に貼り付けられると共に、貫通部に配
置されたＩＣチップを保持する保持部を有するテープ
と、このテープ及び保持部によって保持されたＩＣチッ
プを覆うように形成されたモールド樹脂を備え、テープ
の保持部上には導電配線が設けられているものである。
また、導電配線は、ワイヤボンドの中継配線端子として
用いられるものである。
装置においては、ＩＣチップが配置される貫通部を有
し、多数のリードが形成されたリードフレームと、この
リードフレームの一面に貼り付けられると共に、貫通部
に配置されたＩＣチップを保持する保持部を有するテー
プと、このテープ及び保持部によって保持されたＩＣチ
ップを覆うように形成されたモールド樹脂を備えたもの
である。また、ＩＣチップが配置される貫通部を有し、
多数のリードが形成されたリードフレームと、このリー
ドフレームの一面に貼り付けられると共に、貫通部に配
置されたＩＣチップを保持する保持部を有するテープ
と、このテープ及び保持部によって保持されたＩＣチッ
プを覆うように形成されたモールド樹脂を備え、テープ
の保持部上には導電配線が設けられているものである。
また、導電配線は、ワイヤボンドの中継配線端子として
用いられるものである。
【０００９】さらに、保持部には、複数のＩＣチップが
水平に取付けられるものである。また、保持部には、テ
ープを挟んで、二つのＩＣチップが垂直に取付けられる
ものである。
水平に取付けられるものである。また、保持部には、テ
ープを挟んで、二つのＩＣチップが垂直に取付けられる
ものである。
【００１０】また、保持部は、リードフレームのリード
を保持する形状に形成されると共に、リードが切断され
る位置にスリットが設けられているものである。また、
テープは、絶縁性及び耐熱性を有するものである。
を保持する形状に形成されると共に、リードが切断され
る位置にスリットが設けられているものである。また、
テープは、絶縁性及び耐熱性を有するものである。
【００１１】加えて、この発明に係わる半導体装置の製
造方法においては、ＩＣチップが取付けられる貫通部を
有し、多数のリードが形成されたリードフレームに、Ｉ
Ｃチップを保持する保持部を有するテープを貼り付ける
第一の工程と、保持部上のリードフレームの貫通部にＩ
Ｃチップを取付ける第二の工程と、保持部及びＩＣチッ
プをモールド樹脂で覆う第三の工程と、リードフレーム
の各リードを支持するリードカット用タイバーを切り離
す第四の工程と、ＩＣチップの電気試験を行う第五の工
程と、モールド樹脂で覆われたＩＣチップを切り離す第
六の工程を含むものである。
造方法においては、ＩＣチップが取付けられる貫通部を
有し、多数のリードが形成されたリードフレームに、Ｉ
Ｃチップを保持する保持部を有するテープを貼り付ける
第一の工程と、保持部上のリードフレームの貫通部にＩ
Ｃチップを取付ける第二の工程と、保持部及びＩＣチッ
プをモールド樹脂で覆う第三の工程と、リードフレーム
の各リードを支持するリードカット用タイバーを切り離
す第四の工程と、ＩＣチップの電気試験を行う第五の工
程と、モールド樹脂で覆われたＩＣチップを切り離す第
六の工程を含むものである。
【００１２】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１による半導体装置のテープ貼り付けフレ
ームを示す説明図である。図１において、１１はリード
フレーム、１２はリードフレーム１１に貼り付けられる
テープであり、リードフレーム１１と共に複合フレーム
を形成する。１３はリードフレーム１１の貫通部で、こ
の部分にＩＣチップが取付けられる。１４はリードフレ
ーム１１のリードカット用タイバー部、１６はテープ１
２のＩＣチップを保持する保持部である。
の実施の形態１による半導体装置のテープ貼り付けフレ
ームを示す説明図である。図１において、１１はリード
フレーム、１２はリードフレーム１１に貼り付けられる
テープであり、リードフレーム１１と共に複合フレーム
を形成する。１３はリードフレーム１１の貫通部で、こ
の部分にＩＣチップが取付けられる。１４はリードフレ
ーム１１のリードカット用タイバー部、１６はテープ１
２のＩＣチップを保持する保持部である。
【００１３】次に、動作について説明する。リードフレ
ーム１１に下方よりテープ１２を貼り付け、テープ１２
に設けられた保持部１６にＩＣチップを取付け、保持す
る。したがって、リードフレーム１１の貫通部１３には
何も形成されず、リードフレーム１１にはリードカット
用タイバー部１４が設けられる。テープ１２は、耐熱
性、絶縁性を有する。テープ１２の形状は、リードカッ
ト位置にスリット（貫通孔）が設けられ、保持部１６
は、ＩＣチップの保持及びワイヤボンド用のリードを保
持する形状を有している。この保持部１６に、ＩＣチッ
プを取付け、保持するので、リードフレーム１１にダイ
パッド沈めを設ける必要がない。テープ１２の保持部１
６のエリア表面には、リードフレーム１１を貼り付け後
に、ＩＣチップをダイ付けするダイボンド用の接着樹脂
が塗布される。この保持部１６は、絶縁性のテープ１２
に形成されるので、導電性の配線材が表面に形成でき
る。
ーム１１に下方よりテープ１２を貼り付け、テープ１２
に設けられた保持部１６にＩＣチップを取付け、保持す
る。したがって、リードフレーム１１の貫通部１３には
何も形成されず、リードフレーム１１にはリードカット
用タイバー部１４が設けられる。テープ１２は、耐熱
性、絶縁性を有する。テープ１２の形状は、リードカッ
ト位置にスリット（貫通孔）が設けられ、保持部１６
は、ＩＣチップの保持及びワイヤボンド用のリードを保
持する形状を有している。この保持部１６に、ＩＣチッ
プを取付け、保持するので、リードフレーム１１にダイ
パッド沈めを設ける必要がない。テープ１２の保持部１
６のエリア表面には、リードフレーム１１を貼り付け後
に、ＩＣチップをダイ付けするダイボンド用の接着樹脂
が塗布される。この保持部１６は、絶縁性のテープ１２
に形成されるので、導電性の配線材が表面に形成でき
る。
【００１４】実施の形態１によれば、リードフレームに
貼り付けたテープによってＩＣチップを保持するので、
ダイパッド部の沈めのないリードフレームとすると共
に、テープ表面に導電配線を設けることが可能になる。
貼り付けたテープによってＩＣチップを保持するので、
ダイパッド部の沈めのないリードフレームとすると共
に、テープ表面に導電配線を設けることが可能になる。
【００１５】実施の形態２．図２は、この発明の実施の
形態２による半導体装置のテープ付きフレームを用いた
薄型パッケージ構造を示す断面図である。図２におい
て、１２は図１におけるものと同一のものである。１８
はテープ１２上に取付けられたＩＣチップで、１００μ
ｍ以下の厚みを有する。１９はリード、２０はＩＣチッ
プ１８とリード１９とを接続するワイヤループ、２１は
ＩＣチップ１８及びテープ１２を覆うように形成された
モールド樹脂エリアである。
形態２による半導体装置のテープ付きフレームを用いた
薄型パッケージ構造を示す断面図である。図２におい
て、１２は図１におけるものと同一のものである。１８
はテープ１２上に取付けられたＩＣチップで、１００μ
ｍ以下の厚みを有する。１９はリード、２０はＩＣチッ
プ１８とリード１９とを接続するワイヤループ、２１は
ＩＣチップ１８及びテープ１２を覆うように形成された
モールド樹脂エリアである。
【００１６】図３は、この発明の実施の形態２による半
導体装置のテープ付きフレームを用いたマルチチップ水
平配置の薄型パッケージ構造を示す断面図である。図３
において、１２、１８〜２１は図２におけるものと同一
のものである。２２はテープ１２上に設けられ、ワイヤ
ループ２０を接続する導電配線で、中継配線端子を形成
する。２３はリードカット位置である。図３では、ＩＣ
チップ１８が水平方向に二つ配置されている。図４は、
この発明の実施の形態２による半導体装置のテープ付き
フレームを用いたマルチチップ垂直配置の薄型パッケー
ジ構造を示す断面図である。図４において、１２、１８
〜２１は図２におけるものと同一のものである。図４で
は、テープ１２の両側にＩＣチップ１８が取付けられて
いる。
導体装置のテープ付きフレームを用いたマルチチップ水
平配置の薄型パッケージ構造を示す断面図である。図３
において、１２、１８〜２１は図２におけるものと同一
のものである。２２はテープ１２上に設けられ、ワイヤ
ループ２０を接続する導電配線で、中継配線端子を形成
する。２３はリードカット位置である。図３では、ＩＣ
チップ１８が水平方向に二つ配置されている。図４は、
この発明の実施の形態２による半導体装置のテープ付き
フレームを用いたマルチチップ垂直配置の薄型パッケー
ジ構造を示す断面図である。図４において、１２、１８
〜２１は図２におけるものと同一のものである。図４で
は、テープ１２の両側にＩＣチップ１８が取付けられて
いる。
【００１７】図２、図３の薄型パッケージ構造では、リ
ードフレームにダイパッド沈めは形成されていないが、
ＩＣチップ１８はテープ１２上に取付けられるため、Ｉ
Ｃチップ１８の下面はリードの厚み（１００μｍ以下）
分の段差を有する。図２、図３の構成では、リードフレ
ームの厚さを０．１２５ｍｍとし、モールドの厚さを
０．５ｍｍ以下とすることができる。図３のマルチチッ
プ水平配置の薄型パッケージ構造では、テープ１２の保
持部１６に複数のＩＣチップ１８のダイ付けができ、テ
ープ上の導電配線２２をワイヤボンドの中継配線端子と
して使用できる。図４のマルチチップ垂直配置の薄型パ
ッケージ構造は、テープ１２の両側に、ＩＣチップ１８
が配置されていて、リードフレームにダイパッド沈めを
設けていない。
ードフレームにダイパッド沈めは形成されていないが、
ＩＣチップ１８はテープ１２上に取付けられるため、Ｉ
Ｃチップ１８の下面はリードの厚み（１００μｍ以下）
分の段差を有する。図２、図３の構成では、リードフレ
ームの厚さを０．１２５ｍｍとし、モールドの厚さを
０．５ｍｍ以下とすることができる。図３のマルチチッ
プ水平配置の薄型パッケージ構造では、テープ１２の保
持部１６に複数のＩＣチップ１８のダイ付けができ、テ
ープ上の導電配線２２をワイヤボンドの中継配線端子と
して使用できる。図４のマルチチップ垂直配置の薄型パ
ッケージ構造は、テープ１２の両側に、ＩＣチップ１８
が配置されていて、リードフレームにダイパッド沈めを
設けていない。
【００１８】これらは、従来のリードフレームと同じ方
法、設備にて組立てでき、リードフレームへのダイボン
ド接着材の塗布、タイバーカット工程が省略できる。す
なわち、ＩＣチップが取付けられる貫通部を有し、多数
のリード１９が形成されたリードフレームに、ＩＣチッ
プを保持する保持部を有するテープ１２を貼り付け（第
一の工程）、テープ１２の保持部上のリードフレームの
貫通部にＩＣチップ１８を取付けた（第二の工程）後、
保持部及びＩＣチップをモールド樹脂で覆う（第三の工
程）。その後、リードフレームの各リードを支持するリ
ードカット用タイバーを切り離すリードカットを実施し
（第四の工程）、この状態で電気試験を実施（第五の工
程）した後、テープ１２のリードカット位置２３でカッ
トして（第六の工程）個々のＩＣチップを切り離せば、
リードフレームの状態で電気試験を行うことができる。
法、設備にて組立てでき、リードフレームへのダイボン
ド接着材の塗布、タイバーカット工程が省略できる。す
なわち、ＩＣチップが取付けられる貫通部を有し、多数
のリード１９が形成されたリードフレームに、ＩＣチッ
プを保持する保持部を有するテープ１２を貼り付け（第
一の工程）、テープ１２の保持部上のリードフレームの
貫通部にＩＣチップ１８を取付けた（第二の工程）後、
保持部及びＩＣチップをモールド樹脂で覆う（第三の工
程）。その後、リードフレームの各リードを支持するリ
ードカット用タイバーを切り離すリードカットを実施し
（第四の工程）、この状態で電気試験を実施（第五の工
程）した後、テープ１２のリードカット位置２３でカッ
トして（第六の工程）個々のＩＣチップを切り離せば、
リードフレームの状態で電気試験を行うことができる。
【００１９】実施の形態２によれば、薄型パッケージを
形成でき、マルチチップに適したリードフレームとする
と共に、フレーム状態でファイナルな電気試験を容易に
行えるという効果がある。
形成でき、マルチチップに適したリードフレームとする
と共に、フレーム状態でファイナルな電気試験を容易に
行えるという効果がある。
【００２０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。ＩＣチ
ップが配置される貫通部を有し、多数のリードが形成さ
れたリードフレームと、このリードフレームの一面に貼
り付けられると共に、貫通部に配置されたＩＣチップを
保持する保持部を有するテープと、このテープ及び保持
部によって保持されたＩＣチップを覆うように形成され
たモールド樹脂を備えたので、ダイパッド沈めのないリ
ードフレームとすることができ、薄型パッケージを形成
することができる。また、ＩＣチップが配置される貫通
部を有し、多数のリードが形成されたリードフレーム
と、このリードフレームの一面に貼り付けられると共
に、貫通部に配置されたＩＣチップを保持する保持部を
有するテープと、このテープ及び保持部によって保持さ
れたＩＣチップを覆うように形成されたモールド樹脂を
備え、テープの保持部上には導電配線が設けられている
ので、ダイパッド沈めのないリードフレームとし、薄型
パッケージを形成できると共に、保持部上での配線をし
易くし、マルチチップ化に対応することができる。
れているので、以下に示すような効果を奏する。ＩＣチ
ップが配置される貫通部を有し、多数のリードが形成さ
れたリードフレームと、このリードフレームの一面に貼
り付けられると共に、貫通部に配置されたＩＣチップを
保持する保持部を有するテープと、このテープ及び保持
部によって保持されたＩＣチップを覆うように形成され
たモールド樹脂を備えたので、ダイパッド沈めのないリ
ードフレームとすることができ、薄型パッケージを形成
することができる。また、ＩＣチップが配置される貫通
部を有し、多数のリードが形成されたリードフレーム
と、このリードフレームの一面に貼り付けられると共
に、貫通部に配置されたＩＣチップを保持する保持部を
有するテープと、このテープ及び保持部によって保持さ
れたＩＣチップを覆うように形成されたモールド樹脂を
備え、テープの保持部上には導電配線が設けられている
ので、ダイパッド沈めのないリードフレームとし、薄型
パッケージを形成できると共に、保持部上での配線をし
易くし、マルチチップ化に対応することができる。
【００２１】また、導電配線は、ワイヤボンドの中継配
線端子として用いられるので、ワイヤボンドの信頼性を
上げることができる。
線端子として用いられるので、ワイヤボンドの信頼性を
上げることができる。
【００２２】さらに、保持部には、複数のＩＣチップが
水平に取付けられるので、水平方向にマルチチップ化す
ることができる。また、保持部には、テープを挟んで、
二つのＩＣチップが垂直に取付けられるので、垂直方向
にマルチチップ化することができる。
水平に取付けられるので、水平方向にマルチチップ化す
ることができる。また、保持部には、テープを挟んで、
二つのＩＣチップが垂直に取付けられるので、垂直方向
にマルチチップ化することができる。
【００２３】また、保持部は、リードフレームのリード
を保持する形状に形成されると共に、リードが切断され
る位置にスリットが設けられているので、リードを切断
することができる。また、テープは、絶縁性及び耐熱性
を有するので、導電配線を設けることができる。
を保持する形状に形成されると共に、リードが切断され
る位置にスリットが設けられているので、リードを切断
することができる。また、テープは、絶縁性及び耐熱性
を有するので、導電配線を設けることができる。
【００２４】加えて、この発明に係わる半導体装置の製
造方法においては、ＩＣチップが取付けられる貫通部を
有し、多数のリードが形成されたリードフレームに、Ｉ
Ｃチップを保持する保持部を有するテープを貼り付ける
第一の工程と、保持部上のリードフレームの貫通部にＩ
Ｃチップを取付ける第二の工程と、保持部及びＩＣチッ
プをモールド樹脂で覆う第三の工程と、リードフレーム
の各リードを支持するリードカット用タイバーを切り離
す第四の工程と、ＩＣチップの電気試験を行う第五の工
程と、モールド樹脂で覆われたＩＣチップを切り離す第
六の工程を含むので、ダイパッド沈めのないリードフレ
ームとすることができ、薄型パッケージを形成すると共
に、リードフレームの状態でＩＣチップの電気試験を行
うことができる。
造方法においては、ＩＣチップが取付けられる貫通部を
有し、多数のリードが形成されたリードフレームに、Ｉ
Ｃチップを保持する保持部を有するテープを貼り付ける
第一の工程と、保持部上のリードフレームの貫通部にＩ
Ｃチップを取付ける第二の工程と、保持部及びＩＣチッ
プをモールド樹脂で覆う第三の工程と、リードフレーム
の各リードを支持するリードカット用タイバーを切り離
す第四の工程と、ＩＣチップの電気試験を行う第五の工
程と、モールド樹脂で覆われたＩＣチップを切り離す第
六の工程を含むので、ダイパッド沈めのないリードフレ
ームとすることができ、薄型パッケージを形成すると共
に、リードフレームの状態でＩＣチップの電気試験を行
うことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の
テープ貼り付けフレームを示す説明図である。
テープ貼り付けフレームを示す説明図である。
【図２】 この発明の実施の形態２による半導体装置の
テープ付きフレームを用いた薄型パッケージ構造を示す
断面図である。
テープ付きフレームを用いた薄型パッケージ構造を示す
断面図である。
【図３】 この発明の実施の形態２による半導体装置の
テープ付きフレームを用いたマルチチップ水平配置の薄
型パッケージ構造を示す断面図である。
テープ付きフレームを用いたマルチチップ水平配置の薄
型パッケージ構造を示す断面図である。
【図４】 この発明の実施の形態２による半導体装置の
テープ付きフレームを用いたマルチチップ垂直配置の薄
型パッケージ構造を示す断面図である。
テープ付きフレームを用いたマルチチップ垂直配置の薄
型パッケージ構造を示す断面図である。
【図５】 従来のＴＳＯＰパッケージ構造を示す断面図
である。
である。
【図６】 従来のリードフレームを示す図である。
１１ リードフレーム、１２ テープ、１３ 貫通部、
１４ リードカット用タイバー部、１６ 保持部、１８
ＩＣチップ、１９ リード、２０ ワイヤループ、２
１ モールド樹脂エリア、２２ 導電配線、２３ リー
ドカット位置。
１４ リードカット用タイバー部、１６ 保持部、１８
ＩＣチップ、１９ リード、２０ ワイヤループ、２
１ モールド樹脂エリア、２２ 導電配線、２３ リー
ドカット位置。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/07
25/18
Claims (8)
- 【請求項１】 ＩＣチップが配置される貫通部を有し、
多数のリードが形成されたリードフレーム、このリード
フレームの一面に貼り付けられると共に、上記貫通部に
配置されたＩＣチップを保持する保持部を有するテー
プ、このテープ及び上記保持部によって保持されたＩＣ
チップを覆うように形成されたモールド樹脂を備えたこ
とを特徴とする半導体装置。 - 【請求項２】 ＩＣチップが配置される貫通部を有し、
多数のリードが形成されたリードフレーム、このリード
フレームの一面に貼り付けられると共に、上記貫通部に
配置されたＩＣチップを保持する保持部を有するテー
プ、このテープ及び上記保持部によって保持されたＩＣ
チップを覆うように形成されたモールド樹脂を備え、上
記テープの保持部上には導電配線が設けられていること
を特徴とする半導体装置。 - 【請求項３】 導電配線は、ワイヤボンドの中継配線端
子として用いられることを特徴とする請求項２記載の半
導体装置。 - 【請求項４】 保持部には、複数のＩＣチップが水平に
取付けられることを特徴とする請求項１〜請求項３のい
ずれか一項記載の半導体装置。 - 【請求項５】 保持部には、テープを挟んで、二つのＩ
Ｃチップが垂直に取付けられることを特徴とする請求項
１〜請求項３のいずれか一項記載の半導体装置。 - 【請求項６】 保持部は、リードフレームのリードを保
持する形状に形成されると共に、上記リードが切断され
る位置にスリットが設けられていることを特徴とする請
求項１〜請求項５のいずれか一項記載の半導体装置。 - 【請求項７】 テープは、絶縁性及び耐熱性を有するこ
とを特徴とする請求項１〜請求項６のいずれか一項記載
の半導体装置。 - 【請求項８】 ＩＣチップが取付けられる貫通部を有
し、多数のリードが形成されたリードフレームに、ＩＣ
チップを保持する保持部を有するテープを貼り付ける第
一の工程、上記保持部上のリードフレームの貫通部にＩ
Ｃチップを取付ける第二の工程、上記保持部及びＩＣチ
ップをモールド樹脂で覆う第三の工程、リードフレーム
の各リードを支持するリードカット用タイバーを切り離
す第四の工程、ＩＣチップの電気試験を行う第五の工
程、モールド樹脂で覆われたＩＣチップを切り離す第六
の工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238741A JP2003051578A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238741A JP2003051578A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051578A true JP2003051578A (ja) | 2003-02-21 |
Family
ID=19069611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001238741A Withdrawn JP2003051578A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003051578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953987B2 (en) * | 2002-07-31 | 2005-10-11 | Denso Corporation | Composite integrated circuit device having restricted heat conduction |
-
2001
- 2001-08-07 JP JP2001238741A patent/JP2003051578A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953987B2 (en) * | 2002-07-31 | 2005-10-11 | Denso Corporation | Composite integrated circuit device having restricted heat conduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US5789803A (en) | Semiconductor package | |
| US6723585B1 (en) | Leadless package | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
| US9059185B2 (en) | Copper leadframe finish for copper wire bonding | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| CN101512762A (zh) | 用于半导体电路小片的三维封装的可堆叠封装 | |
| WO2006072031A1 (en) | Lead-free and multi-layers preplated leadframe | |
| US10861828B2 (en) | Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3482888B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2014030049A (ja) | 半導体装置 | |
| US6576988B2 (en) | Semiconductor package | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| US8987881B2 (en) | Hybrid lead frame and ball grid array package | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP2010165777A (ja) | 半導体装置及びその製造方法 | |
| JP2003051578A (ja) | 半導体装置及びその製造方法 | |
| JP2013016851A (ja) | 半導体装置の製造方法 | |
| US8211748B2 (en) | Systems and methods for low profile die package | |
| JPH11354673A (ja) | 半導体装置 | |
| JP4002235B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |