JP4002235B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4002235B2
JP4002235B2 JP2003426020A JP2003426020A JP4002235B2 JP 4002235 B2 JP4002235 B2 JP 4002235B2 JP 2003426020 A JP2003426020 A JP 2003426020A JP 2003426020 A JP2003426020 A JP 2003426020A JP 4002235 B2 JP4002235 B2 JP 4002235B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
lead
die pad
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003426020A
Other languages
English (en)
Other versions
JP2004096134A (ja
Inventor
美典 宮木
博通 鈴木
一成 鈴木
隆文 西田
富士夫 伊藤
邦宏 坪崎
昭彦 亀岡
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003426020A priority Critical patent/JP4002235B2/ja
Publication of JP2004096134A publication Critical patent/JP2004096134A/ja
Application granted granted Critical
Publication of JP4002235B2 publication Critical patent/JP4002235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、樹脂封止型半導体装置に関し、特に、樹脂封止体がトランスファモールド法で形成される樹脂封止型半導体装置及びその製造方法に適用して有効な技術に関するものである。
樹脂封止型半導体装置は、その組立プロセスにおいて、リードフレームの枠体に支持リードを介して支持されたダイパッド（タブとも言う）のチップ搭載面に半導体チップを搭載し、その後、前記半導体チップの主面に配置された外部端子と前記リードフレームの枠体に支持されたリードのインナー部とをボンディングワイヤで電気的に接続し、その後、前記半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を樹脂封止体で封止し、その後、前記リードフレームの枠体から前記支持リード及びリードのアウター部を切断し、その後、前記リードのアウター部を所定の形状に成形することにより形成される。
前記樹脂封止型半導体装置の樹脂封止体は、大量生産に好適なトランスファモールド法に基づいて形成される。具体的には、モールド金型の上型と下型との間に、前段の工程（ダイボンディング工程及びワイヤボンディング工程）が施されたリードフレームを配置すると共に、前記モールド金型のキャビティ内に、半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を配置し、その後、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入することにより形成される。
前記樹脂封止体の形成工程においては、キャビティ内への樹脂の未充填、即ちボイドの発生を抑制するため、第１６図（模式断面図）に示すように、半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１とダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２とが同一になるように、キャビティ１１内に半導体チップ２及びダイパッド３Ａを配置し、半導体チップ２の主面側の充填領域１１Ａに流れ込む樹脂の流動性と半導体チップ２の裏面側の充填領域１１Ｂに流れ込む樹脂の流動性を同一にする試みがなされている。また、キャビティ２内への樹脂の注入量を制御するゲートとして、リードフレーム３の上側及び下側に位置するセンタ・ゲート（上下ゲートとも言う）１２を採用し、半導体チップ１の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂに樹脂を同時に充填する試みもなされている。
ところで、前記樹脂封止型半導体装置においては、ダイパッドが半導体チップと共に樹脂封止体で封止されるので、樹脂封止体に含まれている水分がダイパッドの裏面に溜り易い。ダイパッドの裏面に溜った水分は、製品完成後の環境試験である温度サイクル試験時の熱や実装時の熱によって気化膨張し、樹脂封止体に亀裂（パッケージクラック）をもたらす要因となる。
そこで、このような技術的課題を解決する技術として、ダイパッドの面積を半導体チップの面積に比べて小さくした技術が特開昭６３−２０４７５３号公報に開示されている。この技術によれば、樹脂封止体の樹脂に含まれている水分がダイパッドの裏面に溜る現象を抑制することができるので、溜った水分の気化膨張による樹脂封止体の亀裂（パッケージクラック）を防止できる。
特開昭６３−２０４７５３号公報
しかしながら、第１７図（模式断面図）に示すように、ダイパッド３Ａの面積を半導体チップ２の面積に比べて小さくした場合、ダイパッド３Ａの面積の縮小に相当する分、半導体チップ２の裏面側の充填領域１１Ｂが広くなり、半導体チップ２の裏面側の充填領域１１Ｂを流れる樹脂の流動性が半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性に比べて高くなる。つまり、半導体チップ２の裏面側の充填領域１１Ｂへの樹脂の充填が半導体チップ２の主面側の充填領域１１Ａへの樹脂の充填よりも先に完了する。このため、第１８図（模式断面図）に示すように、半導体チップ２の裏面側の充填領域１１Ｂに充填された樹脂１Ａによって半導体チップ２がその上方へ押し上げられ、半導体チップ２、ボンディングワイヤ等が樹脂封止体から露出する不具合が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。
一方、ＱＦＰ構造を採用する樹脂封止型半導体装置においては、半導体チップの角部の外側領域に支持リードが配置され、半導体チップの一辺の外側領域に複数本のリード及び複数本のボンディングワイヤが配置されている。即ち、半導体チップの角部の外側領域は半導体チップの一辺の外側領域に比べて粗密状態になっており、この半導体チップの角部の外側領域では半導体チップの一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤにワイヤ流れが生じ易くなり、隣接するボンディングワイヤ間において短絡が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。このボンディングワイヤ間の短絡は、半導体チップの角部の外側領域に最も隣接する初段リードに接続されたボンディングワイヤと、初段リードに隣接する次段リードに接続されたボンディングワイヤとの間において顕著になる。
本発明の目的は、樹脂封止型半導体装置の歩留まりを高めることが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、リードフレームの枠体に支持リードを介して支持されたダイパッドの主面に半導体チップを搭載する工程と、モールド金型の上型と下型との間に前記リードフレームを配置すると共に、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置する工程と、前記半導体チップの一側面側に位置するゲートから前記キャビティに樹脂を注入する工程を備える。さらに前記モールド金型のゲートは、前記リードフレームの上側及び下側に位置するセンタ・ゲートを用い、前記センタ・ゲートから前記キャビティの上下に樹脂を同時に注入して樹脂封止体を形成する工程とを備える。
（２）半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数本のリードのうち、少なくとも、前記半導体チップの角部の外側領域に最も隣接する初段リードの一端側と前記初段リードに隣接する次段リードの一端側との間隔を、他のリードの一端側での間隔に比べて広くする。
上述した手段（１）によれば、キャビティ内に配置された半導体チップの主面側の充填領域とその裏面側の充填領域とがほぼ同一になり、半導体チップの主面側の充填領域を流れる樹脂の流動性とその裏面側の充填領域を流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲートの採用により、半導体チップの主面側の充填領域及びその裏面側の充填領域にほぼ同時に樹脂を供給することができる。従って、半導体チップの主面側の充填領域への樹脂の充填及びその裏面側の充填領域への樹脂の充填をほぼ同時に完了することができるので、半導体チップの裏面側の充填領域に充填された樹脂によって半導体チップがその上方へ押し上げられる不具合を低減できる。この結果、半導体チップ、ボンディングワイヤ等が樹脂封止体から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
上述した手段（２）によれば、半導体チップの角部の外側領域に最も隣接する初段リードの一端側に接続されたボンディングワイヤと、初段リードに隣接する次段リードの一端側に接続されたボンディングワイヤとの隙間を広げることができるので、樹脂封止体の形成工程において、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、樹脂封止型半導体装置の歩留まりを高めることができる。
本発明によれば、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることができる。
以下、本発明の構成について、実施形態とともに説明する。
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態の樹脂封止型半導体装置は、第１図及び第２図に示すように、ダイパッド３Ａのチップ搭載面（主面）に半導体チップ２を搭載している。
前記半導体チップ２の平面形状は、例えば、９［ｍｍ］×９［ｍｍ］の外形寸法からなる正方形状で形成されている。半導体チップ２は、例えば、単結晶珪素からなる半導体基板及びその主面上に形成された配線層を主体とする構造で構成されている。
前記半導体チップ２には、例えば、論理回路システム、又は論理回路システムと記憶回路システムとを混在させた混合回路システムが搭載されている。また、半導体チップ２の主面には、その主面の各辺に沿って配列された複数個の外部端子（ボンディングパッド）２Ａが配置されている。この複数個の外部端子２Ａの夫々は、半導体チップ２の配線層のうち、最上層の配線層に形成され、例えばアルミニウム（Ａｌ）膜又はアルミニウム合金膜で形成されている。
前記半導体チップ２の各辺の外側には、その各辺に沿って配列された複数本のリード３Ｃが配置されている。この複数本のリード３Ｃの夫々のインナー部３Ｃ１は、ボンディングワイヤ５を介して、半導体チップ２の主面に配置された複数個の外部端子２Ａの夫々に電気的に接続されている。
前記ボンディングワイヤ５としては例えば金（Ａｕ）ワイヤを使用する。また、ボンディングワイヤ５としては、例えば、アルミニウム（Ａｌ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい。ボンディングワイヤ５は、例えば熱圧着に超音波振動を併用したボンディング法により接続される。
前記ダイパッド３Ａには４本の支持リード３Ｂが連結されている。この４本の支持リード３Ｂの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド３Ａを支持するためのものである。４本の支持リード３Ｂの夫々は、ダイパッド３Ａを交点とするＸ字形状になるように、ダイパッド３Ａの４点を支持している。支持リード３Ｂの幅寸法は例えば０．４［ｍｍ］に設定されている。
前記半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等は、トランスファモールド法で形成された樹脂封止体１で封止されている。樹脂封止体１は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。トランスファモールド法は、ポット、ランナー、ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
前記樹脂封止体１の平面形状は、例えば、１４［ｍｍ］×１４［ｍｍ］の外形寸法からなる正方形状で形成されている。この樹脂封止体１の各辺の外側には、複数本のリード３Ｃの夫々のアウター部３Ｃ２が配置されている。複数本のリード３Ｃの夫々のアウター部３Ｃ２は、樹脂封止体１の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はＱＦＰ(Ｑuad Ｆlat Ｐackage)構造で構成されている。
前記ダイパッド３Ａの平面形状は、例えば、２〜４［ｍｍ］φの外形寸法からなる円形状で形成されている。即ち、本実施形態のダイパッド３Ａは、半導体チップ２の面積に比べて小さい面積で形成されている。このように、ダイパッド３Ａを半導体チップ２の面積に比べて小さい面積で形成することにより、樹脂封止体１の樹脂に含まれている水分がダイパッド３Ａの裏面に溜る現象を抑制することができるので、水分の気化膨張による樹脂封止体１の亀裂を防止することができる。
また、樹脂封止体１の形成工程において、ボンディングワイヤ５の中間部が垂れ下がっても、半導体チップ２の外周囲の外側にはダイパッド３Ａが存在しないので、ダイパッド３Ａとボンディングワイヤ５との接触を防止することができる。ボンディングワイヤ５の中間部の垂れ下がりは、ボンディングワイヤ５の長さが長くなればなるほど顕著になる。
また、半導体チップ２の面積をダイパッド３Ａの面積まで縮小しても、半導体チップ２の外周囲の外側にはダイパッド３Ａが存在せず、ボンディングワイヤ５の中間部が垂れ下がっても、ダイパッド３Ａとボンディングワイヤ５とが接触しないので、外形寸法の異なる半導体チップ２を搭載することができる。
前記半導体チップ１の主面と対向するその裏面の中央領域は接着材４を介在してダイパッド３Ａのチップ搭載面に接着固定されている。接着材４は例えばエポキシ系の銀（Ａｇ）ペースト材で形成されている。接着材４は、半導体チップ２のボンディング工程において、ダイパッド３Ａのチップ搭載面に多点塗布法で塗布される。
前記支持リード３Ｂは、第３図に示すように、リード部３Ｂ１とリード部３Ｂ２とで構成されている。リード部３Ｂ１は、その板厚方向（上下方向）において、第２図に示すリード３Ｃのインナー部３Ｃ１と同一の位置に配置され、リード部３Ｂ２は、その板厚方向（上下方向）において、ダイパッド３Ａと同一の位置に配置されている。即ち、本実施形態の樹脂封止型半導体装置は、ダイパッド３Ａのチップ搭載面をリード３Ｃのインナー部３Ｃ１の上面（ボンディング面）よりもその板厚方向に下げた構造で構成されている。
前記樹脂封止体１において、第２図及び第３図に示すように、半導体チップ２の主面上での樹脂の厚さ寸法Ｌ１は、ダイパッド３Ａの裏面上での樹脂の厚さ寸法Ｌ２に比べて、ダイパッド３Ａの厚さに相当する分だけ厚くなっている。即ち、半導体チップ２は、樹脂封止体１の厚さ方向において、樹脂封止体１のほぼ中央位置に配置されている。
このように構成された樹脂封止型半導体装置は、第４図に示すリードフレーム３を用いた製造プロセスで製造される。
前記リードフレーム３は、枠体３Ｅで規定された領域内に、ダイパッド３Ａ、４本の支持リード３Ｂ、複数本のリード３Ｃ等を配置している。ダイパッド３Ａは４本の支持リード３Ｂを介して枠体３Ｅに連結されている。複数本のリード３Ｃの夫々は枠体３Ｅに連結され、かつタイバー（ダムバー）３Ｄで互いに連結されている。
前記リード３Ｃは、樹脂封止体１で封止されるインナー部３Ｃ１と、所定の形状に成形されるアウター部３Ｃ２とで構成されている。支持リード３Ｂは、リード部３Ｂ１とリード部３Ｂ２とで構成されている。リード部３Ｂ１は、その板厚方向（上下方向）において、リード３Ｃのインナー部３Ｃ１と同一の位置に配置され、リード部３Ｂ２は、その板厚方向（上下方向）において、ダイパッド３Ａと同一の位置に配置されている。
前記リードフレーム３は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金で形成されている。このリードフレーム３は、平板材にエッチング加工又はプレス加工を施し、所定のパターンを形成した後、支持リード３Ｂにプレス加工を施すことにより形成される。
前記リードフレーム３の枠体３Ｅに支持リード３Ｂが連結された領域の近傍には樹脂注入用の貫通穴３Ｆが形成されている。この貫通穴３Ｆは、樹脂封止体１の形成工程において、モールド金型のポットからランナーを通して供給された樹脂をリードフレーム３の上側及び下側に分流させるためのものである。
前記支持リード３Ｂの長さはダイパッド３Ａの外形寸法が小さくなればなるほど長くなるので、これに伴いダイパッド３Ａは上下方向に変動し易くなる。また、支持リード３Ｂの幅は多ピン化に伴って細くなるので、これに伴いダイパッド３Ａは上下方向に変動し易くなる。また、支持リード３Ｂの厚さは樹脂封止体１の薄型化に伴って薄くなるので、これに伴ってダイパッド３Ａは上下方向に変動し易くなる。
次に、前記樹脂封止型半導体装置の製造方法について説明する。
まず、第４図に示すリードフレーム３を用意する。
次に、前記リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａのチップ搭載面（主面）に接着材４を多点塗布法で塗布する。
次に、前記ダイパッド３Ａのチップ搭載面に接着材４を介在して半導体チップ２を搭載する。半導体チップ２は接着材４を介在してダイパッド３Ａのチップ搭載面に接着固定される。
次に、前記半導体チップ２の外部端子２Ａと、前記リードフレーム３の枠体に支持されたリード３Ｃのインナー部３Ｃ１とをボンディングワイヤ５で電気的に接続する。
次に、第５図及び第６図に示すように、モールド金型１０の上型１０Ａと下型１０Ｂとの間に前記リードフレーム３を配置すると共に、前記モールド金型１０のキャビティ１１内に、ダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２が半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１よりもダイパッド３Ａの厚さに相当する分だけ狭くなるように、半導体チップ２及びダイパッド３Ａを配置する。このように、ダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２が半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１よりもダイパッド３Ａの厚さに相当する分だけ狭くなるように、キャビティ１１内に半導体チップ２及びダイパッド３Ａを配置することにより、半導体チップ２の主面側での充填領域１１Ａ及びその裏面側での充填領域１１Ｂがほぼ同一になり、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。
なお、キャビティ１１内には、半導体チップ２及びダイパッド３Ａの他に、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等も配置される。また、モールド金型１０は、キャビティ１１の他に、ポット、ランナー及びセンタ・ゲート１２を備えている。センタ・ゲート１２は、リードフレーム３の上側及び下側に位置し、キャビティ１１内に配置された半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂに樹脂を同時に供給することができる。センタ・ゲート１２は、リードフレーム３の枠体３Ｅに支持リード３Ｂが連結された領域の近傍に配置されている。
次に、前記リードフレーム３の上側及び下側に位置するセンタ・ゲート１２からキャビティ１２内に樹脂を加圧注入して樹脂封止体１を形成する。センタ・ゲート１２までの樹脂の供給はモールド金型１０のポットからランナーを通して行なわれる。この工程における樹脂の流れを第７図及び第８図に示す。センタ・ゲート１２から加圧注入された樹脂１Ａは、第７図に示すように、半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂにほぼ同時に供給される。充填領域１１Ａへの樹脂１Ａの充填は、第８図に示すように、充填領域１１Ｂへの樹脂１Ａの充填とほぼ同時に完了する。即ち、半導体チップ２の裏面側の充填領域１１Ｂに充填された樹脂１Ａによって半導体チップ２がその上方へ押し上げられることはない。
次に、前記リードフレーム３の枠体３Ｅから支持リード３Ｂ及びリード３Ｃのアウター部３Ｃ２を切断し、その後、リード３Ｃのアウター部３Ｃ２をガルウィング形状に成形することにより、第１図、第２図及び第３図に示す樹脂封止型半導体装置がほぼ完成する。
このように、ダイパッド３Ａがその主面に搭載される半導体チップ２の面積に比べて小さい面積で形成され、前記半導体チップ２及びダイパッド３Ａが樹脂封止体１で封止される樹脂封止型半導体装置の製造方法であって、リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａの主面に半導体チップ２を搭載する工程と、モールド金型１０の上型１０Ａと下型１０Ｂとの間に前記リードフレーム３を配置すると共に、前記モールド金型１０のキャビティ１１内に、前記ダイパッド３Ａの裏面からそれと対向する前記キャビティ１１の内壁面までの隙間Ｌ２が前記半導体チップ２の主面からそれと対向する前記キャビティ１１の内壁面までの隙間Ｌ１よりも前記ダイパッド３Ａの厚さに相当する分だけ狭くなるように、前記半導体チップ２及びダイパッド３Ａを配置する工程と、前記半導体チップの一側面側から前記キャビティ１１に樹脂を注入する工程を備える。さらに、前記樹脂注入工程は、前記リードフレーム３の上側及び下側に位置するセンタ・ゲート１２から前記キャビティ１１内に樹脂を同時に注入して樹脂封止体１を形成する工程とを備える。
これにより、キャビティ１１内に配置された半導体チップ２の主面側の充填領域１１Ａとその裏面側の充填領域１１Ｂとがほぼ同一になり、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲート１２の採用により、半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂにほぼ同時に樹脂を供給することができる。従って、半導体チップ２の主面側の充填領域１１Ａへの樹脂の充填及びその裏面側の充填領域１１Ｂへの樹脂の充填をほぼ同時に完了することができるので、半導体チップ２の裏面側の充填領域に充填された樹脂によって半導体チップ２がその上方へ押し上げられることはない。この結果、半導体チップ２、ボンディングワイヤ５等が樹脂封止体１から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
また、前記ダイパッド３Ａを、その板厚方向において、前記リードフレーム３の枠体３Ｅに支持されたリード３Ｃのインナー部３Ｃ１よりも下方に位置させることにより、樹脂封止体１の厚さを増加させることなく、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。
なお、前記樹脂封止型半導体装置は、第９図に示すように、平面が方形状に形成されたダイパッド３Ａを有するリードフレーム３を用いた組立プロセスで製造してもよい。このリードフレーム３を用いた場合においても同様の効果が得られる。
また、前記樹脂封止型半導体装置は、第１０図に示すように、平面がＸ字形状で形成されたダイパッド３Ａを有するリードフレーム３を用いた組立プロセスで製造してもよい。このリードフレーム３を用いた場合においても同様の効果が得られる。
（実施形態２）
本実施形態の樹脂封止型半導体装置は、第１１図及び第１２図に示すように、ダイパッド３Ａのチップ搭載面（主面）に半導体チップ２を搭載している。
前記半導体チップ２の平面形状は、例えば、９［ｍｍ］×９［ｍｍ］の外形寸法からなる正方形状で形成されている。半導体チップ２の主面には、その主面の各辺に沿って配列された複数個の外部端子（ボンディングパッド）２Ａが配置されている。
前記半導体チップ２の各辺の外側領域には、その各辺に沿って配列された複数本のリード３Ｃが配置されている。この複数本のリード３Ｃの夫々のインナー部３Ｃ１は、ボンディングワイヤ５を介して、半導体チップ２の主面に配置された複数個の外部端子２Ａの夫々に電気的に接続されている。
前記ダイパッド３Ａには４本の支持リード３Ｂが連結されている。この４本の支持リード３Ｂの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド３Ａを支持するためのものである。４本の支持リード３Ｂの夫々は、半導体チップ２の４つの角部の夫々の外側領域に配置されている。
前記半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等は、トランスファモールド法で形成された樹脂封止体１で封止されている。
前記樹脂封止体１の平面形状は、例えば、１４［ｍｍ］×１４［ｍｍ］の外形寸法からなる正方形状で形成されている。この樹脂封止体１の各辺の外側には、複数本のリード３Ｃの夫々のアウター部３Ｃ２が配置されている。複数本のリード３Ｃの夫々のアウター部３Ｃ２は、樹脂封止体１の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はＱＦＰ構造で構成されている。
前記ダイパッド３Ａの平面形状は、例えば、２〜４［ｍｍ］φの外形寸法からなる円形状で形成されている。即ち、ダイパッド３Ａは、半導体チップ２の面積に比べて小さい面積で形成されている。
前記支持リード３Ｂは、前述の実施形態と同様に、リード部（３Ｂ１）とリード部（３Ｂ２）とで構成されている。
前記半導体チップ２の各辺の夫々の外側領域に配置された複数本のリード３Ｃのうち、半導体チップ２の角部の外側領域に隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐは、他のリード３Ｃの一端側での間隔に比べて広くなっている。このように、半導体チップ２の角部の外側領域に隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐを、他のリード３Ｃの一端側での間隔に比べて広くすることにより、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との隙間を広げることができる。
このように構成された樹脂封止型半導体装置は、第１３図に示すリードフレーム３を用いた組立プロセスで製造される。
前記リードフレーム３は、枠体３Ｅで規定された領域内に、ダイパッド３Ａ、４本の支持リード３Ｂ、複数本のリード３Ｃ等を配置している。ダイパッド３Ａは４本の支持リード３Ｂを介して枠体３Ｅに連結されている。複数本のリード３Ｃの夫々は枠体３Ｅに連結され、かつタイバー（ダムバー）３Ｄで互いに連結されている。
前記枠体３Ｅは平面が方形状で形成され、前記複数本のリード３Ｃの夫々は枠体３Ｅの各辺に沿って配列され、前記４本の支持リード３Ｂの夫々は枠体３Ｅの対角線状に配置されている。
前記枠体３Ｅの各辺に沿って配列された複数本のリード３Ｃのうち、支持リード３Ｂに最も隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔は、他のリード３Ｃの一端側での間隔に比べて広くなっている。
次に、前記樹脂封止型半導体装置の製造方法について説明する。
まず、第１３図に示すリードフレーム３を用意する。
次に、前記リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａのチップ搭載面（主面）に接着材を介在して半導体チップ２を搭載する。
次に、前記半導体チップ２の外部端子２Ａと、前記リードフレーム３の枠体に支持されたリード３Ｃの一端側（インナー部３Ｃ１の一端側）とをボンディングワイヤ５で電気的に接続する。
次に、前述の実施形態１と同様に、モールド金型の上型と下型との間に前記リードフレーム３を配置すると共に、前記モールド金型のキャビティ内に、半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等を配置する。
次に、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体１を形成する。この工程において、半導体チップ２の角部の外側領域には支持リード３Ｂが配置され、半導体チップ２の一辺の外側領域には複数本のリード３Ｃ及び複数本のボンディングワイヤ５が配置されている。即ち、半導体チップ２の角部の外側領域は半導体チップ２の一辺の外側領域に比べて粗密状態になっており、この半導体チップ２の角部の外側領域では半導体チップ２の一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤ５にワイヤ流れが生じ易くなっているが、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との隙間が広くなっているので、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ５間での短絡を抑制することができる。
次に、前記リードフレーム３の枠体３Ｅから支持リード３Ｂ及びリード３Ｃのアウター部３Ｃ２を切断し、その後、リード３Ｃのアウター部３Ｃ２をガルウィング形状に成形することにより、第１１図に示す樹脂封止型半導体装置がほぼ完成する。
このように、半導体チップ２の主面の少なくとも一辺側にその一辺に沿って複数個の外部端子２Ａが配列され、前記半導体チップ２の一辺の外側にその一辺に沿って複数本のリード３Ｃが配列され、前記複数個の外部端子２Ａの夫々にボンディングワイヤ５を介して前記複数本のリード３Ｃの夫々の一端側が電気的に接続され、これらが樹脂封止体１で封止される樹脂封止型半導体装置であって、前記複数本のリード３Ｃのうち、少なくとも、前記半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側と前記初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐを、他のリード３Ｃの一端側での間隔に比べて広くする。
この構成により、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との間隔を広げることができるので、樹脂封止体の形成工程において、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ５間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。
また、半導体チップ２の外形サイズを縮小した場合、半導体チップ２の外形サイズの縮小に伴ってボンディングワイヤ５の長さが長くなるが、ボンディングワイヤ５の長さに応じて、初段リード３ＣＡの一端側と次段リード３ＣＢの一端側との間隔Ｐを広げることにより、半導体チップ２の外形サイズの縮小に伴ってボンディングワイヤ５の長さが長くなっても、初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との短絡を抑制することができる。
なお、図１４に示すように、半導体チップ２の主面の一辺側にその一辺に沿って配列された複数個の外部端子２Ａのうち、半導体チップ２の角部に最も隣接する外部端子２Ａ１と、この外部端子２Ａ１に隣接する外部端子２Ａ２との間隔Ｐを、他の外部端子２Ａでの間隔に比べて広くしてもよい。この場合においても、初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との間隔を広げることができるので、それらのボンディングワイヤ５間での短絡を抑制することができる。
また、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂の流動性は半導体チップ２の一辺の外側領域の中央部に向って徐々に低くなるので、図１５に示すように、半導体チップ２の主面の一辺側にその一辺に沿って配列された複数個の外部端子２Ａにおいて、複数個の外部端子２Ａの夫々の間隔を、半導体チップ２の一辺の中央部からその角部に向って徐々に広くしてもよい。この場合、樹脂の流動性に応じて半導体チップ２の一辺の中央部からその角部に向ってボンディングワイヤ５の間隔を徐々に広げることができるので、半導体チップの外形サイズを極端に増加することなく、隣接するボンディングワイヤ５間での短絡を抑制することができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
樹脂封止型半導体装置の歩留まりを高めることができる。
第１図は、本発明の実施形態１である樹脂封止型半導体装置の樹脂封止体の上部を除去した状態の平面図。 第２図は、第１図に示すＡ−Ａ線の位置で切った断面図。 第３図は、第１図に示すＢ−Ｂ線の位置で切った断面図。 第４図は、前記樹脂封止型半導体装置の製造に用いられるリードフレームの平面図。 第５図は、前記樹脂封止型半導体装置の製造方法を説明するための要部断面図。 第６図は、前記樹脂封止型半導体装置の製造方法を説明するための要部断面図。 第７図は、樹脂の流れを説明するための模式断面図。 第８図は、樹脂の流れを説明するための模式断面図。 第９図は、前記樹脂封止型半導体装置の製造に用いられるその他のリードフレームの平面図。 第１０図は、前記樹脂封止型半導体装置の製造に用いられるその他のリードフレームの平面図。 第１１図は、本発明の実施形態２である樹脂封止型半導体装置の樹脂封止体の上部を除去した状態の平面図。 第１２図は、第１１図の要部拡大断面図。 第１３図は、前記樹脂封止型半導体装置の製造に用いられるリードフレームの平面図。 第１４図は、前記樹脂封止型半導体装置の変形例を示す要部平面図。 第１５図は、前記樹脂封止型半導体装置の変形例を示す半導体チップの平面図。 第１６図は、従来の問題点を説明するための模式断面図。 第１７図は、従来の問題点を説明するための模式断面図。 第１８図は、従来の問題点を説明するための模式断面図。
符号の説明
１…樹脂封止体、１Ａ…樹脂、２…半導体チップ、２Ａ…外部端子（ボンディングパッド）、３…リードフレーム、３Ａ…ダイパッド、３Ｂ…支持リード、３Ｃ…リード、３Ｄ…タイバー、３Ｅ…枠体、３Ｆ…貫通穴、４…接着材、５…ボンディングワイヤ、１０…金型、１０Ａ…上型、１０Ｂ…下型、１１…キャビティ、１１Ａ，１１Ｂ…充填領域、１２…ゲート

Claims (3)

  1. 厚さと交差する平面形状が方形状から成り、かつ第１主面、前記第１主面と対向する第１裏面、及び前記第１主面の各辺に沿って形成された複数の外部端子を有する半導体チップと、
    前記半導体チップを搭載し、かつ第２主面、前記第２主面と対向する第２裏面を有するダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記半導体チップの周囲に設けられた複数のリードと、
    前記複数の外部端子と前記複数のリードを夫々電気的に接続する複数のボンディングワイヤと、
    前記半導体チップ、前記ダイパッド、前記複数のリードの一部、及び前記複数のボンディングワイヤを封止し、かつ第３主面、前記第３主面と対向する第３裏面を含む樹脂封止体とを有し、
    前記複数のリードのうち、前記吊りリードに隣接する第１リードの一端部と、前記第１リードに隣接する第２リードの一端部との間隔が、他のリードの一端部における間隔に比べて広く設けられ、
    前記ダイパッドのサイズは、前記半導体チップのサイズに比べて小さく形成され、
    前記半導体チップの前記第１主面から前記樹脂封止体の前記第３主面までの厚さが、前記ダイパッドの前記第２裏面から前記樹脂封止体の前記第３裏面までの厚さよりも厚いことを特徴とする樹脂封止型半導体装置。
  2. 請求項１に記載の樹脂封止型半導体装置であって、前記複数個の外部端子のうち、少なくとも、前記半導体チップの角部に最も隣接する外部端子とそれに隣接する外部端子との間隔が、他の外部端子での間隔に比べて広くなっていることを特徴とする樹脂封止型半導体装置。
  3. 請求項１に記載の樹脂封止型半導体装置であって、前記複数個の外部端子の夫々の間隔が、前記半導体チップの一辺の中央部から前記半導体チップの角部に向って徐々に広くなっていることを特徴とする樹脂封止型半導体装置。
JP2003426020A 2003-12-24 2003-12-24 樹脂封止型半導体装置 Expired - Fee Related JP4002235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426020A JP4002235B2 (ja) 2003-12-24 2003-12-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426020A JP4002235B2 (ja) 2003-12-24 2003-12-24 樹脂封止型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1998533332 Division 1996-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007005745A Division JP2007129263A (ja) 2007-01-15 2007-01-15 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004096134A JP2004096134A (ja) 2004-03-25
JP4002235B2 true JP4002235B2 (ja) 2007-10-31

Family

ID=32064824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426020A Expired - Fee Related JP4002235B2 (ja) 2003-12-24 2003-12-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4002235B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569097B2 (ja) * 2010-03-29 2014-08-13 富士通セミコンダクター株式会社 半導体装置及びリードフレーム

Also Published As

Publication number Publication date
JP2004096134A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH1131776A (ja) 半導体チップパッケージ
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
US9184142B2 (en) Semiconductor device and manufacturing method of the same
KR20000017634A (ko) 반도체 장치 및 그 제조 방법
JP5278037B2 (ja) 樹脂封止型半導体装置
JP5767294B2 (ja) 半導体装置
US10128130B2 (en) Method for manufacturing a semiconductor device
US6692989B2 (en) Plastic molded type semiconductor device and fabrication process thereof
JP2010165777A (ja) 半導体装置及びその製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2007129263A (ja) 樹脂封止型半導体装置の製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2005191158A (ja) 半導体装置及びその製造方法
US20210305134A1 (en) Method of producing electronic components, corresponding electronic component
JP3514516B2 (ja) 半導体装置の製造方法
WO1998009329A1 (fr) Dispositif a semi-conducteur scelle par resine, et son procede de production
JP2003051578A (ja) 半導体装置及びその製造方法
JP2006140329A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees