KR20000017634A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000017634A
KR20000017634A KR1019990036219A KR19990036219A KR20000017634A KR 20000017634 A KR20000017634 A KR 20000017634A KR 1019990036219 A KR1019990036219 A KR 1019990036219A KR 19990036219 A KR19990036219 A KR 19990036219A KR 20000017634 A KR20000017634 A KR 20000017634A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
resin
semiconductor device
adhesive tape
Prior art date
Application number
KR1019990036219A
Other languages
English (en)
Other versions
KR100674548B1 (ko
Inventor
미야끼요시노리
스즈끼가즈나리
오모다다이스께
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈끼 진이찌로
가부시끼가이샤 히다찌 초엘. 에스. 아이. 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈끼 진이찌로, 가부시끼가이샤 히다찌 초엘. 에스. 아이. 시스템즈 filed Critical 가나이 쓰토무
Publication of KR20000017634A publication Critical patent/KR20000017634A/ko
Application granted granted Critical
Publication of KR100674548B1 publication Critical patent/KR100674548B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

일주면에 복수의 전극이 형성된 반도체 칩과, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되고, 상기 수지 밀봉체의 내부에 걸쳐 연장되는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드를 갖고,
상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 특히, 구리계의 금속재로 이루어지는 리드 프레임을 이용하여 제조되는 반도체 장치에 적용하기에 유효한 기술에 관한 것이다.
회로 형성면(일주면)에 회로 시스템 및 복수의 전극이 형성된 반도체 칩을 수지 밀봉체로 밀봉하는 반도체 장치는, 일반적으로 리드 프레임을 이용한 조립 프로세스에 의해 제조된다. 구체적으로는, 프레임에 지지 리드를 통해 지지된 다이패드(탭이라고도 말한다)와, 프레임에 지지되고, 타이 바(댐버라고도 말한다)에 의해 상호 연결된 복수의 리드를 갖는 리드 프레임을 준비한 후, 리드 프레임의 다이패드의 칩 탑재면에 페이스트형의 접착제, 예를 들면 열경화성의 에폭시 수지에 은(Ag) 분말을 혼입시킨 Ag 페이스트재를 도포하고, 그 후, 접착제를 통해 다이패드의 칩탑재면 상에 반도체 칩을 그 회로 형성면과 대향하는 이면(다른 주면)을 아래로 하여 탑재하고, 그 후, 접착제를 경화시켜 다이패드에 반도체 칩을 접착 고정하고, 그 후, 반도체의 회로 형성면에 형성된 전극과 리드 프레임의 리드의 내부 리드부를 도전성의 와이어로 전기적으로 접속하고, 그 후, 반도체 칩, 리드의 내부 리드부, 다이패드, 지지 리드 및 와이어 등을 수지 밀봉체로 밀봉하고, 그 후, 리드 프레임의 프레임으로부터 리드의 외부 리드부를 절단함과 함께, 리드간을 연결하고 있는 타이 바를 절단하고, 그 후, 리드의 외부 리드부를 소정의 형상으로 성형하고, 그 후, 리드 프레임의 프레임으로부터 지지 리드를 절단함으로써 제조된다.
그런데, QFP(Quad Flatpack Package)형 등의 표면 실장형 반도체 장치에 있어서는, 제품 완성 후의 환경 시험인 온도 사이클 시험시의 열이나 실장 기판에 실장하는 땜납 리플로우 시의 열에 의해 발생하는 수지 밀봉체의 균열(패키지·크랙)을 어떻게 하여 억제하는지가 중요한 과제로 되어 있다. 패키지·크랙이 발생하는 메카니즘으로서는, 주로 2개의 메카니즘이 알려져 있다.
제1 메카니즘은 온도 사이클 시나 땜납 리플로우 시의 열에 의한 내부 응력으로 다이패드와 수지 밀봉체와의 계면에 박리가 생기고, 수지 밀봉체에 흡습된 수분이 기화 팽창하여 패키지·크랙이 발생한다.
제2 메카니즘은 접착제에 흡습된 수분이 온도 사이클 시나 땜납 리플로우 시의 열에 의해 기화 팽창하고, 다이패드와 반도체 칩과의 계면에 박리가 생겨 패키지·크랙이 발생한다.
그래서, 이러한 과제를 해결하는 기술로서, 다이패드의 면적을 반도체 칩의 면적보다도 작게 한 기술(작은 탭 구조)이, 예를 들면 특개소63-204753호 공보에 개시되어 있다. 이 기술에 의하면, 다이패드와 수지 밀봉체와의 접촉 면적이 축소되므로, 수지 밀봉체에 흡습된 수분의 기화 팽창에 의해 발생하는 패키지·크랙을 억제할 수 있다. 또한, 다이패드와 반도체 칩 사이에 개재되는 접착제의 도포 면적이 축소되므로, 접착제에 흡습된 수분의 기화 팽창에 의해 발생하는 패키지·크랙을 억제할 수 있다.
또한, 반도체 칩의 이면을 부분적으로 지지하는 2개의 지지 리드를 교차시켜 X자 형상의 다이패드를 형성한 기술(크로스 탭 구조)이, 예를 들면 특개평8-204107호 공보에 개시되어 있다. 이 기술에 있어서도, 수지 밀봉체에 흡습된 수분의 기화 팽창에 의해 발생하는 패키지·크랙 및 접착제에 흡습된 수분의 기화 팽창에 의해 발생하는 패키지·크랙을 억제할 수 있다.
반도체 장치의 제조에 있어서는, 철(Fe)-니켈(Ni)계의 합금재로 이루어지는 리드 프레임을 이용하고 있지만, 최근, 구리(Cu)계의 합금재로 이루어지는 리드 프레임을 이용하는 경향이 있다. Cu계 리드 프레임을 이용한 경우, Fe-Ni계 리드 프레임을 이용한 경우와 비교하여, 방열성 및 고속성이 우수한 반도체 장치를 제조할 수 있다. 그러나, Cu계 리드 프레임은 Fe-Ni계 리드 프레임에 비교하여 열 팽창 계수가 크므로, 다이패드를 작은 탭 구조나 크로스 탭 구조로 하여도, 온도 사이클 시나 땜납 리플로우 시의 열에 의한 내부 응력으로 다이패드와 반도체 칩과의 계면에 박리가 발생하기 용이하여, 패키지·크랙에 대한 신뢰성이 낮아진다.
그래서, Cu계 리드 프레임을 이용하는 경우에 있어서는, 반도체 칩과의 접착 면적을 작게 하기 위해서, 리드폭을 가능한 한 좁게 한 지지 리드에 반도체 칩을 접착 고정하는 방법이 유효하다. 그러나, 지지 리드의 리드폭을 좁게 한 경우에 새로운 문제가 생긴다.
지지 리드의 칩 탑재부에 도포되는 접착제의 두께는, 지지 리드의 리드폭이 좁아짐에 따라서 얇아진다. 한편, 지지 리드와 반도체 칩과의 열 팽창 계수의 차에 기인하는 응력은 접착제에 의해 흡수할 수 있지만, 접착제의 응력 흡수는 접착제의 두께가 얇아짐에 따라서 작아진다. 즉, 지지 리드 및 반도체 칩이 가열되는 본딩 공정이나 몰드 공정에 있어서, 지지 리드와 반도체 칩과의 열 팽창 계수의 차에 기인하는 응력을 접착제에 의해 흡수하는 것이 곤란해진다. 이 때문에, 지지 리드와 반도체 칩과의 박리가 생기기 용이해져서, 다이 본딩 공정 후에 지지 리드로부터 반도체 칩이 탈락한다고 하는 문제점 등이 발생하므로, 반도체 장치의 조립 프로세스에 있어서의 수율이 저하한다.
본 발명의 목적은, 반도체 장치의 조립 프로세스에 있어서의 수율을 높이는 것이 가능한 기술을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 신규 특징은, 본 명세서의 기술 및 첨부 도면에 의해 명백하게 될 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 개요를 간단히 설명하면 하기와 같다.
(1) 일주면에 복수의 전극이 형성된 반도체 칩과, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되고, 상기 수지 밀봉체의 내외에 걸쳐 연장하는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드를 구비하고, 상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치이다.
(2) 평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩과, 평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장하는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하고, 상기 반도체 칩의 상호 대향하는 2개의 각부를 횡단하도록 연장되는 지지 리드를 구비하고, 상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치이다.
(3) 평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩과, 평면이 사각형으로 형성되고, 상기 반도체를 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장하는 복수의 리드와, 상기 반도체의 일주면과 대향하는 다른 주면을 부분적으로 지지하고, 상기 반도체 칩의 상호 대향하는 두개의 근처를 횡단하도록 연장되는 지지 리드를 구비하고, 상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치이다.
(4) 평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩과, 평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장하는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드를 구비하고, 상기 수지 밀봉체는 제1 각부에 수지 주입부를 지니고, 상기 지지 리드는, 상기 수지 밀봉체의 제1 각부로부터 그 반대측의 제2 각부를 향하여 연장하고, 상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치이다.
(5) 평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩과, 평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장하는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드를 구비하고, 상기 수지 밀봉체는, 제1변의 중앙부에 수지 주입부를 지니고, 상기 지지 리드는, 상기 수지 밀봉체의 제1변의 중앙부와 그 반대측의 제2변의 중앙부를 연결하는 가상선 상을 연장하고, 상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치이다.
상술한 수단에 따르면, 접착 테이프는 지지 리드의 리드폭에 영향을 받지 않으므로, 두께를 두껍게 할 수 있다. 따라서, 지지 리드와 반도체 칩과의 열 팽창 계수의 차에 기인하는 응력에 따라 접착 테이프의 두께를 설정할 수 있으므로, 다이 본딩 공정 후에 지지 리드로부터 반도체 칩이 탈락한다고 하는 문제점 등의 발생을 억제할 수 있다. 이 결과, 반도체 장치의 조립 프로세스에 있어서의 수율을 높일 수 있다.
도 1은 본 발명의 실시예 1인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
도 2는 도 1의 A-A선에 따른 단면도.
도 3은 도 1의 B-B선에 따른 단면도.
도 4는 도 1의 C-C선에 따른 단면도.
도 5는 상기 반도체 장치의 주요부 사시도.
도 6은 도 3의 주요부 확대 단면도.
도 7은 상기 반도체 장치의 제조에 이용되는 리드 프레임의 평면도.
도 8은 수지 필름의 가공 상태를 나타낸 모식적 평면도.
도 9는 도 8의 D-D선에 따른 모식적 단면도.
도 10은 수지 필름의 가공 상태를 나타낸 모식적 평면도.
도 11은 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 12는 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 13은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 14는 수지 필름의 제1 변형예를 나타낸 주요부 평면도.
도 15는 수지 필름의 제2 변형예를 나타낸 주요부 평면도.
도 16은 수지 필름의 제3 변형예를 나타낸 주요부 평면도.
도 17은 상기 반도체 장치의 제조에 이용되는 다른 리드 프레임의 평면도.
도 18은 상기 반도체 장치의 제조에 이용되는 다른 리드 프레임의 평면도.
도 19는 상기 반도체 장치의 제조에 이용되는 다른 리드 프레임의 평면도.
도 20은 상기 반도체 장치의 제조에 이용되는 다른 리드 프레임의 평면도.
도 21은 본 발명의 실시예 2인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
도 22는 도 21의 E-E선에 따른 단면도.
도 23은 상기 반도체 장치의 제조에 이용되는 리드 프레임의 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 장치
2 : 리드
3 : 지지 리드
4 : 보조 리드
5 : 교차부
6 : 타이 바
7 : 프레임
8 : 접착 테이프
9 : 수지 주입부
10 : 반도체 칩
11 : 전극
12 : 와이어
13 :수지 밀봉체
20 : 성형 금형
LF1∼LF6 : 리드 프레임
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 또, 발명의 실시예를 설명하기 위한 전(全) 도면에 있어서, 동일한 기능을 갖는 것은 동일 부호를 붙여, 그 반복의 설명은 생략한다.
(실시예 1)
본 실시예에서는, 4방향 리드 배열 구조인 QFP(Quad Flatpack Package)형의 반도체 장치에 본 발명을 적용한 예에 대해 설명한다.
우선, 반도체 장치의 개략 구성에 대해, 도 1 내지 도 6을 이용하여 설명한다. 도 1은 본 발명의 실시예 1인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 도 2는 도 1의 A-A선에 따른 단면도이고, 도 3은 도 1의 B-B선에 따른 단면도이고, 도 4는 도 1의 C-C선에 따른 단면도이고, 도 5는 상기 반도체 장치의 주요부 사시도이고, 도 6은 도 3의 주요부 확대 단면도이다.
도 1, 도 2, 도 3 및 도 4에 도시한 바와 같이, 본 실시예의 반도체 장치(1)는 지지 리드(3)와 보조 리드(4)가 교차하는 교차부(5)에 반도체 칩(10)을 탑재하고, 이 반도체 칩(10)을 수지 밀봉체(13)로 밀봉한 구성으로 되어 있다.
반도체 칩(10)의 평면 형상은 사각형으로 형성되고, 본 실시예에 있어서는 예를 들면 9[㎜]×9[㎜]의 외형 칫수로 이루어지는 정방형으로 형성되어 있다. 반도체 칩(10)은, 예를 들면 단결정 규소로 이루어지는 반도체 기판 및 이 반도체 기판 상에 형성된 배선층을 주체로 하는 구성으로 되어 있다. 이 경우의 반도체 칩(10)은 3×10-6[1/℃] 정도의 열 팽창 계수를 갖는다.
반도체 칩(10)의 회로 형성면(일주면: 10X)에는, 회로 시스템으로서, 예를 들면 논리 회로 시스템 또는 논리 회로 시스템과 기억 회로 시스템을 혼재시킨 혼합 회로 시스템 등의 회로 시스템이 형성되어 있다. 이들 회로 시스템은, 반도체 기판에 형성된 반도체 소자 및 이 반도체 소자 사이를 전기적으로 접속하는 배선 등에 의해 구성되어 있다. 또한, 반도체 칩(10)의 회로 형성면(10X)에는 그 회로 형성면(10X)의 각 변에 따라서 복수의 전극(본딩 패드: 11)이 형성되어 있다. 복수의 전극(11)의 각각은, 반도체 칩(10)의 배선층 중의 최상층의 배선층에 형성되고, 주로 회로 시스템을 구성하는 반도체 소자에 배선을 통해 전기적으로 접속되어 있다. 복수의 전극(11)의 각각은, 예를 들면 알루미늄(Al) 또는 알루미늄 합금 등의 금속막으로 형성되어 있다.
수지 밀봉체(13)의 평면 형상은 사각형으로 형성되고, 본 실시예에 있어서는 예를 들면 14[㎜]×14[㎜]의 외형 칫수로 이루어지는 정방형으로 형성되어 있다. 수지 밀봉체(13)는 저응력화를 도모할 목적으로서, 예를 들면, 페놀계 경화제, 실리콘 및 필라 등이 첨가된 비페닐계 또는 오르토크레졸노볼락계 수지로 형성되어 있다. 이 경우의 수지 밀봉체(13)는 13×10-6[1/℃] 정도의 열 팽창 계수를 갖는다.
수지 밀봉체(13)의 형성에 있어서는, 대량 생산에 적합한 트랜스퍼 몰딩법을 이용하고 있다. 트랜스퍼 몰딩법은 포트부, 런너부, 수지 주입 게이트부 및 캐비티부 등을 구비한 성형 금형을 사용하고, 포트부로부터 런너부 및 수지 주입 게이트부를 통해 캐비티 내에 수지를 가압 주입하여 수지 밀봉체를 형성하는 방법이다.
반도체 칩(10)의 외주위의 외측에는, 수지 밀봉체(13)의 각변에 따라서 복수의 리드(2)가 배열되어 있다. 복수의 리드(2)의 각각은, 수지 밀봉체(13)의 내외에 걸쳐 연장하고, 수지 밀봉체(13)의 내부에 위치하는 내부 리드부(2A)와 수지 밀봉체(13)의 외부에 위치하는 외부 리드부(2B)를 갖는 구성으로 되어 있다.
복수의 리드(2)의 각각의 내부 리드부(2A)는, 도전성의 와이어(12)를 통해 반도체 칩(10)의 전극(11)에 전기적으로 접속되고, 복수의 리드(2)의 각각의 외부 리드부(2B)는 표면 실장 리드 형상으로서 예를 들면 걸윙(gull-wing)형으로 성형되어 있다. 와이어(12)로서는, 예를 들면 금(Au) 와이어를 이용하고 있다. 와이어(12)의 접속 방법으로서는, 예를 들면 열 압착에 초음파 진동을 병용한 본딩법을 이용하고 있다.
지지 리드(3), 보조 리드(4), 와이어(12) 등은, 반도체 칩(10)과 함께 수지 밀봉체(13)로 밀봉되어 있다.
지지 리드(3)는 도 1 및 도 3에 도시한 바와 같이, 수지 밀봉체(13)의 제1 각부(13A)로부터 그 반대측의 제2 각부(13B)를 향하여 연장하고 있음과 함께, 반도체 칩(10)의 상호 대향하는 제1 각부(10A), 제2 각부(10B)의 각각을 가로지르도록 하여 연장하고 있다. 즉, 본 실시예의 지지 리드(3)는 수지 밀봉체(13)의 제1 각부(13A)와 제2 각부(13B)를 연결하는 대각선 상을 연장하고 있다.
지지 리드(3)는 도 3에 도시한 바와 같이, 리드부(3A)와 리드부(3B)를 갖는 구성으로 되어 있다. 리드부(3A)는, 그 판 두께 방향(상하 방향)에 있어서, 도 2에 도시한 리드(2)의 내부 리드부(2A)와 동일한 위치에 배치되어 있다. 리드부(3B)는 그 판두께 방향(상하 방향)에 있어서, 도 2에 도시한 리드(2)의 내부 리드부(2A)보다도 하측의 위치에 배치되어 있다.
보조 리드(4)는 도 1 및 도 4에 도시한 바와 같이, 수지 밀봉체(13)의 제3 각부(13C)로부터 그 반대측의 제4 각부(13D)를 향하여 연장되어 있음과 함께, 반도체 칩(10)의 상호 대향하는 제3 각부(10C), 제4 각부(10D)의 각각을 가로지르도록 하여 연장하고 있다. 즉, 본 실시예의 보조 리드(4)는 수지 밀봉체(13)의 제3 각부(13C)와 제4 각부(13D)를 연결하는 대각선 상을 연장하고 있다.
보조 리드(4)는 도 4에 도시한 바와 같이, 리드부(4A)와 리드부(4B)를 갖는 구성으로 되어 있다. 리드부(4A)는 그 판 두께 방향(상하 방향)에 있어서, 도 3에 도시한 지지 리드(3)의 리드부(3A)와 동일한 위치에 배치되어 있다. 리드부(4B)는 그 판두께 방향(상하 방향)에 있어서, 도 3에 도시한 지지 리드(3)의 리드부(3A)와 동일한 위치에 배치되어 있다.
수지 밀봉체(13)의 제1 각부(13A)에는 도 5에 도시한 바와 같이, 게이트 브레이크 흔적(13X)이 남아 있다. 게이트 브레이크 흔적(13X)은 수지 밀봉체(13)에 연결된 게이트 런너 수지를 분리함으로써 생긴다. 따라서, 본 실시예의 반도체 장치(1)는 수지 밀봉체(13)의 제1 각부(13A)에 수지 주입부를 갖는 구성으로 되어 있다.
반도체 칩(10)은 도 3에 도시한 바와 같이, 접착 테이프(8)를 통해 지지 리드(3)의 리드부(3B)에 접착 고정되어 있다. 접착 테이프(8)는 지지 리드(3)의 길이 방향에 따른 형상으로 형성되어 있다. 본 실시예에 있어서, 접착 테이프(8)는 반도체 칩(10)의 외측으로 일부가 인출된 상태로 지지 리드(3)의 리드부(3B)에 접착되어 있다. 또한, 접착 테이프(8)는 지지 리드(3)의 길이 방향에 연속하도록 하여 지지 리드(3)의 리드부(3B)에 접착되어 있다. 즉, 본 실시예의 반도체 칩(10)은 지지 리드(3)의 길이 방향에 따라서 연장하는 긴 형상의 접착 테이프(8)를 통해 지지 리드(3)의 리드부(3B)에 접착 고정되어 있다.
접착 테이프(8)는 이것에 한정되지 않지만, 도 6에 도시한 바와 같이, 예를 들면 수지 기재(8A)의 양 주면(표리면)에 접착층(8B)을 갖는 구성으로 되어 있다. 수지 기재(8A)는 예를 들면 2.5×10-5[1/℃] 정도의 열 팽창 계수를 갖는 폴리이미드계 수지로 형성되어 있다. 접착층(8B)는 예를 들면 5×10-5[1/℃] 정도의 열 팽창 계수를 갖는 폴리에테르아미드이미드계 또는 에폭시계의 열가소성 수지 혹은 열경화성 수지로 형성되어 있다.
접착 테이프(8)의 두께는 지지 리드(3)에 반도체 칩을 접착 고정할 때의 열 압착에 의해 약간 얇아진다. 반도체 칩(10)을 열 압착하기 전에 있어서, 접착 테이프(8)의 두께는 약 0.061[㎜] 정도이고, 수지 기재(8A)의 두께는 약 0.025[㎜] 정도이고, 접착층(8B)의 두께는 약 0.018[㎜] 정도이다. 반도체 칩(10)을 열 압착한 후에서의 접착 테이프(8)의 두께는 약 0.05[㎜] 정도이다.
접착 테이프(8)는 지지 리드(3)의 리드폭에 영향받지 않고, 두께를 두껍게 할 수 있다. 따라서, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께를 설정할 수 있다.
지지 리드(3)는, 예를 들면 0.3∼0.5[㎜] 정도의 리드폭으로 형성되어 있다. 즉, 지지 리드(3)는 반도체(10)의 회로 형성면(10X)과 대향하는 이면(다른 주면: 10Y)을 부분적으로 지지하는 형상으로 형성되어 있다.
또, 본 실시예의 설명에 있어서는 지지 리드(3), 보조 리드(4)의 각각을 1개의 리드로서 설명하고 있지만, 교차부(5)를 경계로 하여 지지 리드(3), 보조 리드(4)의 각각을 2개의 리드로서 간주하여도 좋다.
다음에, 상기 반도체 장치(1)의 제조에 이용되는 리드 프레임의 개략 구성에 대해, 도 7을 이용하여 설명한다. 도 7은 리드 프레임의 평면도이다.
도 7에 도시한 바와 같이, 리드 프레임(LF1)은 평면이 사각형의 프레임(7)으로 규정된 영역 내에, 전기적인 도통의 중개를 행하기 위한 복수의 리드(2), 반도체 칩(10)을 지지하기 위한 지지 리드(3), 지지 리드(3)의 기계적 강도를 보충하기 위한 보조 리드(4) 등을 갖는 구성으로 되어 있다. 리드 프레임(LF1)은 프레임(7)의 제1 각부(7A)에 수지 주입부를 갖는 구성으로 되어 있다.
복수의 리드(7)는 4개의 리드군으로 분할되고, 4개의 리드군의 각각은 프레임(7)의 각 프레임부마다 배치되어 있다. 각 리드군의 리드(2)는 프레임(7)의 각 프레임부에 따라서 배열되어 있다. 각 리드군의 리드(2)는 수지 밀봉체의 내부에 배치되는 내부 리드부(2A)와 수지 밀봉체의 외부에 배치되는 외부 리드부(2B)를 갖는 구성으로 되어 있다. 각 리드군의 리드(2)는 수지 밀봉체를 형성할 때의 수지가 넘치는 것을 방지하는 타이 바(6)에 의해 상호 연결되고 일체화되어 있다. 각 리드군의 리드(2)의 외부 리드부(2B)는 프레임(7)에 일체화되어 있다.
지지 리드(3)는 프레임(7)의 제1 각부(7A)로부터 그 반대측의 제2 각부(7B)를 향하여 연장되어 있다. 지지 리드(3)의 일단측은 프레임(7)의 제1 각부(7A)에 연결되고, 지지 리드(3)의 타단측은 타이 바(6)에 연결되어 있다. 즉, 지지 리드(3)는 리드 프레임(LF1)에 있어서, 프레임(7)의 제1 각부(7A)와 제2 각부(7B)를 연결하는 대각선 상을 연장하고 있다.
보조 리드(4)는 프레임(7)의 제3 각부(7C)로부터 그 반대측의 제4 각부(7D)를 향하여 연장되어 있다. 보조 리드(4)의 일단측 및 타단측은 타이 바(6)에 연결되어 있다. 즉, 보조 리드(4)는 리드 프레임(LF1)에 있어서, 프레임(7)의 제3 각부(7C)와 제4 각부(7D)를 연결하는 대각선 상을 연장하고 있다.
지지 리드(3)와 보조 리드(4)는 프레임(7)으로 규정된 영역의 중앙부에 있어서 교차하고, 상호 연결되어 있다. 지지 리드(3), 보조 리드(4)의 각각에는, 와이어가 접속되는 리드(2)의 접속면보다도 그 이면측에 반도체 칩(10)의 이면을 한층 기울게 하기 위한 굽힘 가공이 실시되어 있다.
지지 리드(3)의 칩 탑재부에는 접착 테이프(8)가 접착되어 있다. 접착 테이프(8)는 지지 리드(3)의 길이 방향에 따른 형상으로 형성되어 있다. 본 실시예에 있어서, 접착 테이프(8)는 지지 리드(3)의 길이 방향에 연속하도록 하여 지지 리드(3)의 리드부(3B)에 접착되어 있다. 또한, 접착 테이프(8)는 지지 리드(3)의 리드폭과 거의 마찬가지의 폭으로 형성되어 있다.
리드 프레임(LF1)은, 예를 들면 17×10-6[1/℃] 정도의 열 팽창 계수를 갖는 Cu계의 합금재로 형성되어 있다. 리드 프레임(LF1)은 금속판에 에칭 가공 또는 프레스 가공을 실시하여 리드(2), 지지 리드(3), 보조 리드(4) 등을 형성하고, 그 후, 지지 리드(3), 보조 리드(4)의 각각에 프레스 가공을 실시하고, 그 후, 지지 리드(3)의 칩 탑재부에 접착 테이프(8)를 접착함으로써 형성된다. 또, Fe-Ni(예를 들면 Ni 함유율 42 또는 50[%])계의 합금재로 이루어지는 리드 프레임은 4.3×10-6[1/℃〕 정도의 열 팽창 계수를 갖는다.
접착 테이프(8)는 도 8(접착 테이프의 가공 상태를 나타낸 모식적 평면도) 및 도 9(도 8의 D-D선에 따른 모식적 단면도)에 도시한 바와 같이, 가공 지그(16)를 이용하여 소정의 폭의 리본 테이프재(15)를 절단 가공함으로써 형성된다. 통상, 절단 가공은 리본 테이프재(15)의 장변(길이 방향)에 대해 단면이 직각이 되도록 리본 테이프재(15)를 배치하여 행하지만, 도 10(접착 테이프의 가공 상태를 나타낸 모식적 평면도)에 도시한 바와 같이, 리본 테이프재(15)의 장변에 대해 단면이 예각이 되도록 리본 테이프재(15)를 배치하여 행함으로써, 동일한 리본 테이프재(15)로부터 길이가 다른 접착 테이프(8)를 형성할 수 있다. 이 경우, 접착 테이프(8)의 평면 형상은 평행사변형으로 된다.
다음에, 상기 반도체 장치(1)의 제조 방법에 대해, 도 11 내지 도 13을 이용하여 설명한다. 도 11은 와이어 본딩 공정까지 제조 공정이 종료한 상태를 나타낸 평면도이고, 도 12 및 도 13은 몰드 공정을 설명하기 위한 단면도이다. 또, 도 12는 도 1의 A-A선과 대응하는 위치에서의 단면도이고, 도 13은 도 1의 C-C선과 대응하는 위치에서의 단면도이다.
우선, 도 7에 도시한 리드 프레임(LF1)을 준비함과 함께, 도 12 및 도 13에 도시한 성형 금형(20)을 준비한다. 성형 금형(20)은 상부형(20A)과 하부형(20B)으로 형성되는 캐비티부(21)와, 캐비티부(21)에 연결된 수지 주입 게이트부(22)와, 수지 주입 게이트부에 연결된 런너부(23)와, 도시하고 있지 않지만 런너부(23)에 연결된 포트부를 갖는 구성으로 되어 있다.
다음에, 지지 리드(3)의 칩 탑재부에 접착 테이프(8)를 통해 반도체 칩(10)을 접착 고정한다. 반도체 칩(10)의 접착 고정은 열 압착으로 행한다. 이 공정에서, 지지 리드(3), 반도체 칩(10)의 각각은 가열되지만, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께가 설정되어 있으므로, 지지 리드(3)로부터 반도체 칩(10)이 탈락한다고 하는 문제점은 발생하지 않는다.
다음에, 반도체 칩(10)의 전극(11)과 리드(2)의 내부 리드부(2A)를 도전성의 와이어(12)로 전기적으로 접속한다. 와이어(12)의 접속은 열 압착에 초음파 진동을 병용한 본딩법으로 행한다. 이 공정에 있어서, 지지 리드(3), 반도체 칩(10)의 각각은 가열되지만, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께가 설정되어 있으므로, 지지 리드(3)로부터 반도체 칩(10)이 탈락한다고 하는 문제점은 발생하지 않는다. 여기까지의 공정을 도 11에 도시한다.
다음에, 도 12 및 도 13에 도시한 바와 같이, 성형 금형(20)의 수지 주입 게이트부(22)에 프레임(7)의 제1 각부(7A: 수지 주입부)가 위치하도록 하여 성형 금형(20)의 상부형(20A)과 하부형(20B) 사이에 배치하고, 캐비티부(22) 내에 반도체 칩(10), 리드(2)의 내부 리드부, 지지 리드(3), 보조 리드(4), 와이어(12) 등을 배치한다.
다음에, 포트부로부터 런너부(23) 및 수지 주입 게이트부(22)를 통해 캐비티부(21) 내에 수지를 가압 주입하여, 반도체 칩(10), 리드(2)의 내부 리드부, 지지 리드(3), 보조 리드(4), 와이어(12) 등을 수지 밀봉한다. 이 공정에 있어서, 반도체 칩(10)은 수지 주입 게이트부(22)로부터 반게이트측을 향하여 연장하는 지지 리드(3)에 접착 고정되어 있기 때문에, 캐비티부(21) 내에 가압 주입된 수지의 흐름에 따라 생기는 반도체 칩(10)의 상하 방향의 변동을 억제할 수 있다. 또한, 지지 리드(3)는 보조 리드(4)에 연결되어 있기 때문에, 지지 리드(3)의 기계적 강도는 보조 리드(4)에 의해 보충되므로, 캐비티부(21) 내에 가압 주입된 수지의 흐름에 따라 생기는 반도체 칩 (10)의 상하 방향의 변동을 억제할 수 있다.
다음에, 성형 금형(20)으로부터 리드 프레임(LF1)을 추출하고, 그 후, 수지 밀봉체(13)의 제1 각부(13A)에 연결되어 있는 게이트 런너 수지를 분리하고, 그 후, 리드(2) 사이를 연결하고 있는 타이 바(6)를 절단하고, 그 후, 프레임(7)으로부터 리드(2)의 외부 리드부(2B)를 절단하고, 그 후, 리드(2)의 외부 리드부(2B)를 표면 실장 형상으로서 예를 들면 걸윙 형상으로 성형하고, 그 후, 프레임(7)으로부터 지지 리드(3) 및 보조 리드(4)를 절단함으로써, 도 1 내지 도 6에 도시한 반도체 장치(1)가 대개 완성된다.
이 후, 반도체 장치(1)는 온도 사이클 시험이 실시되고, 제품으로서 출하된다. 제품으로서 출하된 반도체 장치(1)는 실장 기판에 실장된다. 온도 사이클 시험은, 예를 들면, -55[℃]의 온도 하에 있어서 10분간, 150[℃]의 온도 하에 있어서 10분간을 1사이클로 하는 조건으로 1000사이클 행해진다. 이러한 온도 사이클 시험이 실시되어도, 본 실시예의 반도체 장치(1)는 수지 밀봉체(13)에 균열이 생기지 않았다.
이와 같이, 본 실시예에 따르면, 이하의 효과가 얻어진다.
(1) 반도체 칩(10)은 접착 테이프(8)를 통해 지지 리드(3)에 접착 고정되어 있다. 이 점으로부터, 접착 테이프(8)는 지지 리드(3)의 리드폭에 영향받지 않고, 두께를 두껍게 할 수 있다. 따라서, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께를 설정할 수 있으므로, 다이본딩 공정 후에 지지 리드(3)로부터 반도체 칩(10)이 탈락한다고 하는 문제점 등의 발생을 억제할 수 있다. 이 결과, 반도체 장치(1)의 조립 프로세스에 있어서의 수율을 높일 수 있다.
또한, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께를 설정할 수 있으므로, Cu계의 합금재로 이루어지는 리드 프레임(LF1)을 이용한 반도체 장치(1)의 조립 프로세스에 있어서의 수율을 높일 수 있다.
(2) 반도체 칩(10)은, 수지 주입 게이트부로부터 반게이트측을 향하여 연장하는 지지 리드(3)에 접착 고정되어 있다. 이 점으로부터, 캐비티부(21) 내에 가압 주입된 수지의 흐름에 따라 생기는 반도체 칩(10)의 상하 방향의 변동을 억제할 수 있으므로, 수지 밀봉체(13)로부터 반도체 칩(10), 와이어(12) 등이 노출하는 문제점을 억제할 수 있다. 이 결과, 반도체 장치(1)의 조립 프로세스에 있어서의 수율을 높일 수 있다.
또한, 수지 밀봉체(13)로부터 반도체 칩(10), 와이어(12) 등이 노출되는 문제점을 억제할 수 있으므로, 수지 밀봉체(13)의 두께를 얇게 할 수 있어, 반도체 장치(1)의 박형화를 도모할 수 있다.
(3) 지지 리드(3)는 보조 리드(4)에 연결되어 있다. 이 점으로부터, 지지 리드(3)의 기계적 강도는 보조 리드(4)에 의해 보충되므로, 캐비티부(21) 내에 가압 주입된 수지의 흐름에 따라 생기는 반도체 칩(10)의 상하 방향의 변동을 억제할 수 있다.
(4) 반도체 칩(10)은 상호 대향하는 제1 각부(10A)로부터 제2 각부(10B)에 걸쳐 지지 리드(3)에 접착 고정되어 있다. 이 점으로부터, 반도체 칩(10)의 중앙부를 접착 고정하는 경우에 비교하여, 캐비티부(21) 내에 가압 주입된 수지의 흐름에 따라 생기는 지지 리드(3)의 상하 방향의 변동을 억제할 수 있다.
(5)지지 리드(3)는 반도체 칩(10)의 상호 대향하는 2개의 각부(10A, 10B)를 횡단하여 연장하고, 보조 리드(4)는 반도체 칩(10)의 상호 대향하는 다른 2개의 각부(10C, 10D)를 횡단하여 연장하고 있다. 이 점으로부터, 반도체 칩(10)과 리드(2)의 선단부 사이에 지지 리드(3) 및 보조 리드(4)가 존재하지 않으므로, 와이어(12)의 중간부가 아래로 늘어 뜨려지더라도, 지지 리드(3) 및 보조 리드(4)와 와이어(12)와의 접촉을 억제할 수 있다. 와이어(12)의 중간부가 아래로 늘어 뜨려지는 것은 와이어(12)의 길이가 길어지면 길어질수록 현저하게 된다.
또한, 반도체 칩(10)의 외형 사이즈를 축소하여도, 반도체 칩(10)과 리드(2)의 선단부 사이에 지지 리드(3) 및 보조 리드(4)가 존재하지 않아, 와이어(12)의 중간부가 아래로 늘어 뜨려지더라도, 지지 리드(3) 및 보조 리드(4)와 와이어(12)가 접촉하지 않으므로, 외형 칫수가 다른 반도체 칩(10)을 탑재할 수 있다. 이 결과, 외형 칫수가 다른 반도체 칩(10)을 탑재하는 것이 가능한 리드 프레임의 표준화를 도모할 수 있다.
또, 본 실시예에서는, 접착 테이프(8)의 폭을 지지 리드(3)의 리드폭과 동일하게 한 예에 대해 설명하였지만, 도 14에 도시한 바와 같이, 접착 테이프(8)의 폭 W2는 지지 리드(3)의 리드폭 W1보다도 작게 하여도 좋다.
또한, 본 실시예에서는, 접착 테이프(8)는 지지 리드(3)의 길이 방향에 연속하도록 하여 지지 리드(3)에 접착한 예에 대해 설명하였지만, 접착 테이프(8)는 도 15에 도시한 바와 같이, 지지 리드(3)의 길이 방향에 점재하도록 하여 접착하여도 좋다. 이 경우, 접착 테이프(8)의 접착 작업이 용이하게 된다.
또한, 본 실시예에서는, 접착 테이프(8)의 폭을 지지 리드(3)의 리드폭과 동일하게 한 예에 대해 설명하였지만, 도 16에 도시한 바와 같이, 접착 테이프(8)의 폭 W2는 지지 리드(3)의 리드폭 W1보다도 크게 하여도 좋다.
또한, 도 17에 도시한 리드 프레임(LF2)을 이용하여 반도체 장치를 제조하여도 좋다. 리드 프레임(LF2)은 보조 리드(4)를 폐지한 구성으로 되어 있다. 이 리드 프레임(LF2)을 이용한 경우에 있어서도, 상술한 실시예와 마찬가지의 효과가 얻어진다. 또한, 보조 리드(4)의 폐지에 의해 리드(2)의 배열 피치를 넓게 할 수 있으므로, 수지 밀봉체를 형성할 때의 수지의 흐름에 따라 생기는 와이어 사이 쇼트를 억제할 수 있다.
또한, 도 18에 도시한 리드 프레임(LF3)을 이용하여 반도체 장치를 제조하여도 좋다. 리드 프레임(LF3)은 지지 리드(3)와 보조 리드(4)와의 교차부에 지지 리드(3), 보조 리드(4)의 각각의 리드폭보다도 넓은 패드(25)를 형성한 구성으로 되어 있다. 이 리드 프레임(LF3)을 이용한 경우에 있어서도, 상술한 실시예와 마찬가지의 효과가 얻어진다. 또한, 지지 리드(3)의 굽힘에 대한 강도가 높아지므로, 수지 밀봉체를 형성할 때의 수지의 흐름에 따라 생기는 지지 리드(3)의 상하 방향의 변동을 더욱 억제할 수 있다.
또한, 도 19에 도시한 리드 프레임(LF4)을 이용하여 반도체 장치를 제조하여도 좋다. 리드 프레임(LF4)은 지지 리드(3)와 보조 리드(4)와의 교차부에 패드(25)를 형성하고, 또한 패드(25)의 주위에 지지 리드(3), 보조 리드(4)의 각각의 리드폭보다도 약간 넓은 작은 패드(26)를 형성한 구성으로 되어 있다. 이 리드 프레임(LF4)을 이용한 경우에 있어서도, 상술한 실시예와 마찬가지의 효과가 얻어진다.
또한, 도 20에 도시한 리드 프레임(LF5)을 이용하여 반도체 장치를 제조하여도 좋다. 리드 프레임(LF5)은 지지 리드(3)와 보조 리드(4)와의 교차부에 패드(25)를 형성하고, 또한 패드(25)로부터 떨어지도록 하여 지지 리드(3), 보조 리드(4)의 각각의 도중부에 작은 패드(26)를 형성한 구성으로 되어 있다. 이 리드 프레임(LF5)을 이용한 경우에 있어서도, 상술한 실시예와 마찬가지의 효과가 얻어진다.
또한, 도시하고 있지 않지만, 반도체 칩(10)과 중첩되는 지지 리드(3)의 부분의 리드폭을 반도체 칩(10)의 외측에 인출된 지지 리드(3)의 부분의 리드폭보다도 굵게 한 리드 프레임을 이용하여 반도체 장치를 제조하여도 좋다.
또한, 본 실시예에서는, 지지 리드(3)에 접착 테이프(8)를 통해 반도체 칩(10)을 접착 고정한 예에 대해 설명하였지만, 본 발명자 등의 검토에 따르면, 30[㎛] 이상의 두께가 있으면, 지지 리드(3)와 반도체 칩(10)과의 접착 고정을 접착제로 행하여도 좋다.
(실시예 2)
본 실시예에서는, 2방향 리드 배열 구조인 SOP(Small Out-line Package)형의 반도체 장치에 본 발명을 적용한 예에 대해 설명한다.
우선, 반도체 장치의 개략 구성에 대해, 도 21 및 도 22를 이용하여 설명한다. 도 21은 본 발명의 실시예 2인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 도 22는 도 21의 E-E선에 따른 단면도이다.
도 21 및 도 22에 도시한 바와 같이, 본 실시예의 반도체 장치(30)는 지지 리드(3)의 칩 탑재부에 반도체 칩(10)을 탑재하고, 이 반도체 칩(10)을 수지 밀봉체(13)로 밀봉한 구성으로 되어 있다.
반도체 칩(10)의 평면 형상은 사각형으로 형성되고, 본 실시예에 있어서는 예를 들면 직사각형으로 형성되어 있다. 반도체 칩(l0)의 회로 형성면(10X)에는, 그 회로 형성면(10X)의 상호 대향하는 장변에 따라서 복수의 전극(11)이 형성되어 있다. 수지 밀봉체(13)의 평면 형상은 사각형으로 형성되고, 본 실시예에 있어서는 예를 들면 직사각형으로 형성되어 있다.
반도체 칩(10)의 외주위의 외측에는, 수지 밀봉체(13)의 상호 대향하는 2개의 장변에 따라서 복수의 리드(2)가 배열되어 있다. 복수의 리드(2)의 각각은 수지 밀봉체(13)의 내외에 걸쳐 연장하고, 수지 밀봉체(13)의 내부에 위치하는 내부 리드부(2A)와 수지 밀봉체(13)의 외부에 위치하는 외부 리드부(2B)를 갖는 구성으로 되어 있다.
복수의 리드(2)의 각각의 내부 리드부(2A)는 도전성의 와이어(12)를 통해 반도체 칩(10)의 전극(11)에 전기적으로 접속되고, 복수의 리드(2)의 각각의 외부 리드부(2B)는 표면 실장 리드 형상으로서 예를 들면 걸윙 형상으로 성형되어 있다. 지지 리드(3), 와이어(12) 등은 반도체 칩(10)과 함께 수지 밀봉체(13)로 밀봉되어 있다.
지지 리드(3)는 수지 밀봉체(13)의 제1변(13X)의 중앙부와 그 반대측의 제2변(13Y)의 중앙부를 연결하는 가상선 상을 연장하고 있음과 함께, 반도체 칩(10)의 이면의 상호 대향하는 제1변(10S), 제2변(10T)의 각각을 횡단하여 연장하고 있다.
수지 밀봉체(13)의 제1변(13X)에는, 도시하고 있지 않지만, 게이트 브레이크 흔적이 남아 있다. 게이트 브레이크 흔적은 수지 밀봉체(13)에 연결된 게이트 런너 수지를 분리함으로써 생긴다. 따라서, 본 실시예의 반도체 장치(30)는 수지 밀봉체(13)의 제1변(13X)의 중앙부에 수지 주입부를 갖는 구성으로 되어 있다.
반도체 칩(10)은 접착 테이프(8)를 통해 지지 리드(3)의 리드부(3B)에 접착 고정되어 있다. 접착 테이프(8)는 지지 리드(3)의 길이 방향에 따른 형상으로 형성되어 있다. 본 실시예에 있어서, 접착 테이프(8)는 반도체 칩(10)의 외측에 일부가 인출된 상태에서 지지 리드(3)의 리드부(3B)에 접착되어 있다. 또한, 접착 테이프(8)는 지지 리드(3)의 길이 방향에 연속하도록 하여 지지 리드(3)의 리드부(3B)에 접착되어 있다. 즉, 본 실시예의 반도체 칩(10)은 지지 리드(3)의 길이 방향에 따라서 연장하는 긴형의 접착 테이프(8)를 통해 지지 리드(3)에 접착 고정되어 있다.
접착 테이프(8)는 지지 리드(3)의 리드폭에 영향받지 않고, 두께를 두껍게 할 수 있다. 따라서, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께를 설정할 수 있다.
지지 리드(3)는, 예를 들면 0.4[㎜] 정도의 리드폭으로 형성되어 있다. 즉, 지지 리드(3)은 반도체 칩(10)의 회로 형성면(10X)과 대향하는 이면(다른 주면: 10Y)을 부분적으로 지지하는 형상으로 형성되어 있다.
다음에, 상기 반도체 장치(30)의 제조에 이용되는 리드 프레임의 개략 구성에 대해 도 23을 이용하여 설명한다. 도 23은 리드 프레임의 평면도이다.
도 23에 도시한 바와 같이, 리드 프레임(LF6)은 평면이 사각형의 프레임(7)으로 규정된 영역 내에, 전기적인 도통의 중개를 행하기 위한 복수의 리드(2), 반도체 칩(10)을 지지하기 위한 지지 리드(3) 등을 갖는 구성으로 되어 있다. 리드 프레임(LF1)은 프레임(7)의 제1 프레임부(7X)에 수지 주입부를 갖는 구성으로 되어 있다.
복수의 리드(2)는 2개의 리드군으로 분할되고, 2개의 리드군의 각각은 프레임(7)의 상호 대향하는 2개의 프레임부에 배치되어 있다. 각 리드군의 리드(2)는 프레임(7)의 각 프레임부에 따라서 배열되어 있다. 각 리드군의 리드(2)는 수지 밀봉체의 내부에 배치되는 내부 리드부(2A)와 수지 밀봉체의 외부에 배치되는 외부 리드부(2B)를 갖는 구성으로 되어 있다. 각 리드군의 리드(2)는 수지 밀봉체를 형성할 때의 수지가 넘치는 것을 방지하는 타이 바(6)에 의해 상호 연결되고 일체화되어 있다. 각 리드군의 리드(2)의 외부 리드부(2B)는 프레임(7)에 일체화되어 있다.
지지 리드(3)는 프레임(7)의 제1 프레임부(7X)의 중앙부로부터 그 반대측의 제2 프레임부(7Y)의 중앙부를 향하여 연장되어 있다. 지지 리드(3)의 일단측은 프레임(7)의 제1 프레임부(7X)에 연결되고, 지지 리드(3)의 타단측은 타이 바(6)에 연결되어 있다. 즉, 지지 리드(3)는 리드 프레임(LF6)에 있어서, 프레임(7)의 제1 프레임부(7X)와 제2 프레임부(7Y)를 연결하는 대각선 상을 연장하고 있다.
지지 리드(3)의 칩 탑재부에는 접착 테이프(8)가 접착되어 있다. 접착 테이프(8)는 지지 리드(3)의 길이 방향에 따른 형상으로 형성되어 있다. 본 실시예에 있어서, 접착 테이프(8)는 지지 리드(3)의 길이 방향에 연속하도록 하여 지지 리드(3)의 리드부(3B)에 접착되어 있다. 또한, 접착 테이프(8)는 지지 리드(3)의 리드폭과 거의 마찬가지의 폭으로 형성되어 있다.
다음에, 상기 반도체 장치(30)의 제조 방법에 대해 설명한다.
우선, 도 23에 도시한 리드 프레임(LF6)을 준비함과 함께, 성형 금형을 준비한다. 성형 금형은, 상부형과 하부형으로 형성되는 캐비티부와, 캐비티부에 연결된 수지 주입 게이트부와, 수지 주입 게이트부에 연결된 런너부와, 런너부에 연결된 포트부를 갖는 구성으로 되어 있다.
다음에, 지지 리드(3)의 칩 탑재부에 접착 테이프(8)를 통해 반도체(10)를 접착 고정한다. 반도체 칩(10)의 접착 고정은 열 압착으로 행한다. 이 공정에 있어서, 지지 리드(3), 반도체 칩(10)의 각각은 가열되지만, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께가 설정되어 있으므로, 지지 리드(3)로부터 반도체 칩(10)이 탈락한다고 하는 문제점은 발생하지 않는다.
다음에, 반도체 칩(10)의 전극(11)과 리드(2)의 내부 리드부(2A)를 도전성의 와이어(12)로 전기적으로 접속한다. 와이어(12)의 접속은 열 압착에 초음파 진동을 병용한 본딩법으로 행한다. 이 공정에 있어서, 지지 리드(3), 반도체 칩(10)의 각각은 가열되지만, 지지 리드(3)와 반도체 칩(10)과의 열 팽창 계수의 차에 기인하는 응력에 따라서 접착 테이프(8)의 두께가 설정되어 있으므로, 지지 리드(3)로부터 반도체 칩(10)이 탈락한다고 하는 문제점은 발생하지 않는다.
다음에, 성형 금형의 수지 주입 게이트부에 프레임(7)의 수지 주입부가 위치하도록 하여 성형 금형의 상부형과 하부형 사이에 배치하고, 캐비티부 내에 반도체 칩(10), 리드(2)의 내부 리드부, 지지 리드(3), 와이어(12) 등을 배치한다.
다음에, 포트부로부터 런너부 및 수지 주입 게이트부를 통해서 캐비티부 내에 수지를 가압 주입하여, 반도체 칩(10), 리드(2)의 내부 리드부, 지지 리드(3), 와이어(12) 등을 수지 밀봉한다. 이 공정에 있어서, 반도체 칩(10)은 수지 주입 게이트부로부터 반게이트측을 향하여 연장하는 지지 리드(3)에 접착 고정되어 있기 때문에, 캐비티부 내에 가압 주입된 수지의 흐름에 따라 생기는 반도체 칩(10)의 상하 방향의 변동을 억제할 수 있다.
다음에, 성형 금형으로부터 리드 프레임(LF6)을 추출하고, 그 후, 수지 밀봉체(13)의 제1변(13X)에 연결되어 있는 게이트 런너 수지를 분리하고, 그 후, 리드(2) 사이를 연결하고 있는 타이 바(6)를 절단하여, 그 후, 프레임(7)으로부터 리드(2)의 외부 리드부(2B)를 절단하고, 그 후, 리드(2)의 외부 리드부(2B)를 표면 실장 형상으로서 예를 들면 걸윙 형상으로 성형하고, 그 후, 프레임(7)으로부터 지지 리드(3)를 절단함으로써, 도 21 및 도 22에 도시한 반도체 장치(30)가 거의 완성된다.
이와 같이, 본 실시예에 있어서도, 상술한 실시예 1과 마찬가지의 효과가 얻어진다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러가지로 변경 가능한 것은 물론이다.
예를 들면, 본 발명은, 1방향 리드 배열 구조인 SIP(Single In-line Package)형, ZIP(Zigzag-In-line Package)형 등의 반도체 장치에 적용할 수 있다.
또한, 본 발명은 2방향 리드 배열 구조인 SOJ(Small Out-line J-leaded Package)형, TSOP(Thin Small Out-line Package)형 등의 반도체 장치에 적용할 수 있다.
또한, 본 발명은 4방향 리드 배열 구조인 QFJ(Quad Flatpack J-leaded Package)형 등의 반도체 장치에 적용할 수 있다.
본원 발명에 따르면, 반도체 장치의 조립 프로세스에서의 수율을 향상시킬 수 있다.

Claims (19)

  1. 반도체 장치에 있어서,
    일주면(一主面)에 복수의 전극이 형성된 반도체 칩;
    상기 반도체 칩을 밀봉하는 수지 밀봉체;
    상기 반도체 칩의 전극에 전기적으로 접속되고, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드; 및
    상기 반도체 칩의 일주면과 대향하는 다른 주면(主面)을 부분적으로 지지하는 지지 리드
    를 구비하고,
    상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는
    것을 특징으로 하는 반도체 장치.
  2. 반도체 장치에 있어서,
    평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩;
    평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체;
    상기 반도체 칩의 전극에 전기적으로 접속되고, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드; 및
    상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하고, 상기 반도체 칩의 상호 대향하는 2개의 각부를 횡단하도록 연장되는 지지 리드
    를 구비하고,
    상기 반도체 칩은, 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는
    것을 특징으로 하는 반도체 장치.
  3. 반도체 장치에 있어서,
    평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩;
    평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체;
    상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드; 및
    상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하고, 상기 반도체 칩의 상호 대향하는 2개의 변을 횡단하도록 연장되는 지지 리드
    를 구비하고,
    상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는
    것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩;
    평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체;
    상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드; 및
    상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드
    를 구비하고,
    상기 수지 밀봉체는 제1 각부에 수지 주입부를 구비하며,
    상기 지지 리드는 상기 수지 밀봉체의 제1 각부로부터 그 반대측의 제2 각부를 향하여 연장되고,
    상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는
    것을 특징으로 하는 반도체 장치.
  5. 반도체 장치에 있어서,
    평면이 사각형으로 형성되고, 일주면에 복수의 전극이 형성된 반도체 칩;
    평면이 사각형으로 형성되고, 상기 반도체 칩을 밀봉하는 수지 밀봉체;
    상기 반도체 칩의 전극에 전기적으로 접속되며, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드; 및
    상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드
    를 구비하고,
    상기 수지 밀봉체는 제1 변의 중앙부에 수지 주입부를 구비하며,
    상기 지지 리드는 상기 수지 밀봉체의 제1 변의 중앙부와 그 반대측의 제2 변의 중앙부를 연결하는 가상선 상으로 연장되고,
    상기 반도체 칩은 접착 테이프를 통해 상기 지지 리드에 접착 고정되어 있는
    것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 접착 테이프는 수지 기재의 양 주면에 접착층을 갖는 구성으로 되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향을 따르는형상으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 접착 테이프는 상기 반도체 칩의 외측으로 일부가 인출된 상태로 상기 지지 리드에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향으로 연속하도록 하여 상기 지지 리드에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향으로 점재(點在)하도록 하여 상기 지지 리드에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서, 상기 지지 리드는 구리 또는 구리계의 재료를 포함하는 것을 특징으로 하는 반도체 장치.
  12. 일주면에 복수의 전극이 형성된 반도체 칩과, 상기 반도체 칩을 밀봉하는 수지 밀봉체와, 상기 반도체 칩의 전극에 전기적으로 접속되고, 상기 수지 밀봉체의 내외에 걸쳐 연장되는 복수의 리드와, 상기 반도체 칩의 일주면과 대향하는 다른 주면을 부분적으로 지지하는 지지 리드를 구비한 반도체 장치의 제조 방법에 있어서,
    상기 지지 리드에 접착 테이프를 통해 상기 반도체 칩을 접착 고정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 반도체 장치의 제조 방법에 있어서,
    평면이 사각형으로 형성된 프레임과, 상기 프레임에 지지된 복수의 리드와, 상기 프레임에 지지된 지지 리드와, 상기 지지 리드에 접착된 접착 테이프를 구비하고, 상기 프레임은 제1 각부에 수지 주입부를 구비하며, 상기 리드는 내부 리드부 및 외부 리드부를 구비하고, 상기 프레임의 제1 각부로부터 그 반대측의 제2 각부를 향하여 상기 지지 리드가 연장되는 리드 프레임을 준비함과 함께, 상부형과 하부형으로 형성되는 캐비티부와, 상기 캐비티부에 연결된 수지 주입 게이트부를 구비하는 성형 금형을 준비하는 공정;
    상기 지지 리드에 상기 접착 테이프를 통해 반도체 칩을 접착 고정하는 공정;
    상기 반도체 칩의 전극과 상기 리드의 내부 리드부를 도전성의 와이어로 전기적으로 접속하는 공정; 및
    상기 수지 주입 게이트부에 상기 프레임의 수지 주입부가 위치하도록 하여 상기 성형 금형의 상부형과 하부형 사이에 상기 리드 프레임을 배치한 후, 상기 수지 주입 게이트부를 통해서 상기 캐비티부 내로 수지를 주입하여 상기 반도체 칩, 리드의 내부 리드부, 지지 리드 및 와이어를 밀봉하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 반도체 장치의 제조 방법에 있어서,
    평면이 사각형으로 형성된 프레임과, 상기 프레임에 지지된 복수의 리드와, 상기 프레임에 지지된 지지 리드와, 상기 지지 리드에 접착된 접착 테이프를 구비하고, 상기 프레임은 제1 프레임부의 중앙부에 수지 주입부를 구비하며, 상기 리드는 내부 리드부 및 외부 리드부를 구비하고, 상기 프레임의 제1 프레임부의 중앙부와 그 반대측의 제2 프레임부의 중앙부를 연결하는 가상선 상으로 상기 지지 리드가 연장되는 리드 프레임을 준비함과 함께, 상부형과 하부형으로 형성되는 캐비티부와, 상기 캐비티부에 연결된 수지 주입 게이트부를 갖는 성형 금형을 준비하는 공정;
    상기 지지 리드에 상기 접착 테이프를 통해 반도체 칩을 접착 고정하는 공정;
    상기 반도체 칩의 전극과 상기 리드의 내부 리드부를 도전성의 와이어로 전기적으로 접속하는 공정; 및
    상기 수지 주입 게이트부에 상기 프레임의 수지 주입부가 위치하도록 하여 상기 성형 금형의 상부형과 하부형 사이에 상기 리드 프레임을 배치한 후, 수지 주입 게이트부를 통해 상기 캐비티부 내로 수지를 주입하여 상기 반도체 칩, 리드의 내부 리드부, 지지 리드 및 와이어를 밀봉하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제11항에 있어서, 상기 접착 테이프는 수지 기재의 양면에 접착층을 갖는 구성으로 되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제11항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향을 따르는형상으로 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제11항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향으로 연속하도록 하여 상기 지지 리드에 접착되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제11항에 있어서, 상기 접착 테이프는 상기 지지 리드의 길이 방향으로 점재하도록 하여 상기 지지 리드에 접착되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제11항에 있어서, 상기 리드 프레임은 구리 또는 구리계의 재료를 포함하는것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019990036219A 1998-08-31 1999-08-30 반도체 장치 KR100674548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10245406A JP2000077435A (ja) 1998-08-31 1998-08-31 半導体装置及びその製造方法
JP1998-245406 1998-08-31

Publications (2)

Publication Number Publication Date
KR20000017634A true KR20000017634A (ko) 2000-03-25
KR100674548B1 KR100674548B1 (ko) 2007-01-26

Family

ID=17133188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036219A KR100674548B1 (ko) 1998-08-31 1999-08-30 반도체 장치

Country Status (7)

Country Link
US (3) US6340837B1 (ko)
JP (1) JP2000077435A (ko)
KR (1) KR100674548B1 (ko)
CN (1) CN1204622C (ko)
MY (1) MY123034A (ko)
SG (1) SG77704A1 (ko)
TW (1) TW508702B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698987B1 (ko) * 2000-04-05 2007-03-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100381892B1 (ko) * 1999-11-24 2003-04-26 삼성전자주식회사 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
WO2004112298A2 (en) * 2003-05-27 2004-12-23 The Trustees Of Columbia University In The City Of New York Multichannel time encoding and decoding of a signal
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
US7102159B2 (en) * 2004-06-12 2006-09-05 Macronix International Co., Ltd. Ultra thin image sensor package structure and method for fabrication
US20060220191A1 (en) * 2005-04-01 2006-10-05 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
JP5428123B2 (ja) 2006-08-16 2014-02-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7868433B2 (en) * 2008-08-29 2011-01-11 National Semiconductor Corporation Low stress cavity package
CN108701661A (zh) * 2016-03-07 2018-10-23 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110166111B (zh) * 2019-05-24 2021-08-31 上海众执芯信息科技有限公司 一种5g卫星移动通信信号转发器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534251B2 (ja) 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2994510B2 (ja) 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JPH07263470A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体チップの装着方法
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
KR100366111B1 (ko) 1994-11-08 2003-03-06 오끼 덴끼 고오교 가부시끼가이샤 수지봉합형 반도체장치의 구조
JPH08204107A (ja) 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JPH09111204A (ja) 1995-10-16 1997-04-28 Shinko Electric Ind Co Ltd 導電性接着テープおよびこれを用いた半導体装置用パッケージ
JPH1012760A (ja) 1996-06-24 1998-01-16 Hitachi Cable Ltd 半導体装置
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
DE19941037C1 (de) * 1999-08-28 2001-01-04 Wilfried Strothmann Gmbh & Co Positionierungsförderer zum horizontalen Ausrichten von Platten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698987B1 (ko) * 2000-04-05 2007-03-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법

Also Published As

Publication number Publication date
MY123034A (en) 2006-05-31
KR100674548B1 (ko) 2007-01-26
JP2000077435A (ja) 2000-03-14
US6340837B1 (en) 2002-01-22
TW508702B (en) 2002-11-01
US20020056904A1 (en) 2002-05-16
CN1204622C (zh) 2005-06-01
SG77704A1 (en) 2001-01-16
US6441400B1 (en) 2002-08-27
US20020056905A1 (en) 2002-05-16
CN1246729A (zh) 2000-03-08
US6476479B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
KR100674548B1 (ko) 반도체 장치
KR100255550B1 (ko) 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법
JP4917112B2 (ja) 半導体装置
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP2000286374A (ja) 半導体集積回路装置
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH0546045U (ja) 半導体パツケージ
JP2003243600A (ja) 半導体装置およびその製造方法
JP2001274316A (ja) 半導体装置及びその製造方法
KR20000048011A (ko) 반도체 장치
JP3638750B2 (ja) 半導体装置
JP4040549B2 (ja) 半導体装置
JP2001007271A (ja) 半導体装置及びその製造方法
JPH02181956A (ja) 半導体装置
JP3419898B2 (ja) 半導体装置及びその製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPS635253Y2 (ko)
JP2000332163A (ja) 半導体装置及びその製造方法
JPS6060743A (ja) リ−ドフレ−ム
JP2004096134A (ja) 樹脂封止型半導体装置
JPS63133554A (ja) 半導体装置
JP2004140398A (ja) 樹脂封止型半導体装置の製造方法
WO1998009329A1 (fr) Dispositif a semi-conducteur scelle par resine, et son procede de production
JPH1187603A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee