JPS63133554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63133554A JPS63133554A JP28110186A JP28110186A JPS63133554A JP S63133554 A JPS63133554 A JP S63133554A JP 28110186 A JP28110186 A JP 28110186A JP 28110186 A JP28110186 A JP 28110186A JP S63133554 A JPS63133554 A JP S63133554A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- fixed
- heat dissipating
- dissipating plate
- connecting parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 abstract description 8
- 230000008018 melting Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 239000003566 sealing material Substances 0.000 abstract description 2
- 229910015365 Au—Si Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係シ、特に半導体素子のパッケー
ジングに関する。
ジングに関する。
従来、集積回路素子（以後チップと呼ぶ）の電極（以後
パッドと呼ぶ）とパッケージのステッチとの接続は、ワ
イヤーボンディングが主流で稀にビームリード方式、バ
ンプパッドを用いたフリップチップ方式、フィルムキャ
リア一方式などが用いられている。前記方法の中で、量
産性が有り、安定した品質の得られるボンディング方法
の一つとしてワイヤーボンディング方法がある。このワ
イヤーボンディング方法を用いたパッケージには、セラ
ミックパッケージ、モールドパッケージ等カある。セラ
ミックパブケージは、セラミック基板の中央にチップを
固着するキャビティを設け、その周辺にステッチを設け
、このステッチとパッドをアルミニウム又は金ワイヤー
で接続する。このステッチは、セラミックの積層部を通
って外部リードに接続されている。その後に、キャビテ
ィ周辺をキャップによシ気密封止して外気との遮断をす
る。又、外部リードを取シ付けないチップキャリアもあ
る。
パッドと呼ぶ）とパッケージのステッチとの接続は、ワ
イヤーボンディングが主流で稀にビームリード方式、バ
ンプパッドを用いたフリップチップ方式、フィルムキャ
リア一方式などが用いられている。前記方法の中で、量
産性が有り、安定した品質の得られるボンディング方法
の一つとしてワイヤーボンディング方法がある。このワ
イヤーボンディング方法を用いたパッケージには、セラ
ミックパッケージ、モールドパッケージ等カある。セラ
ミックパブケージは、セラミック基板の中央にチップを
固着するキャビティを設け、その周辺にステッチを設け
、このステッチとパッドをアルミニウム又は金ワイヤー
で接続する。このステッチは、セラミックの積層部を通
って外部リードに接続されている。その後に、キャビテ
ィ周辺をキャップによシ気密封止して外気との遮断をす
る。又、外部リードを取シ付けないチップキャリアもあ
る。
このチップキャリアに就いて第７図の平面図と第８図の
断面図を用いて説明する。これら、図において、セラミ
ック配線基板１０のキャビティ１１にチップ２を接着す
る。次にチップパッド４と配線パターン６との間を、ア
ルミニウム（ＡＩ）又はＡｕワイヤー１２で接続する。
断面図を用いて説明する。これら、図において、セラミ
ック配線基板１０のキャビティ１１にチップ２を接着す
る。次にチップパッド４と配線パターン６との間を、ア
ルミニウム（ＡＩ）又はＡｕワイヤー１２で接続する。
その後、チップ２を外気から保護するために、中ヤップ
１３を低融点硝子で封着すると、従来のチップキャリア
型半導体装置が完成する。
１３を低融点硝子で封着すると、従来のチップキャリア
型半導体装置が完成する。
前述したセラミックパッケージは、多ビン化に適し、熱
放散性に優れ、信頼性が艮い。しかし、この積のパッケ
ージは、製造工程が複雑で高価であシ、シかもパッケー
ジにチップを組立てる作業性が、あまシ艮くないという
欠点があった。
放散性に優れ、信頼性が艮い。しかし、この積のパッケ
ージは、製造工程が複雑で高価であシ、シかもパッケー
ジにチップを組立てる作業性が、あまシ艮くないという
欠点があった。
本発明の目的は、前記欠点を解決し、多ピン化が可能で
かつ熱放散性も良く、高密度実装を実現できるようにし
死生導体装置を提供することにある。
かつ熱放散性も良く、高密度実装を実現できるようにし
死生導体装置を提供することにある。
本発明の構成は、放熱板と、パッドを有する半導体チッ
プと、パッド接続部を有する配線基板とを備えた半導体
装置において、前記放熱板上に前記チップが固着され、
前記パッドと前記接続部とが直接接続され、前記チップ
が封入されるように、前記放熱板の周囲部分と前記基板
とが固着されていることを特徴とする。
プと、パッド接続部を有する配線基板とを備えた半導体
装置において、前記放熱板上に前記チップが固着され、
前記パッドと前記接続部とが直接接続され、前記チップ
が封入されるように、前記放熱板の周囲部分と前記基板
とが固着されていることを特徴とする。
次に本発明に就いて図面を参照しながら詳細に説明する
。
。
第１図は本発明の第１の実施例の半導体装置を示す平面
図、第２図はその断面図である。これら図において、本
実施例の半導体装置は、放熱板１がセラミック又は金属
板から成シ、この放熱板１にＡｕ−８ｉ又は半田などの
低融点ロク材を用いてチップ２を固着する。次に、ガラ
ス板の様な透明配線基板３上に、チップパッド４に相対
する接α部５と、この接続部５から外周に向かって放射
状に広がる配線パターン６とをＣｒ−Ｃｕなどの薄膜材
料に依って形成する。この透明配線基板３の接続部５と
、放熱板１に固着されたチップ２のパッド４とを位置合
わせして、加熱しながら接続する。
図、第２図はその断面図である。これら図において、本
実施例の半導体装置は、放熱板１がセラミック又は金属
板から成シ、この放熱板１にＡｕ−８ｉ又は半田などの
低融点ロク材を用いてチップ２を固着する。次に、ガラ
ス板の様な透明配線基板３上に、チップパッド４に相対
する接α部５と、この接続部５から外周に向かって放射
状に広がる配線パターン６とをＣｒ−Ｃｕなどの薄膜材
料に依って形成する。この透明配線基板３の接続部５と
、放熱板１に固着されたチップ２のパッド４とを位置合
わせして、加熱しながら接続する。
この接続と同時に、放熱板１と透明基板３との接触する
部分に、低融点硝子をグレーズしておくことに依って、
ボンディングと封止が同時に行なえる。又、この封止材
料に樹脂を用いても艮い。
部分に、低融点硝子をグレーズしておくことに依って、
ボンディングと封止が同時に行なえる。又、この封止材
料に樹脂を用いても艮い。
第３図、第４図は、本発明の第２の実施例の半導体装置
の平面図、断面図である。これら図において、本実施例
の半導体装置は、放熱板１が、第１の実施例と同様に、
セラミック又は金属板から成り、この放熱板凹部＆にＡ
ｕ−８１又は半田などの低融点ロウ材を用いて、チップ
２を固着する。
の平面図、断面図である。これら図において、本実施例
の半導体装置は、放熱板１が、第１の実施例と同様に、
セラミック又は金属板から成り、この放熱板凹部＆にＡ
ｕ−８１又は半田などの低融点ロウ材を用いて、チップ
２を固着する。
次に、チップパッド４（第６図）に相対する接続部５と
、この接続部５から外側に向かって放射状に広がる７し
中シプル配線基板７上の配線パターン６は、Ｃｕ薄膜を
接着して、後にエツチングによって作る。このフレキシ
ブル配線基板７の配線パターン６の接続部５とチップパ
ッド４とには、ＡｕとＡｕ又はＳｎの組合せの金属をメ
ッキしておく。この様な構成の配線パターン６の接続部
５とチップパッド４を、加熱圧着又は加熱溶融して接続
する。その後、放熱板凹部８とフレキシブル配線基板７
とを放熱板凹部８に接着すると共に、チップ２を保護す
るために、放熱板凹部８に樹脂９をボッティングして硬
化させることに依って、本半導体装置が出来上がる。
、この接続部５から外側に向かって放射状に広がる７し
中シプル配線基板７上の配線パターン６は、Ｃｕ薄膜を
接着して、後にエツチングによって作る。このフレキシ
ブル配線基板７の配線パターン６の接続部５とチップパ
ッド４とには、ＡｕとＡｕ又はＳｎの組合せの金属をメ
ッキしておく。この様な構成の配線パターン６の接続部
５とチップパッド４を、加熱圧着又は加熱溶融して接続
する。その後、放熱板凹部８とフレキシブル配線基板７
とを放熱板凹部８に接着すると共に、チップ２を保護す
るために、放熱板凹部８に樹脂９をボッティングして硬
化させることに依って、本半導体装置が出来上がる。
第５図、第６図は本発明の第３の実施例の半導体装置の
平面図、断面図である。これら図において、本実施例の
半導体装置は、平担な放熱板１の中心部に、Ａｕ−８ｔ
又は半田などの低融点ロク材を用いてチップ２を固着す
る。次にチップ２とほぼ同じ厚さの配線基板３を設け、
この接続部５とチップパッド４の金属構成は、第２の実
施例と同じで、接続部５とチップパッド４とを位置合せ
して、加熱圧着又は加熱溶融して、Ａｕ−８ｎ又はＡｕ
Ａｕの組合せの合金を生成させて、接続する。
平面図、断面図である。これら図において、本実施例の
半導体装置は、平担な放熱板１の中心部に、Ａｕ−８ｔ
又は半田などの低融点ロク材を用いてチップ２を固着す
る。次にチップ２とほぼ同じ厚さの配線基板３を設け、
この接続部５とチップパッド４の金属構成は、第２の実
施例と同じで、接続部５とチップパッド４とを位置合せ
して、加熱圧着又は加熱溶融して、Ａｕ−８ｎ又はＡｕ
Ａｕの組合せの合金を生成させて、接続する。
次に、チップ２と接続部５の周辺を樹脂９をボッティン
グし硬化でせることによって、本半導体装置が出来上が
る。
グし硬化でせることによって、本半導体装置が出来上が
る。
以上説明したように、本発明によれば、放熱板に半導体
チップを直接接着するので、熱放散性が良く、またエツ
チングで作られた薄い配線基板とチップパッドの接続部
とを特にギヤングボンディングした場合、作業効率が良
く、多ピン化が可能となシ、ワイヤーボンディング方法
と比べるとボンディング長が短いので高周波特性が艮い
等の効果が得られる。
チップを直接接着するので、熱放散性が良く、またエツ
チングで作られた薄い配線基板とチップパッドの接続部
とを特にギヤングボンディングした場合、作業効率が良
く、多ピン化が可能となシ、ワイヤーボンディング方法
と比べるとボンディング長が短いので高周波特性が艮い
等の効果が得られる。
第１図、第２図は本発明の第１の実施例の半導体装置を
示す平面図、断面図、第３図、第４図は本発明の第２の
実施例の半導体装置を示す平面図、第５図、第６図は本
発明の第３の実施例の半導体装置を示す平面図、断面図
、第７図、第８図は従来の半導体装置を示す平面図、断
面図である。
示す平面図、断面図、第３図、第４図は本発明の第２の
実施例の半導体装置を示す平面図、第５図、第６図は本
発明の第３の実施例の半導体装置を示す平面図、断面図
、第７図、第８図は従来の半導体装置を示す平面図、断
面図である。
Claims (1)
- 放熱板と、パッドを有する半導体チップと、パッド接
続部を有する配線基板とを備えた半導体装置において、
前記放熱板上に前記半導体チップが固着され、前記パッ
ドと前記接続部とが直接接続され、前記半導体チップが
封入されるように、前記放熱板の周囲部分と前記配線基
板とが固着されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28110186A JPS63133554A (ja) | 1986-11-25 | 1986-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28110186A JPS63133554A (ja) | 1986-11-25 | 1986-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133554A true JPS63133554A (ja) | 1988-06-06 |
Family
ID=17634358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28110186A Pending JPS63133554A (ja) | 1986-11-25 | 1986-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135762A (ja) * | 1988-11-16 | 1990-05-24 | Matsushita Electric Works Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130454A (en) * | 1981-02-06 | 1982-08-12 | Nec Corp | Chip carrier |
| JPS61193470A (ja) * | 1985-02-21 | 1986-08-27 | Nec Corp | チツプキヤリアのチツプ搭載構造 |
-
1986
- 1986-11-25 JP JP28110186A patent/JPS63133554A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130454A (en) * | 1981-02-06 | 1982-08-12 | Nec Corp | Chip carrier |
| JPS61193470A (ja) * | 1985-02-21 | 1986-08-27 | Nec Corp | チツプキヤリアのチツプ搭載構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135762A (ja) * | 1988-11-16 | 1990-05-24 | Matsushita Electric Works Ltd | 半導体装置 |
| JPH0583186B2 (ja) * | 1988-11-16 | 1993-11-25 | Matsushita Electric Works Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| KR100393448B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH08111491A (ja) | 半導体装置 | |
| US7009302B2 (en) | Micromachine package and method for manufacturing the same | |
| US5102831A (en) | Method of manufacturing multi-chip package | |
| JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| JPH06151703A (ja) | 半導体装置及びその成形方法 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JPS63133554A (ja) | 半導体装置 | |
| JPH01187841A (ja) | 半導体装置 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| JPH08279575A (ja) | 半導体パッケージ | |
| KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
| US20060012035A1 (en) | Method of packaging integrated circuits, and integrated circuit packages produced by the method | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
| KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPS61240664A (ja) | 半導体装置 |