KR100345163B1 - 볼 그리드 어레이 패키지 - Google Patents

볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR100345163B1
KR100345163B1 KR1020000045484A KR20000045484A KR100345163B1 KR 100345163 B1 KR100345163 B1 KR 100345163B1 KR 1020000045484 A KR1020000045484 A KR 1020000045484A KR 20000045484 A KR20000045484 A KR 20000045484A KR 100345163 B1 KR100345163 B1 KR 100345163B1
Authority
KR
South Korea
Prior art keywords
paddle
exposed
grid array
semiconductor chip
lead frame
Prior art date
Application number
KR1020000045484A
Other languages
English (en)
Other versions
KR20020012057A (ko
Inventor
윤한신
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020000045484A priority Critical patent/KR100345163B1/ko
Publication of KR20020012057A publication Critical patent/KR20020012057A/ko
Application granted granted Critical
Publication of KR100345163B1 publication Critical patent/KR100345163B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지를 개시한다. 개시된 본 발명은, 리드 프레임은 중앙의 패들과, 패들의 적어도 어느 한 측면으로부터 연장된 리드를 포함한다. 리드는 패들보다 하부에 배치되고, 또한 그의 밑면이 절반 정도의 두께가 부분 식각되어 돌출부가 형성된다. 본드 패드가 양측 표면에 배치된 반도체 칩의 표면이 패들의 밑면에 접착되면서, 각 본드 패드가 패들의 외곽을 통해서 위로 노출된다. 노출된 본드 패드와 리드의 표면이 금속 와이어를 매개로 전기적으로 연결되는데, 금속 와이어는 패들의 표면보다 하부에 위치하게 된다. 볼 랜드가 되는 돌출부 밑면만이 노출되도록 전체 결과물이 봉지제로 봉지된다. 노출된 돌출부 밑면에 솔더 볼이 마운트된다. 한편, 리드 프레임의 표면과 반도체 칩의 밑면은 봉지제로부터 노출될 수도 있다.

Description

볼 그리드 어레이 패키지{BALL GRID ARRAY PACKAGE}
본 발명은 볼 그리드 어레이 패키지에 관한 것으로서, 보다 구체적으로는 외부 접속 단자로서 복수개의 솔더 볼을 갖는 볼 그리드 어레이 패키지에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의 반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정중 최종적으로 실시되는 단계는 보드에 전기적으로 접속되는 외부 접속 단자를 형성하는 것인데, 현재에는 주로 외부 접속 단자로서 솔더 볼이 이용되고 있고, 이러한 솔더 볼을 갖는 패키지를 볼 그리드 어레이 패키지라 한다.
도 1에 종래의 볼 그리드 어레이 패키지가 단면도로 도시되어 있다. 도시된 바와 같이, 리드 프레임(2) 표면에 반도체 칩(1)이 접착제(6)를 매개로 접착되어 있다. 반도체 칩(1)의 표면에 배치된 본드 패드가 금속 와이어(3)를 매개로 리드 프레임(2)의 양측 표면과 전기적으로 연결되어 있다. 한편, 리드 프레임(2)의 양측 밑면에는 돌출부(2a)가 형성되어 있는데, 이 돌출부(2a)는 리드 프레임(2)의 밑면을 절반 정도 부분 식각하는 것에 의해 형성된다. 돌출부(2a)의 밑면만이 노출되도록, 전체 결과물이 봉지제(4)로 봉지되어 있다. 노출된 돌출부(2a)의 밑면, 즉 볼 랜드에 솔더 볼(5)이 마운트되어 있다.
그러나, 종래의 볼 그리드 어레이 패키지는 리드 프레임의 중앙부와 양측부가 동일 평면상에 위치하고 있고, 반도체 칩은 리드 프레임의 중앙부에 배치되기 때문에, 와이어 본딩시 금속 와이어가 반도체 칩의 표면보다 돌출될 수 밖에 없다. 이런 이유로 인해서, 와이어 본딩 영역을 봉지하는 봉지제도 반도체 칩의 표면보다 돌출된 금속 와이어 부분보다 더 돌출되어야 하므로, 패키지의 전체 두께를 1㎜ 이하로 줄이는데 한계가 있었다.
따라서, 본 발명은 종래의 볼 그리드 어레이 패키지가 안고 있는 한계를 극복하기 위해 안출된 것으로서, 금속 와이어가 리드 프레임이나 반도체 칩의 면보다 돌출되지 않도록 하므로써, 패키지의 두께를 리드 프레임과 반도체 칩의 각 두께를 합산한 두께 이내로 줄일 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
도 2 내지 도 7은 본 발명의 실시예 1에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도.
도 8은 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
도 9는 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
도 10은 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 20 ; 리드 프레임
21 ; 패들 22 ; 리드
23 ; 돌출부 30 ; 접착제
40 ; 금속 와이어 50 ; 봉지제
60 ; 솔더 볼
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 볼 그리드 어레이 패키지는 다음과 같은 구성으로 이루어진다.
리드 프레임은 중앙의 패들과, 패들의 적어도 어느 한 측면으로부터 연장된 리드를 포함한다. 리드는 패들보다 하부에 배치되고, 또한 그의 밑면이 절반 정도의 두께가 부분 식각되어 돌출부가 형성된다. 본드 패드가 양측 표면에 배치된 반도체 칩의 표면이 패들의 밑면에 접착되면서, 각 본드 패드가 패들의 외곽을 통해서 위로 노출된다. 노출된 본드 패드와 리드의 표면이 금속 와이어를 매개로 전기적으로 연결되는데, 금속 와이어는 패들의 표면보다 하부에 위치하게 된다. 볼 랜드가 되는 돌출부 밑면만이 노출되도록 전체 결과물이 봉지제로 봉지된다. 노출된 돌출부 밑면에 솔더 볼이 마운트된다. 한편, 리드 프레임의 표면과 반도체 칩의 밑면은 봉지제로부터 노출될 수도 있다.
상기된 본 발명의 구성에 의하면, 리드 프레임의 패들보다 그의 리드가 하부에 배치되므로써, 금속 와이어가 리드 프레임의 패들 표면보다 돌출되지 않게 된다. 따라서, 와이어 본딩 영역을 봉지하는 봉지제도 패들의 표면보다 돌출되지 않게 되어, 패키지의 전체 두께가 줄어들게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 7은 본 발명에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 2에 도시된 리드 프레임(20)을 준비한다. 리드 프레임(20)은 중앙의 패들(21)과, 이 패들(21)의 네 측면 모두로부터 연장된 리드(22)를 포함한다. 리드(22)의 밑면은 그의 절반 두께가 부분 식각되어 돌출부(23)가 형성된다. 후술되겠지만, 돌출부(23)의 밑면이 솔더 볼이 마운트되는 볼 랜드가 된다. 특히, 패들(21)과 리드(22)는 동일 평면상에 위치하는 것이 아니라, 리드(22)가 다운셋(downset)되어 패들(21)보다 하부에 위치하게 된다.
이어서, 도 3과 같이, 본드 패드가 외곽을 따라 배치된 반도체 칩(10)의 표면을 패들(21)의 밑면에 접착제(30)를 매개로 접착한다. 그러면, 각 본드 패드가 패들(21)의 외곽을 통해서 위로 노출된다. 이때, 반도체 칩(10)은 네 방향에 위치한 리드(22)가 이루는 내부 공간내에 수용되어서, 그의 밑면은 리드(22)의 밑면, 즉 돌출부(23)의 밑면과 동일 평면을 이루거나 적어도 하부로는 돌출되지 않는다.
그런 다음, 도 4와 같이, 노출된 본드 패드와 리드(22)의 표면을 금속 와이어(40)를 매개로 전기적으로 연결한다. 이때, 금속 와이어(40)는 패들(21)과 리드(22)간의 단차진 영역내에 위치하게 되므로, 금속 와이어(40)가 패들(21)의 표면보다 적어도 위로 노출되지 않게 된다.
이어서, 도 5와 같은 트랜스퍼 몰딩 공정을 실시하여, 돌출부(23)의 밑면만이 노출되도록 전체 결과물을 봉지제(50)로 봉지한다. 이때, 도 5에서는 돌출부(23)의 밑면 뿐만이 아니라 패들(21)의 표면과 반도체 칩(10)의 밑면도 봉지제(50)로부터 노출된 구조를 도시하고 있다. 그 이유는, 반도체 칩(10)과 리드 프레임(20)으로부터 발생되는 고열이 외부로 신속하게 발산되도록 하기 위함이다.
그런 다음, 봉지제(50)로부터 노출된 돌출부(23)의 밑면, 즉 볼 랜드에 솔더 볼(60)을 마운트하면 도 6과 같이 되고, 마지막으로 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(10)으로 분리하면, 도 7에 도시된 본 실시예 1에 따른 볼 그리드 어레이 패키지가 완성된다.
[실시예 2]
도 8은 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도이다. 도 8에 도시된 패키지와 도 7에 도시된 패키지간의 차이점은 반도체 칩(10)의 밑면이 봉지제(50)로부터의 노출 여부이다. 즉, 본 실시예 2에 따른 패키지는 반도체 칩(10)의 밑면이 봉지제(50)로부터 노출되지 않는 구조를 갖는다.
[실시예 3]
도 9는 본 발명의 실시예 3에 따른 볼 그리드 어레이 패키지를 나타낸 단면도로서, 도시된 바와 같이 도 8과는 반대로 반도체 칩(10)의 밑면은 봉지제(50)로부터 노출되지 않고, 대신에 리드 프레임(20)의 패들(21) 표면만이 봉지제(50)로부터 노출된다.
[실시예 4]
도 10은 본 발명의 실시예 4에 따른 볼 그리드 어레이 패키지를 나타낸 단면도로서, 도시된 바와 같이 반도체 칩(10)의 밑면과 패들(21)의 표면 모두가 봉지제(50)로부터 노출되지 않는 구조로 되어 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임의 패들보다 리드가 하부에 배치되므로써, 금속 와이어가 패들의 표면보다 돌출되지 않게 된다. 그러므로, 와이어 본딩 영역을 봉지하는 봉지제의 표면이 패들의 표면보다는 돌출되지 않게 되어, 패키지의 전체 두께를 0.8㎜ 이하로 줄일 수가 있게 된다.
이상에서는 본 발명에 의한 볼 그리드 어레이 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 중앙의 패들과, 상기 패들의 적어도 어느 한 측면으로부터 연장되고 밑면에는 돌출부를 갖는 리드를 포함하고, 상기 리드는 패들보다 하부에 위치하는 리드 프레임;
    상기 리드 프레임의 패들 밑면에, 본드 패드가 외곽을 따라 배치된 표면이 상기 본드 패드가 위로 노출되도록 접착되고, 상기 리드 프레임의 돌출부 밑면보다 돌출되지 않는 두께를 갖는 반도체 칩;
    상기 반도체 칩의 본드 패드와 리드의 표면을 전기적으로 연결하면서, 상기 패들의 표면보다 돌출되지 않는 금속 와이어;
    상기 돌출부의 밑면만이 노출되도록, 전체 결과물을 봉지하는 봉지제; 및
    상기 봉지제로부터 노출된 돌출부 밑면에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 봉지제의 표면은 리드 프레임의 패들 표면과 동일 평면을 이루는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부의 밑면은 반도체 칩의 밑면과 동일 평면을 이루는 것을 특징으로 하는 볼 그리드 어레이 패키지.
KR1020000045484A 2000-08-05 2000-08-05 볼 그리드 어레이 패키지 KR100345163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045484A KR100345163B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045484A KR100345163B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR20020012057A KR20020012057A (ko) 2002-02-15
KR100345163B1 true KR100345163B1 (ko) 2002-07-24

Family

ID=19681924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045484A KR100345163B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100345163B1 (ko)

Also Published As

Publication number Publication date
KR20020012057A (ko) 2002-02-15

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
JPH08116016A (ja) リードフレーム及び半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2001015668A (ja) 樹脂封止型半導体パッケージ
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
JPH05335474A (ja) 樹脂封止半導体装置
JP4611569B2 (ja) リードフレーム及び半導体装置の製造方法
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
US7009304B2 (en) Resin-sealed semiconductor device
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100345164B1 (ko) 스택 패키지
JP2885786B1 (ja) 半導体装置の製法および半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
KR19980058402A (ko) 솔더 범프를 이용한 스택 패키지
KR100345162B1 (ko) 볼 그리드 어레이 패키지
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
JP3082562U (ja) マルチーチップパッケージ
KR20020012053A (ko) 볼 그리드 어레이 패키지
KR20060131191A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 18