KR20020012053A - 볼 그리드 어레이 패키지 - Google Patents
볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR20020012053A KR20020012053A KR1020000045479A KR20000045479A KR20020012053A KR 20020012053 A KR20020012053 A KR 20020012053A KR 1020000045479 A KR1020000045479 A KR 1020000045479A KR 20000045479 A KR20000045479 A KR 20000045479A KR 20020012053 A KR20020012053 A KR 20020012053A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- ball
- semiconductor chip
- grid array
- ball grid
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 볼 그리드 어레이 패키지를 개시한다. 개시된 본 발명은, 표면에 본드 패드가 배치된 반도체 칩의 밑면이 리드 프레임 표면에 접착된다. 반도체 칩의 양측으로 노출된 리드 프레임의 양측 부분의 표면과 본드 패드가 금속 와이어를 매개로 전기적으로 연결된다. 한편, 리드 프레임 밑면에는, 그의 양측 밑면이 노출되도록 솔더 레지스트가 도포되어, 노출된 리드 프레임 부분이 볼 랜드가 된다. 리드 프레임의 상부 전체가 봉지제로 봉지되고, 솔더 레지스트로부터 노출된 볼 랜드에 솔더 볼이 마운트된다.
Description
본 발명은 볼 그리드 어레이 패키지에 관한 것으로서, 보다 구체적으로는 외부 접속 단자로서 복수개의 솔더 볼을 갖는 볼 그리드 어레이 패키지에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정중 최종적으로 실시되는 단계는 보드에 전기적으로 접속되는 외부 접속 단자를 형성하는 것인데, 현재에는 주로 외부 접속 단자로서 솔더 볼이 이용되고 있고, 이러한 솔더 볼을 갖는 패키지를 볼 그리드 어레이 패키지라 한다.
도 1에 종래의 볼 그리드 어레이 패키지가 단면도로 도시되어 있다. 도시된 바와 같이, 리드 프레임(2) 표면에 반도체 칩(1)이 접착제(6)를 매개로 접착되어 있다. 반도체 칩(1)의 표면에 배치된 본드 패드가 금속 와이어(3)를 매개로 리드 프레임(2)의 양측 표면과 전기적으로 연결되어 있다. 한편, 리드 프레임(2)의 양측 밑면에는 돌출부(2a)가 형성되어 있는데, 이 돌출부(2a)는 리드 프레임(2)의 밑면을 절반 정도 부분 식각하는 것에 의해 형성된다. 돌출부(2a)의 밑면만이 노출되도록, 전체 결과물이 봉지제(4)로 봉지되어 있다. 노출된 돌출부(2a)의 밑면, 즉 볼 랜드에 솔더 볼(5)이 마운트되어 있다.
그러나, 종래의 볼 그리드 어레이 패키지는 부분 식각된 리드 프레임의 돌출부 주위 부분이 강도적인 측면에서 매우 취약하여, 리드 프레임을 취급하다가 취약한 부분이 파손되는 경우가 많았다.
또한, 봉지제로 봉지하기 위한 트랜스퍼 몰딩 공정시, 볼 랜드에도 봉지제가 스며들어 볼 랜드를 막게 되는 문제가 있다. 볼 랜드 영역이 줄어들게 되면, 솔더 볼의 접촉 면적이 감소되므로, 이에 의해 솔더 볼의 접합 강도가 매우 취약해지게 된다. 그러므로, 볼 랜드로 스며든 봉지제 부분, 즉 몰드 플래시를 제거하기 위한화학적 제거 공정과 고압수를 분사하는 공정이 반드시 수반되어야 하는 문제가 유발된다.
특히, 부분 식각되는 리드 프레임의 재질은 주로 구리인데, 이 구리 재질의 리드 프레임의 두께는 0.2㎜ 이상이 되어야만 부분 식각이 가능하다는 제한이 있다. 따라서, 상기된 리드 프레임으로는 선폭 설계가 제한되어, 0.75㎜ 이하의 미세 피치 구현이 불가능하다는 크나큰 단점이 있다.
따라서, 본 발명은 종래의 볼 그리드 어레이 패키지가 안고 있는 제반 문제점을 해소하기 위해 안출된 것으로서, 리드 프레임을 부분 식각하지 않으면서 원래의 두께로 유지되도록 함과 아울러 볼 랜드도 용이하게 형성할 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
도 2 내지 도 6은 본 발명에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 20 ; 리드 프레임
21 ; 볼 랜드 30 ; 솔더 레지스트
50 ; 금속 와이어 60 ; 봉지제
70 ; 솔더 볼
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 볼 그리드 어레이 패키지는 다음과 같은 구성으로 이루어진다.
표면에 본드 패드가 배치된 반도체 칩의 밑면이 리드 프레임 표면에 접착된다. 반도체 칩의 양측으로 노출된 리드 프레임의 양측 부분의 표면과 본드 패드가 금속 와이어를 매개로 전기적으로 연결된다. 한편, 리드 프레임 밑면에는, 그의 양측 밑면이 노출되도록 솔더 레지스트가 도포되어, 노출된 리드 프레임 부분이 볼 랜드가 된다. 리드 프레임의 상부 전체가 봉지제로 봉지되고, 솔더 레지스트로부터 노출된 볼 랜드에 솔더 볼이 마운트된다.
상기된 본 발명의 구성에 의하면, 리드 프레임이 식각되지 않고 원래 두께로유지되고, 대신에 리드 프레임의 밑면에 배치된 솔더 레지스트에 의해 볼 랜드가 형성되므로써, 리드 프레임 식각으로 인한 두께 감소로 야기되는 제반 문제점이 근원적으로 해소된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 2 내지 도 6은 본 발명에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 2에 도시된 리드 프레임(20)을 준비한다. 본 발명에 따른 리드 프레임(20)은 식각되는 부분이 없이 원래의 두께로 유지되고, 대신에 솔더 레지스트(30)가 리드 프레임(20)의 밑면에 형성되어 있다. 특히, 리드 프레임(20)의 양측 밑면, 즉 볼 랜드(21)가 솔더 레지스트(30)로부터 노출된다.
이러한 구조의 리드 프레임(20) 표면 중앙에 도 3에 도시된 바와 같이, 반도체 칩(10)의 밑면, 보다 구체적으로는 복수개의 반도체 칩(10)이 구성된 웨이퍼의 밑면을 접착제(40)를 매개로 접합시킨다. 본드 패드는 반도체 칩(10)의 표면 양측에 배치되어 있다. 이어서, 도 4와 같이, 반도체 칩(10)의 양측으로 노출된 리드 프레임(20)의 양측 표면과 본드 패드를 금속 와이어(50)를 매개로 전기적으로 연결시킨다.
그런 다음, 도 5에 도시된 바와 같이, 전체 결과물의 상부만을 트랜스퍼 몰딩 공정을 통해서 봉지제(60)로 봉지한다. 즉, 봉지제(60)가 플로우되는 부분은 리드 프레임(20)의 상부로 제한되고 그의 밑면으로는 플로우되지 않게 되므로, 봉지제(60)가 볼 랜드(21)로 스며들어 몰드 플래시로 작용하게 되는 현상이 근본적으로방지된다.
도 6을 참조로, 노출된 볼 랜드(21)에 솔더 볼(70)을 마운트한 후, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(10)으로 분리한다. 한편, 본 실시예에서는 패키징 공정 완료후 절단 공정이 실시된 것을 예로 들었으나, 웨이퍼를 먼저 절단하여 개개의 반도체 칩(10)으로 분리한 후, 개개의 반도체 칩(10)에 대해 패키징 공정을 실시할 수도 있음은 물론이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임이 부분 식각되지 않고 원래의 두께로 유지되므로, 리드 프레임의 식각으로 인한 강도 약화 문제가 근본적으로 해소된다. 따라서, 강도 약화에 의해 야기되는 제반 문제점들도 완벽하게 해소된다.
이상에서는 본 발명에 의한 볼 그리드 어레이 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (1)
- 리드 프레임;상기 리드 프레임의 밑면에, 상기 밑면의 양측인 볼 랜드가 노출되도록 형성된 솔더 레지스트;상기 리드 프레임의 표면 중앙에 접착되고, 본드 패드가 표면에 배치된 반도체 칩;상기 반도체 칩의 본드 패드와 리드 프레임의 양측 표면을 전기적으로 연결하는 금속 와이어;상기 리드 프레임의 상부 영역만을 봉지하는 봉지제; 및상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000045479A KR20020012053A (ko) | 2000-08-05 | 2000-08-05 | 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000045479A KR20020012053A (ko) | 2000-08-05 | 2000-08-05 | 볼 그리드 어레이 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020012053A true KR20020012053A (ko) | 2002-02-15 |
Family
ID=19681919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000045479A KR20020012053A (ko) | 2000-08-05 | 2000-08-05 | 볼 그리드 어레이 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020012053A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170030395A (ko) | 2015-09-09 | 2017-03-17 | (주)태창기초 | 고압분사 절삭에 의한 저유동성 몰탈 압밀주입 지중 기초 구축장치 |
DE102013113186B4 (de) * | 2012-11-30 | 2020-10-01 | Infineon Technologies Ag | Halbleiterpackage und Verfahren für dessen Ausbildung |
-
2000
- 2000-08-05 KR KR1020000045479A patent/KR20020012053A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013113186B4 (de) * | 2012-11-30 | 2020-10-01 | Infineon Technologies Ag | Halbleiterpackage und Verfahren für dessen Ausbildung |
KR20170030395A (ko) | 2015-09-09 | 2017-03-17 | (주)태창기초 | 고압분사 절삭에 의한 저유동성 몰탈 압밀주입 지중 기초 구축장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI421998B (zh) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
US20090032977A1 (en) | Semiconductor device | |
KR20050007350A (ko) | 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법 | |
TW201637146A (zh) | 半導體封裝及相關製造方法 | |
JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP4579258B2 (ja) | Bga型パッケージ | |
JP2004349397A (ja) | 半導体装置およびそれに用いられるリードフレーム | |
KR20020012053A (ko) | 볼 그리드 어레이 패키지 | |
KR20020061292A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100345164B1 (ko) | 스택 패키지 | |
KR20020012055A (ko) | 볼 그리드 어레이 패키지 | |
KR20020012060A (ko) | 반도체 패키지의 절단 방법 | |
KR100345162B1 (ko) | 볼 그리드 어레이 패키지 | |
KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
KR100370479B1 (ko) | 반도체 패키지의 리드 프레임 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100349362B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
KR100345167B1 (ko) | 반도체 패키지의 기판 제조 방법 | |
KR20020012054A (ko) | 반도체 패키지용 리드 프레임의 볼 랜드 형성 방법 | |
KR20020044274A (ko) | 칩 스케일 패키지 및 그 제조방법 | |
KR100290783B1 (ko) | 반도체 패키지 | |
KR100328835B1 (ko) | 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |