KR20020044274A - 칩 스케일 패키지 및 그 제조방법 - Google Patents

칩 스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020044274A
KR20020044274A KR1020000073274A KR20000073274A KR20020044274A KR 20020044274 A KR20020044274 A KR 20020044274A KR 1020000073274 A KR1020000073274 A KR 1020000073274A KR 20000073274 A KR20000073274 A KR 20000073274A KR 20020044274 A KR20020044274 A KR 20020044274A
Authority
KR
South Korea
Prior art keywords
chip
ball
circuit
pad
exposed
Prior art date
Application number
KR1020000073274A
Other languages
English (en)
Inventor
최창국
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000073274A priority Critical patent/KR20020044274A/ko
Publication of KR20020044274A publication Critical patent/KR20020044274A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 신뢰성이 높은 볼 본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 칩스케일 마이크로 비·지·에이 패키지를 제공하기 위한 것이다.
이를 위해, 본 발명은 히트싱크(10)와, 상기 히트싱크(10)에 부착되는 칩(1)과, 상기 칩(1)의 본딩패드(2)상에 형성되는 골드볼(11)과, 상기 골드볼(11) 상면만이 노출되도록 하면서 상기 칩(1)과 골드볼(11)을 감싸게 되는 봉지제(7)와, 상기 봉지제(7) 및 골드볼(11) 노출면 상에 부착되며 서키트 라인(14)이 구비된 서키트 테이프(13)와, 상기 서키트 테이프(13) 상면에 부착되며 상기 서키트 라인(14)이 노출되는 비어홀(16)이 형성된 기판(15)과, 상기 기판(15)의 비어홀(16)을 통해 노출된 서키트 라인(14)에 접합되는 솔더볼(8)을 포함하여서 됨을 특징으로 하는 칩 스케일 패키지가 제공된다.

Description

칩 스케일 패키지 및 그 제조방법{chip scale package and method for fabricating the same}
본 발명은 칩스케일 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 칩 스케일의 마이크로 비·지·에이(μ-BGA) 패키지 제조에 신뢰성이 높은 볼본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 마이크로 비·지·에이 패키지를 제공하기 위한 것이다.
일반적으로, 마이크로 비·지·에이(μ-BGA)는 도 1에 나타낸 바와 같이, 서키트 필름(4)과, 상기 서키트 필름(4)에 부착되는 칩(1)과, 칩(1)과 서키트 필름(4)사이에 개재되어 칩(1)이 서키트 필름(4)에 부착되도록 하는 접착테이프(3)와, 상기 칩(1)의 외부접속단자인 본딩패드(2)와 서키트 필름(4)의 회로패턴을 전기적으로 연결하는 리드(5)와, 상기 칩(1)의 측면 및 리드(5)를 감싸는 봉지제(7)와, 상기 서키트 필름(4)의 칩 부착면 반대쪽에 부착되는 솔더볼(8)을 포함하여 구성된다.
한편, 이와 같이 구성된 마이크로 비·지·에이의 제조 과정은 다음과 같다.
먼저, 칩(1)에 접착테이프(3)를 붙이고, 상기 접착테이프(3) 위로 서키트 필름(4)을 올린 뒤, 리드 본드 툴(도시는 생략함)을 이용하여 칩(1)의 본딩패드(2)와 서키트 필름(4)의 회로패턴이 전기적으로 연결되도록 리드 본딩을 실시한다.
그 다음, 봉지제(7)로 리드(5) 및 칩(1) 측면을 봉지제(7)로 봉지하여 칩(1)의 회로형성면이 보호되도록 한다.
그러나, 이와 같은 종래의 마이크로 비·지·에이는 리드 본딩에 의해 칩(1)의 본딩패드(2)와 서키트 필름(4)의 회로패턴을 전기적으로 연결시키기 때문에, 공정이 까다로울 뿐만 아니라 본딩 신뢰성이 저하되는 단점이 있었다.
즉, 리드본딩시에는 리드본딩툴의 하강에 의해 리드(5)가 S자 형태를 이루면서 본딩되어야 하는데 그 모양이 정확히 나오기가 어렵고, 본딩력이 약해 기존의 와이어 본딩에 비해 신뢰성이 떨어지게 되는 단점이 있었다.
뿐만 아니라, 상기한 구조의 종래 마이크로 비·지·에이는 히트싱크등 방열구조를 갖추고 있지 않아 열방출 성능이 미약한 단점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 신뢰성이 높은 볼 본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 칩스케일 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 마이크로 비·지·에이 구조를 나타낸 종단면도
도 2는 본 발명에 따른 마이크로 비·지·에이 구조를 나타낸 종단면도부 확대도
도 3a 내지 도 3g는 도 2의 본 발명 마이크로 비·지·에이 제조 과정을 설명하기 위한 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:칩 2:본딩패드
3:접착테이프 4:서키트 필름
5:리드 7:봉지제
8:솔더볼 10:히트싱크
11:골드볼 12:볼패드
13:서키트 테이프 14:서키트 라인
15:기판 16:비어홀
17:요철
상기한 목적을 달성하기 위해, 본 발명은 히트싱크와, 상기 히트싱크에 부착되는 칩과, 상기 칩의 본딩패드상에 형성되는 골드볼과, 상기 골드볼 상면의 볼패드만이 노출되도록 하면서 상기 칩과 골드볼을 감싸게 되는 봉지제와, 상기 봉지제 및 골드볼의 볼패드상에 부착되며 서키트 라인이 구비된 서키트 테이프와, 상기 서키트 테이프 상면에 부착되며 상기 서키트 라인이 노출되는 비어홀이 형성된 기판과, 상기 기판의 비어홀을 통해 노출된 서키트 라인에 접합되는 솔더볼을 포함하여서 됨을 특징으로 하는 칩 스케일 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태는, 히트싱크 상에칩을 부착하는 단계와, 상기 칩의 본딩패드상에 골드볼을 형성시키는 단계와, 상기 칩의 본딩패드 상에 형성된 골드볼의 윗부분 일부만이 노출되도록 상기 칩 상면을 봉지제로 봉지하는 단계와, 상기 봉지제 외부로 노출된 골드볼의 윗부분 일부를 제거하여 상기 볼패드를 형성하는 단계와, 상기 봉지제 및 골드볼의 볼패드상에 서키트 라인이 구비된 서키트 테이프를 부착하는 단계와, 상기 서키트 테이프 상면에 상기 서키트 테이프 상에 형성된 서키트 라인의 노출을 위한 비어홀이 형성된 기판을 부착하는 단계와, 상기 기판의 비어홀을 통해 노출된 서키트 라인에 솔더볼을 접합하는 단계를 포함하여서 됨을 특징으로 하는 칩 스케일 패키지 제조방법이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 2와, 도 3a 내지 도 3g를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 마이크로 비·지·에이 구조를 나타낸 종단면도로서, 판형의 히트싱크(10)와, 상기 히트싱크(10)에 부착되는 칩(1)과, 상기 칩(1)의 본딩패드(2)상에 형성되는 골드볼(11)과, 상기 골드볼(11) 상면의 볼패드(12)만이 노출되도록 하면서 상기 칩(1)과 골드볼(11)을 감싸게 되는 봉지제(7)와, 상기 봉지제(7) 및 골드볼(11)의 볼패드(12) 상에 부착되며 서키트 라인(14)이 구비된 서키트 테이프(13)와, 상기 서키트 테이프(13) 상면에 부착되며 상기 서키트 라인(14)이 노출되는 비어홀(16)이 형성된 기판(15)과, 상기 기판(15)의 비어홀(16)을 통해 노출된 서키트 라인(14)에 접합되는 솔더볼(8)을 포함하여서 구성된다.
이 때, 상기 히트싱크(10)의 칩부착면 반대쪽에는 방열 면적의 증대를 위해요철(17)이 형성되며, 상기 요철(17)의 단면은 딤플(Dimple)형태등 여러 가지 형태가 가능하다.
이와 같이 구성된 본 발명의 칩 스케일 패키지 제조 과정은 다음과 같다.
먼저, 열방출을 용이하게 해주는 판상의 히트싱크(10) 위에 접착테이프(3)를 붙인 후 칩(1)을 그 위에 부착한다.
이 때, 상기 히트싱크(10)의 칩(1)부착면 반대쪽면에는 방열 면적의 증대를 위한 요철(17)이 형성된다.
한편, 상기 히트싱크(10)상에 부착된 접착테이프(3)위로 올려진 칩(1)의 본딩패드(2)상에는 볼본딩 공정에 의해 골드볼(11)을 형성한다.
즉, 상기 골드볼(11)은 기존의 신뢰성 높은 장비인 와이어 본더에 의해 형성된다.
그 후, 상기 칩(1)의 본딩패드(2) 상에 형성된 골드볼(11)의 윗부분 일부만이 노출되도록 상기 칩(1) 상면을 봉지제(7)로 봉지하게 된다.
이 때, 본 발명의 칩 스케일 비·지·에이 패키지는 코팅에 의한 봉지 또는 트랜스퍼 몰딩에 의한 봉지가 가능하다.
한편, 봉지 공정이 완료된 후에는 봉지제(7) 외부로 노출된 골드볼(11)의 윗부분을 그라인딩에 의해 제거하게 된다.
이 때, 그라인딩에 의해 제거되고 남은 골드볼(11)의 상면은 볼패드(12)가 된다.
그리고, 그라인딩에 의해 골드볼(11) 상면에 볼패드(12)를 형성 후에는, 상기 봉지제(7) 및 볼패드(12)상에 서키트 라인(14)이 구비된 서키트 테이프(13)를 부착하게 된다.
이어, 상기 서키트 테이프(13) 상면에는 상기 서키트 테이프(13) 상에 형성된 서키트 라인(14)의 노출을 위한 비어홀(16)이 형성된 기판(15)을 부착하게 된다.
그 후, 최종적으로 상기 기판(15)의 비어홀(16)을 통해 노출된 서키트 라인(14)에 솔더볼(8)을 접합하면, 새로운 타입의 칩 스케일 비·지·에이 패키지가 완성된다.
이상에서와 같이, 본 발명은 리드본딩 대신 신뢰성이 높은 볼 본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 칩스케일 마이크로 비·지·에이 패키지를 제공하기 위한 것이다.
즉, 본 발명은 리얼 칩 사이즈로의 제조가 가능하고, 마이크로 비·지·에이에서 행하던 리드본딩 공정 대신, 신뢰성 높은 와이어 본딩 공정이 가능하며, 히트싱크를 부착하여 열방출 성능을 향상시킬 수 있게 된다.

Claims (4)

  1. 히트싱크와,
    상기 히트싱크에 부착되는 칩과,
    상기 칩의 본딩패드상에 형성되는 골드볼과,
    상기 골드볼 상면의 볼패드만이 노출되도록 하면서 상기 칩과 골드볼을 감싸게 되는 봉지제와,
    상기 봉지제 및 골드볼 상면의 볼패드상에 부착되며 서키트 라인이 구비된 서키트 테이프와,
    상기 서키트 테이프 상면에 부착되며 상기 서키트 라인이 노출되는 비어홀이 형성된 기판과,
    상기 기판의 비어홀을 통해 노출된 서키트 라인에 접합되는 솔더볼을 포함하여서 됨을 특징으로 하는 칩 스케일 패키지.
  2. 제 1 항에 있어서,
    상기 히트싱크의 칩 부착면에 전열면적 증대를 위해 요철이 구비됨을 특징으로 하는 칩 스케일 패키지.
  3. 히트싱크 상에 칩을 부착하는 단계와,
    상기 칩의 본딩패드상에 골드볼을 형성하는 단계와,
    상기 칩의 본딩패드 상에 형성된 골드볼의 윗부분 일부만이 노출되도록 상기 칩 상면을 봉지제로 봉지하는 단계와,
    상기 봉지제 외부로 노출된 골드볼의 윗부분 일부를 제거하여 볼패드를 형성하는 단계와,
    상기 봉지제 및 골드볼의 볼패드상에 서키트 라인이 구비된 서키트 테이프를 부착하는 단계와,
    상기 서키트 테이프 상면에 상기 서키트 테이프 상에 형성된 서키트 라인의 노출을 위한 비어홀이 형성된 기판을 부착하는 단계와,
    상기 기판의 비어홀을 통해 노출된 서키트 라인에 솔더볼을 접합하는 단계를 포함하여서 됨을 특징으로 하는 칩 스케일 패키지 제조방법.
  4. 제 3 항에 있어서,
    상기 봉지제 외부로 노출된 골드볼의 윗부분을 제거하여 볼패드를 형성시,
    봉지제 외부로 노출된 골드볼의 윗부분은 그라인딩에 의해 제거됨을 특징으로 하는 칩 스케일 패키지 제조방법.
KR1020000073274A 2000-12-05 2000-12-05 칩 스케일 패키지 및 그 제조방법 KR20020044274A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073274A KR20020044274A (ko) 2000-12-05 2000-12-05 칩 스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073274A KR20020044274A (ko) 2000-12-05 2000-12-05 칩 스케일 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020044274A true KR20020044274A (ko) 2002-06-15

Family

ID=27679589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073274A KR20020044274A (ko) 2000-12-05 2000-12-05 칩 스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020044274A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7109067B2 (en) Semiconductor device and method for fabricating same
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US7002251B2 (en) Semiconductor device
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
JP2005191158A (ja) 半導体装置及びその製造方法
KR20020044274A (ko) 칩 스케일 패키지 및 그 제조방법
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100473336B1 (ko) 반도체패키지
KR200179419Y1 (ko) 반도체패키지
TW533518B (en) Substrate for carrying chip and semiconductor package having the same
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR200159861Y1 (ko) 반도체 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid