KR100308899B1 - 반도체패키지및그제조방법 - Google Patents

반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100308899B1
KR100308899B1 KR1019980060433A KR19980060433A KR100308899B1 KR 100308899 B1 KR100308899 B1 KR 100308899B1 KR 1019980060433 A KR1019980060433 A KR 1019980060433A KR 19980060433 A KR19980060433 A KR 19980060433A KR 100308899 B1 KR100308899 B1 KR 100308899B1
Authority
KR
South Korea
Prior art keywords
circuit tape
chip
carrier frame
circuit
sheet
Prior art date
Application number
KR1019980060433A
Other languages
English (en)
Other versions
KR20000043994A (ko
Inventor
한인규
유덕수
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980060433A priority Critical patent/KR100308899B1/ko
Publication of KR20000043994A publication Critical patent/KR20000043994A/ko
Application granted granted Critical
Publication of KR100308899B1 publication Critical patent/KR100308899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 서키트 테이프(Circuit tape)를 이용한 반도체 패키지의 다이본딩 구조를 개선하여, 칩이 에폭시 수지가 아닌 시트상(sheet狀)의 어드헤시브(Adhesive)에 본딩되도록 하므로써 와이어 본딩 불량 및 휨(warpage) 현상을 방지할 수 있도록 하여 반도체 패키지의 신뢰성을 향상시킬 수 있도록 한 것이다.
이를 위해, 본 발명은 윈도우가 형성된 캐리어 프레임(1)과, 상기 캐리어 프레임(1) 하부에 부착되며 서키트 테이프(Circuit tape)(3)의 핑거 영역(finger area)만이 오프닝된 시트상(sheet狀)의 어드헤시브(Adhesive)(2a)와, 상기 어드헤시브(2a) 하부에 부착되며 내부에 회로가 형성된 서키트 테이프(3)와, 상기 어드헤시브(2a)의 다이본딩 영역에 접착되는 칩(4)과, 상기 칩(4)의 본딩패드와 상기 어드헤시브(2a)의 오프닝된 영역을 통해 노출된 서키트 테이프(Circuit tape)(3)의 핑거(3a) 사이를 연결하는 전도성 연결부재(5)와, 상기 칩(4) 및 전도성 연결부재(5)를 봉지하도록 상기 캐리어 프레임(1)의 윈도우 오프닝 영역 상부에 형성되는 몰드바디(6)와, 상기 서키트 테이프(3) 하부에 부착되는 외부전원 접속단자인 솔더볼(7)이 구비됨을 특징으로 하는 반도체 패키지가 제공된다.

Description

반도체 패키지 및 그 제조 방법{semiconductor package and method for fabricating the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 서키트 테이프(Circuit tape)를 이용하여 패키징하는 플렉스 비·지·에이 패키지(Flex-BGA)의 다이본딩 구조 개선에 관한 것이다.
일반적으로, 내부에 회로가 형성되어 있으며, 플렉시블한 재질로 된 서키트 테이프(Circuit tape)를 이용하여 제작되는 비·지·에이 타입의 반도체 패키지를 플렉스-비·지·에이〔Flex-BGA(Ball Grid Array)〕패키지라고 부른다.
도 1 내지 도 2i를 참조하여 상기한 서키트 테이프를 이용하여 제작되는 종래의 플렉스-비·지·에이 패키지 구조에 대해 설명하면 다음과 같다.
도 2a 및 도 2h는 도 1의 종래 플렉스-비·지·에이 패키지 제조 과정을 나타낸 평면도로서, 도 2a는 캐리어 프레임을 나타낸 평면도이고, 도 2b는 서키트 테이프를 나타낸 평면도이며, 도 2c는 캐리어 프레임 하부에 서키트 테이프가 부착된 상태를 나타낸 평면도이다.
그리고, 도 2d는 도 2c의 서키트 테이프 상부의 다이본딩 영역에 에폭시가 도팅된 상태를 나타낸 평면도이고, 도 2e는 다이본딩후의 평면도이며, 도 2f는 와이어 본딩 진행시의 상태를 나타낸 평면도이다.
그리고, 도 2g는 몰딩콤파운드를 이용하여 봉지후의 상태를 나타낸 평면도이고, 도 2h는 봉지후의 상태를 나타낸 평면도이고, 도 2i는 솔더볼 부착후의 상태를 나타낸 정면도이다.
종래의 반도체 패키지는 도 1에 나타낸 바와 같이, 윈도우가 구비된 캐리어 프레임(Carrier frame)(1) 하부에 비도전성(非導電性)인 시트상(sheet狀)의 어드헤시브(Adhesive)(2)가 접착되고, 상기 어드헤시브(2) 하부에는 회로가 내부에 형성된 서키트 테이프(Circuit tape)(3)가 부착되며, 상기 서키트 테이프(3) 상면에는 칩(4)이 부착되고, 상기 칩(4)의 본딩패드와 서키트 테이프(3)의 핑거(3a) 사이에는 전도성 연결부재(5)인 골드 와이어가 연결되며, 금속재질인 캐리어 프레임(1)의 윈도우 오프닝(opening) 영역 상부에는 칩(4) 및 와이어를 봉지하는 몰드바디(6)가 형성되며, 상기 서키트 테이프(3) 하면의 솔더볼 부착용 패턴(3b) 위치에는 솔더볼(Solder ball)(7)이 부착되어 구성된다.
이 때, 상기 어드헤시브(2)는 서키트 테이프와 동일한 폴리이미드 등의 수지재질인 베이스층과, 상기 베이스층 상하면에 구비되는 접착제층으로 이루어지는 일종의 양면 접착테이프이다.
한편, 상기 서키트 테이프(Circuit tape)(3)와 칩(4) 사이에는 다이본딩을 위해 에폭시 수지(8)(이하, "에폭시"라고 한다)가 개재(介在)된다.
또한, 종래의 플렉스-비·지·에이 패키지는 캐리어 프레임(1) 하부에 도포된 어드헤시브(2)의 윈도우 안쪽 영역이 도 1 및 도 2d에 나타낸 바와 같이 전체적으로 오프닝되어 있었다.
이와 같이 구성된 종래의 플렉스-비·지·에이 패키지의 제조 과정은 다음과 같다.
먼저, 도 2a에 나타낸 바와 같은 캐리어 프레임(1) 하부면에 도 2b에 도시된 바와 같은 시트상(sheet狀)의 어드헤시브(2)를 부착한 다음, 캐리어 프레임(1)에 부착된 어드헤시브(2) 하부에는 도 2c와 같은 형태인 서키트 테이프(3)를 부착한다.
이 때, 상기 서키트 테이프(Circuit tape)(3)는 투명 재질이어서 내부에 형성된 솔더볼 부착용 패턴(3b) 및 핑거(3a)가 평면상에서 바라볼 때 보이게 된다.
한편, 상기 서키트 테이프(3) 부착후에는 다이 본딩을 위해, 상기 서키트 테이프(3)의 다이본딩 영역상에 도 2d에 나타낸 바와 같이 에폭시(8)를 도팅하게 된다.
이어, 상기 도팅된 에폭시(8) 위로 도 2e와 같이 반도체 칩(4)을 부착하는 다이 본딩을 행한 후, 도 2f에 나타낸 바와 같이 칩(4)의 본딩패드와 서키트 테이프(3)의 핑거를 전기적으로 연결하는 와이어 본딩을 진행하게 된다.
한편, 와이어 본딩이 완료된 다음에는 도 2g에 나타낸 바와 같이 몰딩콤파운드를 이용하여 캐리어 프레임(1)의 윈도우 영역 상부를 봉지한 후, 서키트 테이프(3) 하부면으로는 상기 서키트 테이프(3)에 형성된 솔더볼 부착용 패턴 위치에 맞추어 솔더볼(7)을 부착하게 된다.
도 2i는 솔더볼 부착후의 플렉스-비·지·에이 패키지를 나타낸 정면도이다.
상기한 바와 같이 구성 및 제조되는 종래의 플렉스-비·지·에이 패키지는, 다이본딩시, 캐리어 프레임(1) 하부의 윈도우 영역을 통해 노출되는 서키트 테이프(3) 상에 도 2e에 나타낸 바와 같이 에폭시(8)를 소정의 위치에 도팅한 다음, 상기 도팅된 에폭시(8)를 이용하여 반도체 소자인 칩(4)을 부착시키게 되어 있다.
그러나, 이와 같은 종래의 플렉스-비·지·에이 패키지는 다이본딩시, 도 2e에 나타낸 바와 같이 에폭시(8)를 도팅시킨 후, 그 상부에 칩(4)을 본딩시키므로 인해, 에폭시(8)가 다이본딩 영역 외측으로 넘쳐 흐르는 현상(Bleed out)이 발생하게 되는 문제점 있었다.
한편, 이와 같은 에폭시(8)의 흘러 넘침은 서키트 테이프(3)의 핑거 영역(finger area)을 침범하므로써 와이어 본딩 불량을 유발하게 되는 요인으로 작용하게 된다.
따라서, 일반적으로 상기한 바와 같은 현상을 방지하기 위해 다이본딩 영역 외측 둘레에 점도가 큰 수지를 이용하여 에폭시(8)의 흐름을 차단하는 댐(dam)(도시는 생략함)을 형성해 주게 되는데, 그 만큼 공정이 복잡해지고 번거로움이 따르게 된다.
뿐만 아니라, 에폭시(8)는 경화시 수축하게 되는데, 에폭시(8)와 서키트 테이프(3)와의 열팽창 계수 차이로 인해 에폭시가 수축함에 따라 서키트 테이프(3)가 울게 되는 등의 문제점이 있었다.
또한, 칩(4)과 에폭시(8)와 서키트 테이프(3)와의 열팽창 계수가 다르므로 인해 봉지 완료 후에 온도가 내려가면서 반도체 패키지에 응력이 작용하여 패키지가 전체적으로 휘는 현상(warpage)을 일으키게 되는 등 많은 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 서키트 테이프(Circuit tape)를 이용한 반도체 패키지에 있어서, 칩이 에폭시가 아닌 어드헤시브(Adhesive)에 본딩되도록 하므로써 와이어 본딩 불량 및, 패키지 구성요소간의 열팽창계수 차에 의한 패키지 휨(warpage) 현상을 방지할 수 있도록 하여 반도체 패키지의 신뢰성을 향상시킬 수 있도록 한 플렉스-비·지·에이 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 플렉스-비·지·에이 패키지 구조를 나타낸 종단면도
도 2a 내지 도 2i는 도 1의 종래 플렉스-비·지·에이 패키지 제조 과정을 나타낸 것으로서,
도 2a는 캐리어 프레임을 나타낸 평면도
도 2b는 시트상(sheet狀)의 어드헤시브를 나타낸 평면도
도 2c는 서키트 테이프를 나타낸 평면도
도 2d는 캐리어 프레임 하부에 어드헤시브 및 서키트 테이프가 부착된 상태를 나타낸 평면도
도 2e는 도 2d의 서키트 테이프 상부의 다이본딩 영역에 에폭시가 도팅된 상태를 나타낸 평면도
도 2f는 다이본딩후의 평면도
도 2g는 와이어 본딩 진행시의 상태를 나타낸 평면도
도 2h는 봉지후의 상태를 나타낸 평면도
도 2i는 솔더볼 부착후의 상태를 나타낸 정면도
도 3은 본 발명의 제1실시예에 따른 플렉스-비·지·에이 패키지를 나타낸종단면도
도 4a 내지 도 4g는 제1실시예의 플렉스-비·지·에이 패키지 제조 과정을 나타낸 것으로서,
도 4a는 본 발명의 캐리어 프레임을 나타낸 평면도
도 4b는 본 발명의 어드헤시브를 나타낸 평면도
도 4c는 본 발명의 서키트 테이프를 나타낸 평면도
도 4d는 캐리어 프레임 하부에 어드헤시브 및 서키트 테이프가 부착된 다이본딩 전의 상태도
도 4e 다이본딩후의 상태도
도 4f 와이어 본딩 진행시의 상태도
도 4g 봉지후의 상태를 나타낸 평면도
도 5는 본 발명의 제2실시예에 따른 플렉스-비·지·에이 패키지를 나타낸 종단면도
도 6a 내지 도 6e는 제2실시예에 따른 플렉스-비·지·에이 패키지 제조 과정을 나타낸 것으로서,
도 6a는 캐리어 프레임 하부에 어드헤시브 및 서키트 테이프가 부착된 상태로서, 서키트 테이프의 다이본딩 영역 내에 별도로 어드헤시브를 부착하기 전의 상태도
도 6b는 다이본딩 영역 내에 별도로 어드헤시브를 부착한 후의 상태도
도 6c는 도 6b의 어드헤시브에 칩을 부착한 후의 평면도
도 6d는 와이어 본딩 진행시의 상태를 나타낸 평면도
도 6e는 봉지후의 상태를 나타낸 평면도
* 도면의 주요부분에 대한 부호의 설명 *
1:캐리어 프레임 2,2a,2b:어드헤시브
3:서키트 테이프 3a:핑거
3b:솔더볼 부착 패턴 4:칩
5:전도성 연결부재 6:몰드바디
7:솔더볼 8:에폭시
상기한 목적을 달성하기 위해, 본 발명의 제1실시예는 윈도우가 형성된 캐리어 프레임과, 상기 캐리어 프레임 하부에 부착되며 서키트 테이프(Circuit tape)의 핑거 영역만이 오프닝된 시트상(sheet狀)의 어드헤시브(Adhesive)와, 상기 어드헤시브 하부에 부착되며 내부에 회로가 형성된 서키트 테이프와, 상기 어드헤시브의 다이본딩 영역 상면에 접착되는 반도체 칩과, 상기 칩의 본딩패드와 상기 어드헤시브의 오프닝된 영역을 통해 노출된 서키트 테이프의 핑거 사이를 전기적으로 연결하는 전도성 연결부재와, 상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 형성되는 몰드바디와, 상기 서키트 테이프 하부에 부착되는 외부전원 접속단자인 솔더볼이 구비됨을 특징으로 하는 플렉스-비·지·에이 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제2실시예는, 윈도우가 형성된 캐리어 프레임과, 상기 캐리어 프레임 하부에 부착되며 핑거 영역을 포함한 내측 영역이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브와, 상기 어드헤시브 하부에 부착되며 내부에 회로가 형성된 서키트 테이프와, 상기 서키트 테이프의 다이본딩 영역 상에 별도로 부착되는 시트상(sheet狀)의 제2어드헤시브와, 상기 제2어드헤시브의 상부에 접착되는 반도체 칩과, 상기 칩의 본딩패드와 서키트 테이프의 핑거 사이를 전기적으로 연결하는 전도성 연결부재와, 상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 형성되는 몰드바디와, 상기 서키트 테이프 하부에 부착되는 외부전원 접속단자인 솔더볼이 구비됨을 특징으로 하는 플렉스-비·지·에이 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 윈도우가 형성된 캐리어 프레임 하부에 서키트 테이프의 핑거 영역만이 오프닝된 시트상(sheet狀)의 어드헤시브를 부착하는 단계와, 상기 어드헤시브 하부에 내부에 회로가 형성된 서키트 테이프를 부착하는 단계와, 상기 어드헤시브의 다이본딩 영역 상부에 반도체 칩을 부착하는 단계와, 상기 칩의 본딩패드와 상기 서키트 테이프의 핑거 사이를 상기 어드헤시브의 오프닝된 영역을 통해 전도성 연결부재를 이용하여 전기적으로 연결하는 단계와, 상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 몰드바디를 형성하는 단계와, 상기 서키트 테이프 하부에 외부전원 접속단자인 솔더볼을 부착하는 단계가 순차적으로 수행됨을 특징으로 하는 플렉스-비·지·에이 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 또 다른 형태에 따르면, 윈도우가 형성된 캐리어 프레임 하부에 핑거 영역을 포함한 내측 영역이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브를 부착하는 단계와, 상기 제1어드헤시브 하부에 서키트 테이프를 부착하는 단계와, 상기 서키트 테이프의 다이본딩 영역에 별도로 다이본딩을 위해 시트상(sheet狀)의 제2어드헤시브를 부착하는 단계와, 상기 서키트 테이프의 다이본딩 영역에 부착된 제2어드헤시브의 상부에 반도체 칩을 부착하는 단계와, 상기 반도체 칩의 본딩패드와 상기 제1어드헤시브 내측의 오프닝된 영역을 통해 노출되는 서키트 테이프의 핑거 사이를 전도성 연결부재로 연결하는 단계와, 상기 반도체 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 몰드바디를 형성하는 단계와, 상기 서키트 테이프 하부에 외부전원 접속단자인 솔더볼을 부착하는 단계가 순차적으로 수행됨을 특징으로 하는 플렉스-비·지·에이 패키지 제조방법이 제공된다.
이하, 본 발명의 실시예를 도 3 내지 도 6e를 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명의 제1실시예에 따른 플렉스-비·지·에이 패키지를 도 3 내지도 4g를 참조하여 설명하고자 한다.
도 3은 본 발명의 제1실시예에 따른 플렉스-비·지·에이 패키지를 나타낸 종단면도이고, 도 4a 내지 도 4g는 제1실시예의 플렉스-비·지·에이 패키지 제조 과정을 나타낸 것으로서, 본 발명의 제1실시예의 플렉스-비·지·에이 패키지는 윈도우가 형성된 캐리어 프레임(1)과, 상기 캐리어 프레임(1) 하부에 부착되며 서키트 테이프(Circuit tape)(3)의 핑거 영역만이 오프닝된 비도전성(非導電性)인 시트상(sheet狀)의 어드헤시브(Adhesive)(2a)와, 상기 어드헤시브(2a) 하부에 부착되며 내부에 회로가 형성된 서키트 테이프(3)와, 상기 어드헤시브(2a)의 다이본딩 영역에 접착되는 칩(4)과, 상기 칩(4)의 본딩패드와 상기 어드헤시브(2a)의 오프닝된 영역을 통해 노출된 서키트 테이프(3)의 핑거(3a) 사이를 연결하는 전도성 연결부재(5)와, 상기 칩(4) 및 전도성 연결부재(5)를 봉지하도록 상기 캐리어 프레임(1)의 윈도우 오프닝 영역 상부에 형성되는 몰드바디(6)와, 상기 서키트 테이프(3) 하부에 부착되는 외부전원 접속단자인 솔더볼(7)이 구비되어 구성된다.
이와 같이 구성된 본 발명의 제1실시예에 따른 반도체 패키지 제조 과정은 다음과 같다.
먼저, 도 4a에서와 같이 윈도우가 형성된 캐리어 프레임(1) 하부에 도 4b에 나타낸 바와 같은 시트상(sheet狀)의 어드헤시브(2a)를 부착하게 된다.
이어, 상기 시트상(sheet狀)의 어드헤시브(2a) 하부에 도 4c의 서키트 테이프(3)를 부착하게 되며, 상기 서키트 테이프(3)는 종래의 패키지에서 적용되던 것과 동일하다.
이때, 상기 시트상(sheet狀)의 어드헤시브(2a)에는 서키트 테이프(3)를 부착시 핑거 영역이 노출되도록 도 4b에 나타낸 바와 같이 일정영역이 오프닝되어 있으므로, 상기 서키트 테이프(3)의 핑거(3a)는 도 4d에 나타낸 바와 같이 어드헤시브(2a)의 오프닝된 영역을 통해 노출된다.
그 후, 상기 서키트 테이프(3) 상부의 다이본딩 영역에 칩을 본딩하는 다이본딩을 실시하게 된다.
이 때, 상기 서키트 테이프 상부의 다이본딩 영역에는 어드헤시브(2a)가 부착되어 있으므로, 상기 어드헤시브(2a) 상부에 도 4e에 나타낸 바와 같이 칩(4)을 부착시켜 주기만 하면 된다.
그 다음, 상기 칩(4)의 본딩패드와 상기 어드헤시브(2a)의 오프닝된 영역을 통해 노출되는 서키트 테이프(3)의 핑거(3a) 사이를 도 4f에 나타낸 바와 같이 전도성 연결부재(5)인 골드 와이어로 연결하는 와이어 본딩을 실시하게 된다.
상기한 바와 같이 와이어 본딩이 완료된 다음에는 도 4g에 나타낸 바와 같이, 상기 칩(4) 및 전도성 연결부재(5)를 봉지하도록 상기 캐리어 프레임(1)의 윈도우 오프닝 영역 상부를 몰딩콤파운드(Molding compound)를 이용하여 봉지하게 된다.
그 후, 상기 서키트 테이프(3) 하부에 외부전원 접속단자인 솔더볼(7)을 부착하므로써 패키징을 완료하게 된다.
한편, 솔더볼 부착 완료후의 플렉스-비·지·에이 패키지는 정면에서 바라볼 때, 도 2i에서와 동일한 형태로 나타나게 된다.
이상에서와 같이 본 발명의 제1실시예에 따른 플렉스-비·지·에이 패키지는 에폭시 대신 핑거 영역만이 일정 형태로 오프닝된 어드헤시브(2a)를 사용하므로 인해, 종래와 같이 다이본딩시에 에폭시가 다이본딩 영역 외부로 흘러넘치는 현상이 일어나지 않게 된다.
또한, 몰딩 완료후, 서키트 테이프와 칩과의 열팽창 계수 차이에 따라 패키지에 생기는 응력을 접착제의 재질 특성상 어드헤시브(2a)가 완화시키는 작용을 하므로써 패키지의 휨 발생을 방지할 수 있게 된다.
이하에서는 본 발명의 제2실시예의 플렉스-비·지·에이 패키지를 도 5 내지 도 6b를 참조하여 설명하고자 한다.
도 5는 본 발명의 제2실시예에 따른 플렉스-비·지·에이 패키지를 나타낸 종단면도이고, 도 6a 내지 도 6c는 도 5의 Ⅲ-Ⅲ선을 나타낸 요부 평면도로서, 본 발명의 제2실시예에 따른 플렉스-비·지·에이 패키지는 윈도우(window)가 형성된 캐리어 프레임(Carrier frame)(1)과, 상기 캐리어 프레임(1) 하부에 부착되며 핑거 영역을 포함한 내측 영역이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브(2a)와, 상기 제1어드헤시브(2a) 하부에 부착되며 내부에 회로가 형성된 서키트 테이프(3)와, 상기 서키트 테이프(3)의 다이본딩 영역 상부에 별도로 부착되는 상기 제1어드헤시브(2a)와 동일 재질인 시트상(sheet狀)의 제2어드헤시브(2b)와, 상기 제2어드헤시브(2b) 상에 접착되는 칩(4)과, 상기 칩(4)의 본딩패드와 서키트 테이프(3)의 접속단자인 핑거(3a) 사이를 연결하는 전도성 연결부재(5)와, 상기 칩(4) 및 전도성 연결부재(5)를 봉지하도록 상기 캐리어 프레임(1)의 윈도우 오프닝 영역 상부에 형성되는 몰드바디(6)와, 상기 서키트 테이프(3) 하부에 부착되는 외부전원 접속단자인 솔더볼(Solder ball)(7)이 구비되어 구성된다.
이와 같이 구성된 본 발명의 제2실시예에 따른 플렉스-비·지·에이 패키지의 제조 과정은 다음과 같다.
먼저, 윈도우가 형성된 캐리어 프레임(1) 하부에 핑거 영역 뿐만 아니라 그 내측영역(즉, 와이어 본딩 영역)이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브(2a)를 부착하게 된다.
결국, 이때의 어드헤시브는 종래 플렉스-비·지·에이 패키지 제조시의 어드헤시브와 동일한 형태이다.
그 후, 상기 캐리어 프레임 하부면에 부착된 제1어드헤시브(2a) 하부에 회로가 내부에 형성된 서키트 테이프(3)를 부착하게 된다.
이에 따라, 상기 제1어드헤시브(2a)의 오프닝된 영역을 통해 도 6a에 나타낸 바와 같이 서키트 테이프(3)의 핑거(3a) 및 그 내측 영역이 모두 노출된다.
이어, 상기 서키트 테이프(3)의 다이본딩 영역에 칩(4)을 본딩해야 하는데, 이 때, 상기 서키트 테이프(3)의 다이본딩 영역에는 어드헤시브가 없는 상태이므로 다이 본딩이 불가능하다.
따라서, 도 6b에 나타낸 바와 같이 서키트 테이프(3)의 상면에 별도로 제2어드헤시브(2b)를 부착하여 칩을 부착하는 다이본딩이 가능하도록 한다.
그 다음, 도 6c에 나타낸 바와 같이 상기 서키트 테이프(3)의 다이본딩 영역에 별도로 부착된 제2어드헤시브(2b)의 상부면에 칩(4)을 부착하는 다이본딩을 실시하게 된다.
그리고, 다이본딩이 끝난 후에는 도 6d에 나타낸 바와 같이, 상기 칩(4)의 본딩패드와 상기 제1어드헤시브(2a) 내측의 오프닝된 영역을 통해 노출되는 서키트 테이프(3)의 핑거(3a) 사이를 전도성 연결부재(5)인 골드 와이어로 연결하는 와이어 본딩을 실시한다.
와이어 본딩 공정 완료한 다음에는 도 6e와 같이, 상기 캐리어 프레임(1)의 윈도우 오프닝 영역 상부에 몰딩콤파운드를 도포하여 상기 칩(4) 및 전도성 연결부재(5)를 봉지하게 된다.
그리고, 상기와 같이 칩(4) 및 전도성 연결부재(5)를 봉지하는 몰드바디(6)를 형성한 후에는 상기 서키트 테이프(3) 하부에 외부전원 접속단자인 솔더볼(7)을 부착하여 패키징 과정을 완료하게 된다.
제2실시예에 있어서도 솔더볼 부착후 플렉스-비·지·에이 패키지는 정면에서 바라볼 때, 도 2i에서와 동일한 형태로 나타나게 된다.
상기한 바와 같은 본 발명의 제2실시예에 따른 플렉스-비·지·에이 패키지는 종래 패키지와는 달리 시트상(sheet狀)의 어드헤시브를 사용하여 다이 본딩하므로 인해, 제1실시예와 마찬가지로 종래 패키지 구조에서 발생하던 문제점인 다이본딩시의 에폭시 흘러넘침에 의한 와이어본딩 불량 및 봉지 후의 패키지 휨(warpage) 현상 등의 불량을 해소할 수 있게 된다.
한편, 상기한 제1 및 제2실시예에서는 패키지 단품의 형태를 통해 설명하였지만, 상기한 플렉스-비·지·에이 패키지는 스트립 형태인 캐리어 프레임 상에서 패키징이 완료된 후, 단위 패키지 별로 소잉(sawing)된다.
요컨대, 본 발명의 제1실시예의 플렉스-비·지·에이 패키지와 제2실시예의 플렉스-비·지·에이 패키지는 그 구성에 있어서, 도 4b와 도 6b의 비교를 통해 알 수 있듯이 어드헤시브의 오프닝 영역이 서로 다르게 나타나는 점이 다를 뿐 작용 및 효과는 거의 동일하다.
이상에서와 같이, 본 발명은 서키트 테이프(3)를 이용하는 플렉스-비·지·에이 패키지의 다이본딩 구조를 개선하여, 칩(4)이 에폭시(8)가 아닌 시트상(sheet狀)의 어드헤시브에 본딩되도록 하므로써 와이어 본딩 불량을 방지함과 더불어 열팽창계수 차에 의한 휨(warpage) 현상을 해소할 수 있도록 하므로써 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과를 가져오게 된다.

Claims (4)

  1. 윈도우가 형성된 캐리어 프레임과,
    상기 캐리어 프레임 하부에 부착되며 서키트 테이프의 와이어본딩 영역인 핑거 영역만이 오프닝된 시트상(sheet狀)의 어드헤시브와,
    상기 시트상(sheet狀)의 어드헤시브 하부에 부착되며 내부에 회로가 형성된 서키트 테이프와,
    상기 어드헤시브의 다이본딩 영역 상면에 접착되는 반도체 칩과,
    상기 칩의 본딩패드와 상기 어드헤시브의 오프닝된 영역을 통해 노출된 서키트 테이프의 핑거 사이를 전기적으로 연결하는 전도성 연결부재와,
    상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 형성되는 몰드바디와,
    상기 서키트 테이프 하부에 부착되는 외부전원 접속단자인 솔더볼이 구비됨을 특징으로 하는 반도체 패키지.
  2. 윈도우가 형성된 캐리어 프레임과,
    상기 캐리어 프레임 하부에 부착되며 서키트 테이프의 핑거 영역을 포함한 내측 영역이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브와,
    상기 어드헤시브 하부에 부착되며 내부에 회로가 형성된 서키트 테이프와,
    상기 서키트 테이프의 다이본딩 영역 상에 별도로 부착되는 시트상(sheet狀)의 제2어드헤시브와,
    상기 제2어드헤시브의 상부에 접착되는 반도체 칩과,
    상기 칩의 본딩패드와 서키트 테이프의 핑거 사이를 전기적으로 연결하는 전도성 연결부재와,
    상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 형성되는 몰드바디와,
    상기 서키트 테이프 하부에 부착되는 외부전원 접속단자인 솔더볼이 구비됨을 특징으로 하는 반도체 패키지.
  3. 윈도우가 형성된 캐리어 프레임 하부에 서키트 테이프의 핑거 영역만이 오프닝된 시트상(sheet狀)의 어드헤시브를 부착하는 단계와,
    상기 어드헤시브 하부에 내부에 회로가 형성된 서키트 테이프를 부착하는 단계와,
    상기 어드헤시브의 다이본딩 영역 상부에 반도체 칩을 부착하는 단계와,
    상기 칩의 본딩패드와 상기 서키트 테이프의 핑거 사이를 상기 어드헤시브의 오프닝된 영역을 통해 전도성 연결부재를 이용하여 전기적으로 연결하는 단계와,
    상기 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 몰드바디를 형성하는 단계와,
    상기 서키트 테이프 하부에 외부전원 접속단자인 솔더볼을 부착하는 단계가 순차적으로 수행됨을 특징으로 하는 반도체 패키지 제조방법.
  4. 윈도우가 형성된 캐리어 프레임 하부에 서키트 테이프의 핑거 영역을 포함한 내측 영역이 전체적으로 오프닝된 시트상(sheet狀)의 제1어드헤시브를 부착하는 단계와,
    상기 제1어드헤시브 하부에 서키트 테이프를 부착하는 단계와,
    상기 서키트 테이프의 다이본딩 영역에 별도로 다이본딩을 위해 상기 제1어드헤시브와 동일재질인 시트상(sheet狀)의 제2어드헤시브를 부착하는 단계와,
    상기 서키트 테이프의 다이본딩 영역에 부착된 제2어드헤시브의 상부에 반도체 칩을 부착하는 단계와,
    상기 반도체 칩의 본딩패드와 상기 제1어드헤시브 내측의 오프닝된 영역을 통해 노출되는 서키트 테이프의 핑거 사이를 전도성 연결부재로 연결하는 단계와,
    상기 반도체 칩 및 전도성 연결부재를 봉지하도록 상기 캐리어 프레임의 윈도우 오프닝 영역 상부에 몰드바디를 형성하는 단계와,
    상기 서키트 테이프 하부에 외부전원 접속단자인 솔더볼을 부착하는 단계가 순차적으로 수행됨을 특징으로 하는 반도체 패키지 제조방법.
KR1019980060433A 1998-12-29 1998-12-29 반도체패키지및그제조방법 KR100308899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060433A KR100308899B1 (ko) 1998-12-29 1998-12-29 반도체패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060433A KR100308899B1 (ko) 1998-12-29 1998-12-29 반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR20000043994A KR20000043994A (ko) 2000-07-15
KR100308899B1 true KR100308899B1 (ko) 2001-11-15

Family

ID=19567250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060433A KR100308899B1 (ko) 1998-12-29 1998-12-29 반도체패키지및그제조방법

Country Status (1)

Country Link
KR (1) KR100308899B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796518B1 (ko) * 2002-02-19 2008-01-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 회로테이프 구조 및 그 제조방법
KR101598688B1 (ko) 2014-03-25 2016-02-29 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997860A (ja) * 1995-06-12 1997-04-08 Citizen Watch Co Ltd 半導体装置
JPH09121003A (ja) * 1995-10-25 1997-05-06 Oki Electric Ind Co Ltd 半導体パッケージ
JPH09148480A (ja) * 1995-11-21 1997-06-06 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997860A (ja) * 1995-06-12 1997-04-08 Citizen Watch Co Ltd 半導体装置
JPH09121003A (ja) * 1995-10-25 1997-05-06 Oki Electric Ind Co Ltd 半導体パッケージ
JPH09148480A (ja) * 1995-11-21 1997-06-06 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR20000043994A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US5567656A (en) Process for packaging semiconductor device
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
US5994783A (en) Semiconductor chip package and fabrication method thereof
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100357883B1 (ko) 반도체장치및그제조방법
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
JPH08288428A (ja) 樹脂封止型半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
KR100214857B1 (ko) 멀티 칩 패키지
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JPH1084055A (ja) 半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100325409B1 (ko) 반도체패키지
JP2771475B2 (ja) 半導体装置
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
KR20040013736A (ko) 반도체 패키지 제조방법
KR200150930Y1 (ko) 반도체 와이어 본딩장치
KR100431315B1 (ko) 반도체패키지및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110906

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120904

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee