KR200150930Y1 - 반도체 와이어 본딩장치 - Google Patents

반도체 와이어 본딩장치 Download PDF

Info

Publication number
KR200150930Y1
KR200150930Y1 KR2019960019296U KR19960019296U KR200150930Y1 KR 200150930 Y1 KR200150930 Y1 KR 200150930Y1 KR 2019960019296 U KR2019960019296 U KR 2019960019296U KR 19960019296 U KR19960019296 U KR 19960019296U KR 200150930 Y1 KR200150930 Y1 KR 200150930Y1
Authority
KR
South Korea
Prior art keywords
pad
wire bonding
chip
pin
bonding
Prior art date
Application number
KR2019960019296U
Other languages
English (en)
Other versions
KR980005402U (ko
Inventor
박명근
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960019296U priority Critical patent/KR200150930Y1/ko
Publication of KR980005402U publication Critical patent/KR980005402U/ko
Application granted granted Critical
Publication of KR200150930Y1 publication Critical patent/KR200150930Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 반도체 소자와 외부 리이드를 서로 접속하기 위한 와이어 본딩에 있어서, 상호 연결 장치를 구비한 반도체의 와이어 본딩장치에 관한 것으로, 본딩을 위하여 칩 상부에 형성되는 패드, 본딩시 접착력을 증가시키기 위하여 패드에 입혀진 솔더 패이스트, 패드를 제외한 부분의 칩 상부와 접속함과 더불어 솔더 패이스트가 입혀진 패드와 결합하기 위한 소정의 핀이 캡슐에 들어간 형태로 소정 부분은 외부로 나오도록 구비된 상호 연결 수단 및, 칩 상부와 접속하는 상호 연결 수단의 소정 부분에 부착된 테이프를 포함하는 것을 특징으로 한다.

Description

반도체의 와이어 본딩장치
제1도는 본 고안의 일 실시예에 따른 반도체의 와이어 본딩장치를 나타낸 단면도.
제2a도 내지 제2d도는 본 고안의 일 실시예에 따른 반도체의 와이어 본명장치의 제조방법을 설명하기 위한 도면.
제3도는 패키지 후의 와이어 본딩 장치를 개략적으로 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 11 : 패드
12 : 솔더 패이스트(solder paste) 100 : 상호 연결 장치
110 : 핀 120 : 테이프
[고안의 분야]
본 고안은 반도체 소자와 외부 리이드를 서로 접속하기 위한 와이어 본딩에 관한 것으로, 특히 상호 연결 장치를 구비한 반도체의 와이어 본딩장치에 관한 것이다.
[종래 기술]
집적회로의 제조는 웨이퍼에서 분할된 칩에 리이드 프레임으로부터 연장되는 리이드를 접속하는 공정과, 리이드가 본딩된 칩을 수지등으로 밀봉하는 패키지 공정으로 행해지고 있다.
이때, 집적회로 칩의 접속 방식으로써 와이어 본딩 방식이 널리 사용되고 있는데, 이러한 와이어 본딩은 와이어를 가열해서 눌러붙도록 하는 것으로, 이때 와이어 본더로서는 일반적으로 골드 와이어를 사용하여 와이어링을 실시하게 된다.
[고안이 이루고자 하는 기술적 과제]
그런데, 상기된 골드 와이어를 사용한 와이어 본딩은 와이어의 접착력과 와이어의 높이 및 외력에 대한 취약점 등의 문제가 있을 뿐만 아니라, 몰드(mold)시 와이어 스위핑(sweeping)의 문제가 발생하게 된다.
이에 본 고안은 상기된 문제점을 감안하여 안출된 것으로서, 외력에 약한 골드 와이어 대신에 소정의 상호 연결 장치 내에 구비된 외력에 강한 재질의 금속 핀을 구비하여 본딩 장치를 구성함으로써 본딩 접착력을 증가시킬 수 있는 반도체의 와이어 본딩장치를 제공함에 그 목적이 있다.
[고안의 구성 및 작용]
상기된 목적을 달성하기 위한 본 고안에 따른 반도체의 와이어 본딩장치는 본딩을 위하여 칩 상부에 형성되는 패드, 본딩시 접착력을 증가시키기 위하여 상기 패드에 입혀진 솔더 패이스트, 상기 패드를 제외한 부분의 칩 상부와 접속함과 더불어 상기 솔더 패이스트가 입혀진 패드와 결합하기 위한 소정의 핀이 캡슐에 들어간 형태로 소정 부분은 외부로 나오도록 구비된 상호 연결 수단 및, 상기 칩 상부와 접속하는 상기 상호 연결 수단의 소정 부분에 부착된 테이프를 포함하는 것을 특징으로 한다.
상기된 구성으로 된 본 고안에 의하면, 상호 연결 수단에 구비된 소정의 핀이 패드와 접속하는 와이어 본딩이 이루어지게 된다.
[실시예]
이하, 첨부된 도면을 참조하여 본 고안의 실시예를 설명한다.
제1도는 본 고안이 일 실시예에 따른 반도체의 와이어 본딩 장치를 나타낸 도면으로서, 제1도에 도시된 바와 같이, 반도체의 와이어 본딩 장치는 반도체 칩(10) 상부의 소정 부분에 본딩을 위하여 형성된 패드(11)와, 본딩시 접착력을 증가시키기 위하여 패드(11) 상부에 입혀진 솔더 패이스트(12; solder paste)와, 이 솔더 패이스트(12)가 입혀진 패드(11) 부분을 제외한 칩(11) 상부와 접속함과 더불어, 패드(11)와 결합하기 위한 소정의 핀(110)이 캡슐에 들어간 형태로 구비된 상호 연결 수단(100)으로 구성되어 있고, 이 상호 연결 수단(100)이 칩(11)과 접착되는 부분에는 소정의 테이프(120)가 부착되어 있다.
이어서, 상술된 반도체의 와이어 본딩 장치의 제조 방법을 제2a도 내지 제2d도를 통하여 설명한다.
먼저, 제2a도에 고시된 바와 같이, 반도체 칩(10) 상부의 소정 부분에 패드(11)를 형성한 다음, 이 패드(11)에 솔더 패이스트(12)를 입힌다. 그런 다음, 패드(11)치 위치 및 피치에 맞는 소정의 상호 연결 수단(100)을 제작하게 된다. 즉, 제2b도 및 제2c도는 상호연결 장치의 사시도 및 측면도를 나타낸 도면으로서, 이 상호 연결 수단(100)은 칩(10)의 패드(11) 및 리드프레임(도시되지 않음)과 상호 연결을 위하여, 소정의 핀(110)이 소정 부분 나오도록 전도성이 없는 재질을 이용하여 패드(11)의 위치 및 피치에 맞도록 몰드를 형성한다. 이때, 핀(110)이 캡슐에 들어간 형태로 몰드를 형성하고, 이후에 칩(10)과 접속되는 몰드 부분에 테이프(120)을 부착함으로써 상호 연결 수단(100)을 제작하게 된다.
여기서, 핀(110)은 전기 전도도나 열전도도가 우수하고, 외력에 견딜 수 있는 고강도, 고탄성의 재질을 사용하며, 핀의 직경은 이후에 접속될 본딩 패드(11)의 한변의 길이로 하되, 패드간에 단락이 일어나지 않는 범위내에서 크게 할 수 있게 한다. 또한, 핀(110)과 이후에 접속될 본딩 패드(11)와의 접착력을 증가시키기 위하여, 제2c도에 도시된 바와 같이, 핀(110)의 길이(A)를 짧게 한다. 즉, A의 길이가 짧을수록 핀(110)의 탄성력에 의해 접착력이 증가하게 된다.
그런 다음, 제2d도에 도시된 바와 같이, 제2a도에 도시된 패드(11)와 상기된 상호 연결 수단(100)의 핀(110)이 접속되도록 얼라인을 맞추어, 제작된 상호 연결 수단(100)을 테이프(120)를 매개체로하여 칩(10)상에 부착한다. 그 후, 리플로우를 통하여 솔더 패이스트(12)를 매개체로 내부로 연결되는 핀(110)과 패드(11)를 연결한다. 이러한, 리플로우 후에 솔더 패이스트(12)는 소정의 솔더 볼을 형성하여 패드(11)와 핀(110) 사이의 접착력을 증대시키게 된다.
[고안의 효과]
상기된 실시예에 의하면, 고강도의 핀이 캡슐에 들어간 형태로 구성된 상호 연결 수단을 사용함으로써, 종래의 와이어 본딩보다 외력에 대한 손상을 줄일 수 있고, 와이어 스위핑이 방지될 뿐만 아니라, 솔더 패이스트를 사용함으로 인하여 패드와 핀간의 접착력이 향상되게 된다. 그리고, 기존의 와이어 본딩시의 높이보다 높이를 낮출 수 있게 됨에 따라 보다 얇은 패키지를 제작할 수 있게 된다.
또한, 제3도에 도시된 바와 같이, 이후에 진행되는 패키지 공정시 상술된 방식으로 형성된 반도체의 와이어 본딩 장치는, 패키지의 몰드내의 중앙에 위치하도록 구성함으로써, 패키지내의 몰드와 와이어 본딩 장치의 좌우 거리 A와 B가 같게 되어, EMC의 충진 균형을 쉽게 맞출 수 있게 됨에 따라, 워피지(warpage)를 쉽게 개선할 수 있게 된다.

Claims (3)

  1. 본딩을 위하여 칩 상부에 형성되는 패드, 본딩시 접착력을 증가시키기 위하여 상기 패드에 입혀진 솔더 패이스트, 상기 패드를 제외한 부분의 칩 상부와 접착함과 더불어 상기 솔더 패이스트가 입혀진 패드와 결합하기 위한 소정의 핀이 캡슐에 들어간 형태로 소정 부분은 외부로 나오도록 구비된 상호 연결 수단 및, 상기 칩 상부와 접착하는 상기 상호 연결 수단의 소정 부분에 부착된 테이프를 포함하는 것을 특징으로 하는 반도체의 와이어 본딩 장치.
  2. 제1항에 있어서, 상기 핀의 직경은 상기 패드의 한변의 길이와 같도록 하는 것을 특징으로 하는 반도제의 와이어 본딩 장치.
  3. 제1항 또는 제2항에 있어서, 상기 핀은 전기 전도도가 우수하고, 외력에 견딜 수 있는 고강도, 고탄성의 재질인 것으로 구비되는 것을 특징으로 하는 반도체의 와이어 본딩장치.
KR2019960019296U 1996-06-29 1996-06-29 반도체 와이어 본딩장치 KR200150930Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960019296U KR200150930Y1 (ko) 1996-06-29 1996-06-29 반도체 와이어 본딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960019296U KR200150930Y1 (ko) 1996-06-29 1996-06-29 반도체 와이어 본딩장치

Publications (2)

Publication Number Publication Date
KR980005402U KR980005402U (ko) 1998-03-30
KR200150930Y1 true KR200150930Y1 (ko) 1999-07-15

Family

ID=19460483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960019296U KR200150930Y1 (ko) 1996-06-29 1996-06-29 반도체 와이어 본딩장치

Country Status (1)

Country Link
KR (1) KR200150930Y1 (ko)

Also Published As

Publication number Publication date
KR980005402U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
US6054772A (en) Chip sized package
US6075281A (en) Modified lead finger for wire bonding
KR200150930Y1 (ko) 반도체 와이어 본딩장치
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3968321B2 (ja) 半導体装置およびその製造方法
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100214857B1 (ko) 멀티 칩 패키지
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH1084055A (ja) 半導体装置及びその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR100348862B1 (ko) 반도체 패키지 제조방법
JPH0212863A (ja) 樹脂封止型半導体装置
JP2001068582A (ja) 半導体装置及びその製造方法
KR19990000382A (ko) 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee