KR100328835B1 - 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 - Google Patents

팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 Download PDF

Info

Publication number
KR100328835B1
KR100328835B1 KR1019990041156A KR19990041156A KR100328835B1 KR 100328835 B1 KR100328835 B1 KR 100328835B1 KR 1019990041156 A KR1019990041156 A KR 1019990041156A KR 19990041156 A KR19990041156 A KR 19990041156A KR 100328835 B1 KR100328835 B1 KR 100328835B1
Authority
KR
South Korea
Prior art keywords
bga
substrate
chip
cover film
manufacturing
Prior art date
Application number
KR1019990041156A
Other languages
English (en)
Other versions
KR20010028752A (ko
Inventor
정영규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990041156A priority Critical patent/KR100328835B1/ko
Publication of KR20010028752A publication Critical patent/KR20010028752A/ko
Application granted granted Critical
Publication of KR100328835B1 publication Critical patent/KR100328835B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 팬아웃 타입 μ-BGA용 기판(substrate) 및 팬아웃 타입 μ-BGA 제조 방법에 관한 것으로, 카파층과 탄성층으로 구성되어 있고, 상기 탄성층에는 리드 본드용 윈도우와 볼랜드 및 리드 패턴이 형성되어 있는 팬아웃 타입 μ-BGA용 기판을 제공한다. 본 발명은 종래 기술과 달리 커버필름이 기판에 부착되어 있지 않고, 공정 진행 중에 커버 필름이 부착되는 것을 특징으로 한다. 또한 본 발명은 웨이퍼를 개개의 칩으로 절단하고, 절단된 칩을 기판에 장착하고, 기판에 장착된 칩 상면의 외곽에 있는 칩 패드와 카파리드를 연결시키고, 패드와 리드 프레임이 연결된 후 밀봉제로 카파리드와 칩 외부를 밀봉하고, 밀봉이 끝난 후 커버 필름을 부착하고, 테입에 솔더볼을 장착하고, 불필요한 부분을 제거하는 것으로 이루어지는 팬아웃 타입 μ-BGA 제조 방법을 제공한다. 본 발명에 의하면 칩패드의 위치에 상관없이 μ-BGA 패키지 제작이 용이하며, 디바이스 및 칩 크기에 관계없이 동일한 μ-BGA 패키지 제작시 동일 커버필름을 사용할 수 있는 장점이 있다.

Description

팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법{A SUBSTRATE FOR FANOUT TYPE μ-BGA AND A PROCESS OF MANUFACTURING FANOUT TYPE μ-BGA}
본 발명은 팬아웃 타입 μ-BGA용 기판(substrate) 및 팬아웃 타입 μ-BGA 제조 방법에 관한 것으로, 상세하게는 칩 사이즈 패키지(Chip Size Package; CSP) 타입 BGA(Ball Grid Array) 구조 중 볼(Ball)이 칩의 외곽에 위치하게 되는 구조 즉, 팬아웃(Fanout) 타입의 구조를 μ-BGA 패키지로 제작하기 위한 기판 및 팬아웃 타입 μ-BGA 제조 공정에 관한 것이다.
전자 제품의 소형화에 따라 많은 양의 정보를 빠르게 처리하기 위한 고집적 반도체칩이 요구되고 있으며, 특히 많은 수의 입출력을 갖는 소형 반도체 패키지에 관심이 집중되고 있다.
리드(lead) 대신 볼(ball)을 이용하는 BGA 반도체 패키지는 표면 실장 기술과 핀그리드어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 기존의 리드의 손상 방지와 부피 및 크기를 최소화하기 위해 개발되었으며, 전기적 특성 및 열적 특성의 우수성, 패키지 수율, 기판 조립 수율, 멀티칩 모듈의 확장 등의 장점을 가지고 있다. 그러나 BGA는 반도체칩을 실장함에 있어서, 칩의 입출력을 외부 단자에 연결하기 위해서는 와이어 본딩(Wire Bonding)이나 범핑(Bumping) 공정을 거쳐야 하는데, 와이어 본딩을 수반하는 공정은 반도체칩 패드가 칩의 주변에 위치해야 하므로 입출력의 수가 제한을 받으며, 범핑을 수반하는 경우에는 범프(bump)가 상존하는 단점이 있는 등 패키지 제조면에서 많은 문제점을가지고 있었다. 이와 같은 단점을 해결하기 위해 개발된 기술이 인너리드(inner lead)와 아웃리드(out lead)가 칩의 크기 내에 존재하는 칩사이즈패키지(CSP)이다.
본 발명은 이러한 BGA 구조의 칩사이즈패키지 중 μ-BGA 패키지 기술에 관련된다. 종래의 μ-BGA 패키지 공정의 일예를 도 1a 내지 도 1e를 참조하여 설명하면 다음과 같다. 먼저 웨이퍼를 개개의 칩(chip)으로 절단하는 소잉(sawing) 공정을 수행한다. 그 다음 절단된 칩(4)을 기판(substrate)에 장착한다(도 1b 참조). 도 1a에 나타난 바와 같이, 기판은 카파층(copper layer)(2)의 상면과 하면에 각각 커버 필름(1)과 탄성층(elastomer)(3)이 설치되어 있다. 기판에 칩(4)을 장착한 후, 칩 상면의 외곽에 있는 칩 패드(chip pad)(5)와 카파리드(copper lead)를 연결시킨다(도 1c 참조). 칩 패드(5)와 리드 프레임이 연결된 후 밀봉제(encapsulant)(6)로 카파리드와 칩 외부를 밀봉한다(도 1d 참조). 밀봉이 끝난 후, 커버필름 상에 형성된 볼랜드(9)에 솔더볼(solder ball)(7)을 장착하고, 불필요한 부분을 제거하여 제품을 완성한다(도 1e 참조). 이상과 같이 설명된 반도체 패키지 순서도를 도 2에 도시하였다.
이상 설명한 종래의 μ-BGA 패키지 공정에서는 칩 크기가 작아짐에 따라, 볼의 위치가 칩의 외곽에 위치하는 구조인 팬아웃 타입의 패키지 공정이 어려웠다. 특히 μ-BGA 용 기판 제작시 볼 랜드(9)와 볼 랜드 사이에 리드본드(lead bond)를 위한 윈도우(window) 제작이 어려웠다.
본 발명은 상기의 문제점을 해결하기 위해 리드본드를 위한 윈도우가 없어도 팬아웃 타입의 μ-BGA 패키지 제작이 가능한 μ-BGA용 기판 및 제조방법을 제공함을목적으로 한다.
도 1a 내지 도 1e는 종래의 팬아웃 타입 μ-BGA 제조 공정도로서,
도 1a는 종래 기술에 사용되는 기판을 나타내는 단면도이고,
도 1b는 상기 기판에 칩이 장착되는 단계를 나타내는 단면도이고,
도 1c는 리드본드 단계를 나타내는 단면도이고,
도 1d는 밀봉 단계를 나타내는 단면도이고,
도 1e는 볼 장착 및 단순화 단계를 나타내는 단면도이다.
도 2는 종래 기술에 의한 팬아웃 타입 μ-BGA 제조 순서도이다.
도 3은 본 발명에 의한 팬아웃 타입 μ-BGA 제조 순서도이다.
도 4a 내지 도 4c는 본 발명에 의한 μ-BGA 용 기판으로서,
도 4a는 기판의 단면도이고,
도 4b는 기판 상면의 평면도이며,
도 4c는 기판 하면의 평면도이다.
도 5a 내지 도 5c는 본 발명에 의한 팬아웃 타입 μ-BGA 제조 공정도로서,
도 5a는 기판에 칩이 장착되는 단계를 나타내는 단면도이고,
도 5b는 리드본드 단계를 나타내는 단면도이고,
도 5c는 밀봉 단계를 나타내는 단면도이다.
도 6a 및 도 6b는 본 발명에 의한 커버 필름을 나타내는 것으로,
도 6a는 커버 필름의 단면을 나타내고,
도 6b는 커버 필름의 평면을 나타낸다.
도 7a 내지 도 7c는 본 발명에 의한 팬아웃 타입 μ-BGA 제조 공정도로서,
도 7a는 커버 필름의 장착 단계를 나타내는 단면도이고,
도 7b는 볼 장착 단계를 나타내는 단면도이고,
도 7c는 단순화 단계를 나타내는 단면도이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
1:커버 필름 2:카파층
3:탄성층 4:칩
5:칩 패드 6:밀봉제
7:솔더볼 8:리드 본드용 윈도우
9:볼 랜드 10:리드패턴
11:볼 랜드용 홀
상기 목적을 달성하기 위해 본 발명은 카파층과 탄성층으로 구성되어 있고, 상기 탄성층에는 리드 본드용 윈도우와 볼랜드 및 리드 패턴이 형성되어 있는 팬아웃 타입 μ-BGA용 기판을 제공한다.
본 발명은 종래 기술과 달리 커버필름이 기판에 부착되어 있지 않고, 공정 진행 중에 커버 필름이 부착되는 것을 특징으로 한다.
또한 본 발명은 웨이퍼를 개개의 칩으로 절단하고, 절단된 칩을 기판에 장착하고, 기판에 장착된 칩 상면의 외곽에 있는 칩 패드와 카파리드를 연결시키고, 패드와 리드 프레임이 연결된 후 밀봉제로 카파리드와 칩 외부를 밀봉하고, 밀봉이 끝난 후 커버 필름을 부착하고, 커버 필름 상면의 볼랜드에 솔더볼을 장착하고, 불필요한 부분을 제거하는 것으로 이루어지는 팬아웃 타입 μ-BGA 제조 방법을 제공한다.
상기 제조 방법에 있어서, 상기 기판은 본 발명에 의한 커버필름이 부착되지 않은 것을 사용하며, 상기 커버 필름은 리드본드를 위한 윈도우가 없고 볼랜드용 홀만 형성되어 있는 것을 사용한다. 본 발명에 의한 팬아웃 타입 μ-BGA 제조 방법의 순서도를 도 3에 도시하였다.
이하 도면을 참조하며 본 발명을 구체적으로 설명하면 다음과 같다.
도 4a 내지 도 4c는 본 발명에 의한 μ-BGA 용 기판을 나타내고 있다. 종래의 기판은 커버필름(1), 카파층(2) 및 탄성층(3)으로 구성되는데 반하여, 본 발명에 의한 기판은 도 4a에 도시된 바와 같이 커버필름 없이 카파층(2)과 탄성층(3)으로만구성되어 있으며, 공정 진행 중에 커버필름을 부착하도록 되어 있다. 도 4b는 본 발명에 의한 μ-BGA 용 기판의 상면을 나타내는 평면도이고, 도 4c는 기판의 하면을 나타내는 평면도이다. 본 발명에 의한 기판의 상면에는 볼랜드(9) 및 리드본드용 윈도우(8)가 형성되어 있고 그 사이에 다수의 리드패턴(10)이 형성되어 있다.
도 5a 내지 도 5c는 본 발명에 의한 반도체 패키지 공정의 일부를 나타낸 공정도로서, 종래의 방식과 동일하게 기판에 칩(4)을 장착하고(도 5a), 칩 상면의 외곽에 있는 칩 패드(chip pad)(5)와 카파리드(copper lead)를 연결시킨다(도 5b 참조). 칩 패드(5)와 리드 프레임이 연결된 후 밀봉제(encapsulant)(6)로 카파리드와 칩 외부를 밀봉한다(도 5c).
본 발명에 의한 커버필름(1)이 도 6a 및 도 6b에 도시되어 있다. 상기 커버필름(1)은 하면에 접착제(Epoxy)(미도시)가 있고, 볼 장착을 위한 볼 랜드용 홀(11)만을 개방하도록 되어 있으며, 리드본드를 위한 윈도우가 없기 때문에 칩의 패드부 위치에 상관없이 커버필름 제작이 용이하며, 디바이스 또는 칩 크기가 변경되어도 동일한 패키지에 대해 동일 커버필름을 사용할 수 있다.
본 발명에 의한 반도체 패키지 공정의 나머지 단계가 도 7a 및 도 7c에 도시되어 있다. 밀봉제(6)로 카파리드와 칩 외부의 밀봉(도 5c 참조)이 완료된 상태에서 상기 본 발명에 의한 커버필름(1)을 붙이고(도 7a) 난 후, 기존과 동일한 방식에 의해 볼을 장착하고(도 7b), 불필요한 부분을 제거(도 7c)하여 제품을 완성한다.
이상 설명한 바와 같이 본 발명에 의하면 팬아웃 타입의 μ-BGA 패키지 제작이 가능하며, 특히 칩패드의 위치에 상관없이 μ-BGA 패키지 제작이 용이하다. 또한 디바이스 및 칩 크기에 관계없이 동일한 μ-BGA 패키지 제작시 동일 커버필름을 사용할 수 있는 장점이 있다.

Claims (4)

  1. 삭제
  2. 웨이퍼를 개개의 칩으로 절단하고;
    커버 필름이 없이 카파층과 탄성층으로만 구성되어 있고, 상기 탄성층에는 리드 본드용 윈도우와 볼랜드 및 리드 패턴이 형성되어 있는 팬아웃 타입 μ-BGA용 기판에 절단된 상기 칩을 장착하고;
    기판에 장착된 상기 칩 상면의 외곽에 있는 칩 패드와 카파리드를 연결시키고;
    상기 칩 패드와 상기 카파리드를 연결한 후 밀봉제로 상기 카파리드와 상기 칩 외부를 밀봉하고;
    리드본드를 위한 윈도우가 없고, 볼랜드용 홀만 형성되어 있는 커버 필름을 기판 상면에 부착하고;
    커버 필름 상면의 볼랜드에 솔더볼을 장착하고;
    불필요한 부분을 제거하는 것으로 이루어지는 팬아웃 타입 μ-BGA 제조 방법.
  3. 삭제
  4. 삭제
KR1019990041156A 1999-09-22 1999-09-22 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 KR100328835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990041156A KR100328835B1 (ko) 1999-09-22 1999-09-22 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041156A KR100328835B1 (ko) 1999-09-22 1999-09-22 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법

Publications (2)

Publication Number Publication Date
KR20010028752A KR20010028752A (ko) 2001-04-06
KR100328835B1 true KR100328835B1 (ko) 2002-03-15

Family

ID=19612793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041156A KR100328835B1 (ko) 1999-09-22 1999-09-22 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법

Country Status (1)

Country Link
KR (1) KR100328835B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092871A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 半導体装置
JPH1116959A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体装置
JPH1187570A (ja) * 1997-07-11 1999-03-30 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092871A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 半導体装置
JPH1116959A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体装置
JPH1187570A (ja) * 1997-07-11 1999-03-30 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20010028752A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6300685B1 (en) Semiconductor package
KR20030000529A (ko) 복수의 중앙 패드형 반도체 칩이 적층된 패키지 소자 및그 제조 방법
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2002110718A (ja) 半導体装置の製造方法
KR100328835B1 (ko) 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP3466354B2 (ja) 半導体装置
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20010056903A (ko) 칩 스케일 적층 칩 패키지와 그 제조 방법
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee