JP4579258B2 - Bga型パッケージ - Google Patents

Bga型パッケージ Download PDF

Info

Publication number
JP4579258B2
JP4579258B2 JP2007009173A JP2007009173A JP4579258B2 JP 4579258 B2 JP4579258 B2 JP 4579258B2 JP 2007009173 A JP2007009173 A JP 2007009173A JP 2007009173 A JP2007009173 A JP 2007009173A JP 4579258 B2 JP4579258 B2 JP 4579258B2
Authority
JP
Japan
Prior art keywords
substrate
hole
sealing body
package structure
type package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007009173A
Other languages
English (en)
Other versions
JP2008177345A (ja
Inventor
文正 范
欣慧 ▲黄▼
Original Assignee
力成科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股▲分▼有限公司 filed Critical 力成科技股▲分▼有限公司
Priority to JP2007009173A priority Critical patent/JP4579258B2/ja
Publication of JP2008177345A publication Critical patent/JP2008177345A/ja
Application granted granted Critical
Publication of JP4579258B2 publication Critical patent/JP4579258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明はBGA型パッケージ構造に関し、特にモルド封止剤の溢れを防止するBGA型パッケージ構造に関する。
一般にBGA型パッケージ構造はチップを守るためモルド封止体(モルド封止剤が硬化したというもの)でチップを密封する。従来のモルド封止体の形成方法としては、チップを接着した基板をモルディング方式で上下鋳型の間に置き、次にモルド封止剤を鋳型中に注入してチップを密封させる。しかし、封止作業中に基板と下鋳型との間は緊密に接合できないので、モルド封止剤の溢れ現象によるボールパッド汚染が起きて半田接合及び電気特性に影響を及ぼす。
図1に示すように、一種の周知のBGA型パッケージ構造100は、基板110、チップ120、複数のボンディングワイヤ130、モルド封止体140、及び複数の半田ボール150などを有する。基板110には、上表面111、下表面112、孔113、及び下表面112に設置される複数のボールパッド114を備える。チップ120の能動面121はダイアタッチ(die attach)材料で塗布されて基板110の上表面111に接着されている。その能動面121の上に複数のボンディングパッド123が孔内113を直線に合わせて設置されている。ボンディングワイヤ130群は孔113を通して電気的にボンディングパッド123群を基板110に接続させる。モルド封止体140は、基板110の上表面111と孔113との内に形成されて、チップ120とボンディングワイヤ130群とをそれぞれ密封し、さらにチップ120の背面122までを覆うことが可能で、完全にチップ120を密封することになる。半田ボール150群は外接合用としてボールパッド114群上に設置される。しかしながら、封止作業中に上鋳型からチップ120の背面122を圧すことができないので、基板110と下鋳型との間の接合が緊密にならず、モルド封止剤の溢れ現象を発生してボールパッド114群を汚染し、半田ボール150群を完全に基板110の上に接合することが不可能でBGA型パッケージ100の半田接合及び電気特性に影響を与える。
図2に示すように、他にもう一種の周知のBGA型パッケージ構造200は、基板210、チップ220、複数のボンディングワイヤ230、モルド封止体240、及び複数の半田ボール250を有する。基板210は、上表面211、下表面212、孔213、及び複数の下表面212に設置されるボールパッド214を備える。チップ220の能動面221を基板210の上表面に貼着し、その能動面221に複数のボンディングパッド223が孔内213を直線に合わせて設置されている。ボンディングワイヤ230群は孔213を通して電気的にボンディングパッド223群を基板210に接続させる。モルド封止体240は基板210の上表面211と孔213との内に形成されて、チップ220とボンディングワイヤ230群をそれぞれ密封し、但し、上鋳型からのモルディング(molding)を受けるため、チップ220の背面222を露出することが必要となる。半田ボール250群は外接合用としてボンディングパッド223群の上に設置されている。さらに基板210の下表面212に複数の阻止バー215を有し、それらの阻止バー215は孔213の両側にそれぞれ位置し、上鋳型からチップ220の背面222にモルディングをして、阻止バー215群が下鋳型に緊密に接合することにより、基板210と下鋳型との間の密接性を改善し得る。それによって、封止作業時にボールパッド214群に対しモルド封止剤の溢れ問題を解決することができる。ところで、上鋳型はチップ220の背面222にモルディングすることができない時、阻止バー215群の功能は著しく発揮しなくなってモルド封止剤の溢れ現象を完全に改善できない。このBGA型パッケージ構造200はベアチップ(bare chip)の実装製品だけに適用し、全面にチップを密封する必要がある場合には、モルド封止剤の溢れを防止することに対し実際にあまり役に立たない。
本発明の主な目的は一種のBGA型パッケージ構造を提供し、このBGA型パッケージ構造は、基板中央に位置する孔の近くに設計を少々変化することによって基板の下表面にモルド封止剤の溢れるのを確実に阻止することができる。
本発明のもう一つの目的は一種のBGA型パッケージ構造を提供し、このBGA型パッケージ構造は、基板上に孔の近くに障碍物を設置することによって基板の下表面にモルド封止剤の溢れるのを確実に阻止することができる。
本発明の問題を下述の技術を採用して解決する。本発明による一種のBGA型パッケージ構造は、基板、チップ、複数のボンディングワイヤ、モルド封止体、及び複数の半田ボールを有する。基板は上表面、下表面、及び孔を備える。チップは基板の上表面に設置され且つ孔内を直線に合わせる複数のボンディングパッドを有する。ボンディングワイヤ群は孔を通して電気的にボンディングパッド群を基板に接続する。モルド封止体は第1封止体と少なくとも一つの第2封止体とを有し、その第1封止体は基板の上表面に形成されてチップを密封し、その第2封止体は孔内と基板の下表面の一部とに形成されてボンディングワイヤ群を密封する。そして、半田ボール群は基板の下表面に設置されている。さらに、小口が基板上の孔の近くに形成され、この小口の径は孔の平均口径よりも狭くなるので、孔の周りに流れるモルド封止剤の速度を緩める効果を得ることができる。他にもう1つの実施例には、障碍物を用いて基板上の孔の近くに小さい径の小口を形成することができる。
上述のBGA型パッケージ構造において、その第2封止体の両端はそれぞれその第1封止体に連結され第1封止体と一体になっている。
上述のBGA型パッケージ構造において、その第1封止体は長立方体になっても良い。
上述のBGA型パッケージ構造において、孔は基板上のセンターラインに位置されることができる。
上述のBGA型パッケージ構造において、小口の両側辺は略垂直の端面又は一部が傾斜した略垂直の端面に形成されていても良い。
上述のBGA型パッケージ構造において、小口の両側辺は鋭角状又は曲面状に形成されていても良い。
本発明の第一実施例によるBGA型パッケージ構造は、図3がそのBGA型パッケージ構造の孔断面を示す断面図であり、図4はそのBGA型パッケージ構造の小口断面を示す断面図であり、図5はダイアタッチ作業を行った後且つ封止作業を行う前のBGA型パッケージ構造の基板の下表面を示す平面図であり、図6は封止作業を行った後のBGA型パッケージ構造の基板の下表面を示す平面図であり、図7はモルド封止剤を注入する時にBGA型パッケージ構造の孔に沿う断面図である。
図3と図4とに示すように、BGA型パッケージ構造300は、主に基板310、チップ320、複数のボンディングワイヤ330、モルド封止体340、及び複数の半田ボール350を有する。基板310は、上表面311、下表面312、及び少なくとも一つの孔313を有し、さらに半田ボール350の接合用として下表面312に設置される複数のボールパッド314を有する。第一実施例では、孔313は基板310上のセンターラインに位置しても良い(図5参照)。
再び図3に示すように、チップ320は能動面321と背面322とを備え、既知のダイアタッチ材料から成るダイアタッチ層を用いてチップ320を基板310の上表面311に接着し、又はチップ電極用として複数のボンディングパッド323が能動面321上に設置されている。一方、チップ320上のボンディングパッド323群が孔313の内を直線に合わせるため、ダイアタッチ作業する際にチップ320の能動面321を基板310に向けて、そして、ボンディングワイヤ330群を用い孔313を通して電気的にボンディングパッド323群を基板310に接続させることができる。
図3及び図4に示すように、モルド封止体340は第1封止体341と少なくとも一つの第2封止体342を備え、第1封止体341が基板310の上表面311に形成されてチップ320を密封する。第一実施例では、第1封止体341はチップ320の背面322までを覆っている。また、図5及び図6に示すように、第2封止体342は孔の内313と基板310の下表面312の一部とに形成されてボンディングワイヤ330群を密封する。第一実施例では、第1封止体341は第2封止体342になっても良い。図7をも参考にして、第2封止体342の両端はそれぞれ第1封止体341に連結され第1封止体341と一体になることが望ましくて、モルド封止剤の注入で第1封止体341を形成する際、孔313の内と基板310の下表面312の一部とに第2封止体342を同時に形成することが可能である。
図4に示すように、半田ボール350群は、基板310の下表面312のボンディングパッド323群に接合されている。実際な応用では、半田ボール350群のリフロー処理によりBGA型パッケージ構造300は外部PCB(図に示していない)と接合することができる。
また、図5に示すように、基板310上の孔313の近くに小口316が形成され、小口316の径は孔313の平均口径よりも狭くなって、孔313の周りに流れるモルド封止剤340の速度を緩めることが可能となり、即ち、第2封止体342の形成を遅らせることによって上下鋳型の圧力差を生じてモルド封止剤340の溢れを防止することができる(説明は後にする)。第一実施例では、小口316の両側辺317は「 > < 」形状すなわち鋭角状の端部、又は「 ) ( 」形状すなわち曲面状の端部として形成されていも良い。
また、そのBGA型パッケージ構造300において、基板310上の孔313の近くに小口316を形成することにより、小口316の内で(第2封止体342であり)流れるモルド封止剤340の速度が緩められる。図7に示すように、小口316の内で流れるモルド封止剤340の速度が基板310の上表面311(第1封止体341であり)で流れるモルド封止剤340の速度よりも遅くなることから、上鋳型のモルド圧力は下鋳型の圧力よりも大きくなり、基板310に対して、基板310の上表面311に形成されるモルド封止剤340から圧力を受けることで、基板310の下表面312が下鋳型(図に示していない)にもっと緊密に接合でき、基板310のボールパッド314群と下鋳型との間に良好な接合性が得られる。ゆえに、封止作業する際、モルド封止剤340はボールパッド314までに溢れることなく、モルド封止剤の溢れを防止する効果が達成でき、且つチップ320を完全に密封することもできる。従って、次の作業に対し、半田ボール350群がボールパッド314上に配置されて良好な半田接合を確保することができ、実装された後のBGA型パッケージ構造300では電気接続に高い信頼性が得られる。
図8及び図9は本発明の第二実施例によるBGA型パッケージ構造を示し、第一実施例に説明したBGA型パッケージ構造とはほぼ同様な構造であり、チップ、ボンディングワイヤ、モルド封止体、及び半田ボールなどの図号をそのまま使ってもう一度説明する必要がない。第二実施例のBGA型パッケージ構造の基板370は上表面、下表面372及び少なくとも一つの孔373を有し、孔373はチップ320のボンディングパッド323群を露出している。基板370上の孔373の近くに小口376が形成され、孔373の平均口径よりも小口376の径が狭くなることで、孔373の周囲に流れるモルド封止剤340の速度を遅らせて上下鋳型の圧力差を生じることにより、実装する時に基板370の下表面372と下鋳型との間の接合性を向上させてモルド封止剤の溢れを防止することが可能となる。第二実施例では、小口376の両側辺377は、「 〕〔 」形状すなわち一部が傾斜した略垂直の端面、または「 ] [ 」形状すなわち略垂直の端面に形成されていても良い。基板370の下表面372にさらに複数のボールパッド374が半田ボールの接合用として設置されている。
また、図10及び図11を参考にして、本発明の第三実施例によるBGA型パッケージ構造400を説明する。このBGA型パッケージ構造400は、主要に基板410、チップ420、複数のボンディングワイヤ430、モルド封止体440、及び複数の半田ボール450などを有する。基板410は上表面411、下表面412、及び少なくとも一つの孔413を有し、基板410の下表面412にさらに複数のボールパッド414が半田ボール450群の接合用として設置されている。
次に、図10に示すように、チップ420は、基板410の上表面411に設置され且つ孔413の内を直線に合わせる複数のボンディングパッド423を有し、それらのボンディングパッド423はチップ420の能動面421に設置されている。そして、ボンディングワイヤ430群は孔413を通してボンディングパッド423群を基板410に電気的に接続させる。
モルド封止体440は第1封止体441と少なくとも一つの第2封止体442とを備え、第1封止体441は基板410の上表面411に形成されてチップ420を密封する。チップ420の背面は第1封止体441の一部になっている。第2封止体442は孔413の内と基板410の下表面412の一部に形成されてボンディングワイヤ430群を密封する。半田ボール450群は、BGA型パッケージ構造400の外接用として基板410の下表面412のボールパッド414群に接合されている。
また、図11に示すように、基板410上の孔413の近くに小口416を形成するため障碍物418を設置し、その小口416の径が孔413の口径よりも小さくなることで、孔413の周りに流れるモルド封止剤440の速度が遅くなって、ボールパッド414群と下鋳型との接合性を有効に改善して実装する時にモルド封止剤の溢れ問題を十分に解決することができる。また、図11に参考して、その障碍物418は、製造コストを減らすためダイアタッチ層460の一部にしても良い。第三実施例には、ダイアタッチ層460を介してチップ420の能動面421を基板410の上表面411に接着させることができる。また、障碍物418は他種の塗布剤から成っても良い。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
周知のBGA型パッケージ構造の断面図である。 他の周知のBGA型パッケージ構造の断面図である。 本発明の第一実施例によるBGA型パッケージ構造の孔の断面を示す断面図である。 本発明の第一実施例によるBGA型パッケージ構造の小口の断面を示す断面図である。 本発明の第一実施例によるBGA型パッケージ構造において、ダイアタッチ作業後、封止作業前の基板の下表面を示す平面図である。 本発明の第一実施例によるBGA型パッケージ構造において、封止作業後の基板の下表面を示す平面図である。 本発明の第一実施例によるBGA型パッケージ構造において、モルド封止剤注入時の孔に沿う断面図である。 本発明の第二実施例によるBGA型パッケージ構造において、ダイアタッチ作業後、封止作業前の基板の下表面を示す平面図である。 本発明の第二実施例によるBGA型パッケージ構造において、封止作業後の基板の下表面を示す平面図である。 本発明の第三実施例によるBGA型パッケージ構造の孔の断面を示す断面図である。 本発明の第三実施例によるBGA型パッケージ構造の小口の断面を示す断面図である。
300 BGA型パッケージ構造、310 基板、311 上表面、312 下表面、313 孔、314 ボールパッド、316 小口、317 側辺、320 チップ、321 能動面、322 背面、323 ボンディングパッド、330 ボンディングワイヤ、340 モルド封止体、341 第1封止体、342 第2封止体、350 半田ボール、360 ダイアタッチ層、370 基板、372 下表面、373 孔、374 ボールパッド、376 小口、377 側辺、400 BGA型パッケージ構造、410 基板、411 上表面、412 下表面、413 孔、414 ボールパッド、416 小口、418 障碍物、420 チップ、421 能動面、422 背面、423 ボンディングパッド、430 ボンディングワイヤ、440 モルド封止体、441 第1封止体、442 第2封止体、450 半田ボール、460 ダイアタッチ層

Claims (12)

  1. 上表面、下表面、及び上表面と下表面とを板厚方向に通じる孔を有する基板と、
    基板の上表面に配置され、孔の位置に対応して設けられる複数のボンディングパッドを有するチップと、
    孔を通り複数のボンディングパッドを基板に電気的に接続する複数のボンディングワイヤと、
    板の上表面に形成されてチップを密封する第1封止体と、孔と基板の下表面の一部とに跨って設けられ、複数のボンディングワイヤを密封する第2封止体とを有するモルド封止体と、
    基板の下表面に形成される複数の半田ボールと、を備え、
    基板は、孔を形成する基板の一方の内壁と他方の内壁との間の距離が孔の他の部分よりも狭い小口を孔の一部に有し、この小口は、孔を流れるモルド封止体の速度を遅らせることが可能であること
    を特徴とするBGA型パッケージ構造。
  2. 前記孔に沿って略直方体状に形成された前記第2封止体の長手方向の両端はそれぞれ第1封止体に連結され、第2封止体と第1封止体とが一体になっていることを特徴とする請求項1に記載のBGA型パッケージ構造。
  3. 前記第1封止体は略直方体状であることを特徴とする請求項1に記載のBGA型パッケージ構造。
  4. 前記孔は基板上のセンターラインに位置していることを特徴とする請求項1に記載のBGA型パッケージ構造。
  5. 前記小口を形成する基板の内壁は、上表面および下表面に略垂直又は上表面および下表面に対して傾斜した面を一部に含み上表面および下表面に略垂直に形成されていることを特徴とする請求項1に記載のBGA型パッケージ構造。
  6. 前記小口を形成する基板の内壁は、前記孔の延びる方向に鋭角状又は曲面状に形成されていることを特徴とする請求項1に記載のBGA型パッケージ構造。
  7. 上表面、下表面、及び上表面と下表面とを板厚方向に通じる孔を有する基板と、
    基板の上表面に配置され、孔の位置に対応して設けられる複数のボンディングパッドを有するチップと、
    孔を通り複数のボンディングパッドを基板に電気的に接続する複数のボンディングワイヤと、
    板の上表面に形成されてチップを密封する第1封止体と、孔と基板の下表面の一部とに跨って設けられ、複数のボンディングワイヤを密封する第2封止体とを有するモルド封止体と、
    基板の下表面に形成される複数の半田ボールと、
    基板の上表面と孔とに跨って設けられる障碍物と、を備え、
    障碍物は、孔を形成する基板の一方の内壁と他方の内壁との間の距離が孔の他の部分よりも狭い小口を孔の一部に形成し、この小口は、孔を流れるモルド封止体の速度を遅らせることが可能であること
    を特徴とするBGA型パッケージ構造。
  8. 障碍物は、基板の上表面とチップとを接着するダイアタッチ層の一部であることを特徴とする請求項7に記載のBGA型パッケージ構造。
  9. 前記ダイアタッチ層を介してチップを基板に接着させることを特徴とする請求項8に記載のBGA型パッケージ構造。
  10. 直方体状の前記第2封止体の長手方向の両端はそれぞれ第1封止体に連結され、第2封止体と第1封止体とが一体になっていることを特徴とする請求項7に記載のBGA型パッケージ構造。
  11. 前記第1封止体直方体状であることを特徴とする請求項7に記載のBGA型パッケージ構造。
  12. 前記孔は基板上のセンターラインに位置していることを特徴とする請求項7に記載のBGA型パッケージ構造。
JP2007009173A 2007-01-18 2007-01-18 Bga型パッケージ Expired - Fee Related JP4579258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007009173A JP4579258B2 (ja) 2007-01-18 2007-01-18 Bga型パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009173A JP4579258B2 (ja) 2007-01-18 2007-01-18 Bga型パッケージ

Publications (2)

Publication Number Publication Date
JP2008177345A JP2008177345A (ja) 2008-07-31
JP4579258B2 true JP4579258B2 (ja) 2010-11-10

Family

ID=39704157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009173A Expired - Fee Related JP4579258B2 (ja) 2007-01-18 2007-01-18 Bga型パッケージ

Country Status (1)

Country Link
JP (1) JP4579258B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110092045A (ko) 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
WO2014022675A1 (en) * 2012-08-02 2014-02-06 Tessera, Inc. Multiple die face-down stacking for two or more die
JP2014116513A (ja) * 2012-12-11 2014-06-26 Denso Corp 電子装置
KR102084542B1 (ko) * 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053094A (ja) * 1999-08-10 2001-02-23 Towa Corp 樹脂封止方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053094A (ja) * 1999-08-10 2001-02-23 Towa Corp 樹脂封止方法及び装置

Also Published As

Publication number Publication date
JP2008177345A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
US6177724B1 (en) Semiconductor device
US7659531B2 (en) Optical coupler package
JP2002151554A (ja) 半導体装置
US20090032977A1 (en) Semiconductor device
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US20100140786A1 (en) Semiconductor power module package having external bonding area
JP4579258B2 (ja) Bga型パッケージ
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지
US20060103021A1 (en) BGA package having substrate with exhaust hole
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2008053612A (ja) 半導体パッケージ
JP2001189406A (ja) ウェーハレベルパッケージ
KR20010002843A (ko) 몰드형 웨이퍼 레벨 패키지
JP5170122B2 (ja) 半導体装置の製造方法
KR100345164B1 (ko) 스택 패키지
JP2010118712A (ja) Qfnパッケージの製造方法
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
TWI326907B (en) Ball grid array package for preventing mold flash
KR20020012053A (ko) 볼 그리드 어레이 패키지
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR100345162B1 (ko) 볼 그리드 어레이 패키지
KR100379085B1 (ko) 반도체장치의봉지방법
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees