JP2002151554A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002151554A
JP2002151554A JP2001013869A JP2001013869A JP2002151554A JP 2002151554 A JP2002151554 A JP 2002151554A JP 2001013869 A JP2001013869 A JP 2001013869A JP 2001013869 A JP2001013869 A JP 2001013869A JP 2002151554 A JP2002151554 A JP 2002151554A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
lead
electrode
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001013869A
Other languages
English (en)
Other versions
JP3602453B2 (ja
Inventor
Akira Fukumizu
彰 福泉
Yoshihiro Nakajima
嘉啓 中嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001013869A priority Critical patent/JP3602453B2/ja
Priority to TW090121172A priority patent/TW511199B/zh
Priority to EP01120570A priority patent/EP1191589A3/en
Priority to US09/941,744 priority patent/US6849930B2/en
Priority to KR1020010053366A priority patent/KR20020018618A/ko
Publication of JP2002151554A publication Critical patent/JP2002151554A/ja
Application granted granted Critical
Publication of JP3602453B2 publication Critical patent/JP3602453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】チップ電極とリードフレームを接続する金属板
と封止樹脂との密着性を向上することにより、また、リ
ード端子と金属板との接合に用いられる導電性接合材
が、金属板とリード端子との接合範囲以外に流出するこ
とを防止することにより、半導体装置の信頼性の向上を
図る。さらに、金属板を精度良く搭載することを課題と
する。 【解決手段】半導体チップ３０のソース電極３２とリー
ドフレーム６０のソース端子６６とを銅板５１によって
電気的に接続し、樹脂封止されてなる半導体装置（プラ
スチックパッケージ）３において、銅板の表面を粗し加
工してモールド樹脂８との密着性を向上した。また、ソ
ース端子６６に段部６７を設けて導電ペースト６の流出
を防止した。爪部５８をリードフレーム６０に嵌合させ
る構造とした（図８）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂モールドされ
てなる半導体装置、すなわち、プラスチックパッケージ
に関し、特に、半導体チップの電極とリード端子との間
を、銅などからなる金属板によって電気的に接続したプ
ラスチックパッケージに関する。
【０００２】
【従来の技術】樹脂モールドされてなる半導体装置、す
なわち、プラスチックパッケージは、半導体チップ（ペ
レット又はダイともいう。）と、外部端子を形成するリ
ードフレーム等の配線材と、前記配線材にボンディング
された前記半導体チップ及びインナーリードを封止する
封止樹脂とを備えてなる。配線材としては、リードフレ
ームのほかテープキャリア（フィルムキャリア）や、プ
リント配線板等が用いられている。封止樹脂としてはエ
ポキシ樹脂が主流となっている。
【０００３】半導体チップの電極と配線材のリード端子
との間を電気的に接続する方法として、従来よりワイヤ
ボンディング法が多用されている。図９は、ワイヤボン
ディング法による従来の一例の半導体装置１を示す図で
ある。図９（ａ）は平面図、図９（ｂ）は図９（ａ）に
おけるＡ−Ａ線断面図である。図９に示すようにこの半
導体装置１は、ＭＯＳＦＥＴを構成する半導体チップ１
０をリードフレーム２０に搭載、接合し、ボンディング
ワイヤ７によって電気的接続をとり、モールド樹脂８に
よって封止した８ピンＳＯＰである。半導体チップ１０
は上面にゲート電極１１及び３つのソース電極１２を有
し、底面にドレイン電極（図示せず）を有する。リード
フレーム２０は、パッケージの相対する２つの側部に突
設されるリードを備えており、図９（ａ）左側部には、
４本のドレインリード２１、図９（ａ）右側部には１本
のゲートリード２２及び３本のソースリード２３を備え
る。ドレインリード２１はパッケージ内部において一体
形成されており、それによりアイランド部２４が構成さ
れる。ゲートリード２２はパッケージ内部においてイン
ナーリード端子部（以下、ゲート端子という。）２５を
有する。３つのソースリード２３のそれぞれはパッケー
ジ内部においてインナーリード端子部（以下、ソース端
子という。）２６を有する。半導体チップ１０はアイラ
ンド部２４にダイボンド材９を介して接着され、そのド
レイン電極（図示せず）がアイランド部２４に電気的に
接続される。半導体チップ１０の上面上のゲート電極１
１とリードフレーム２０のゲート端子２５とはボンディ
ングワイヤ７により接続される。また、ソース電極１２
とリードフレーム２０のソース端子２６とはボンディン
グワイヤ７により接続される。半導体チップ１０、イン
ナーリード（アイランド部２４、ゲート端子２５、ソー
ス端子２６を含む。）及びボンディングワイヤ７は、モ
ールド樹脂８によって封止され、パッケージングされ
る。
【０００４】以上の半導体装置１は、大電流用途のパワ
ートランジスタの例であり、低抵抗化を図るためソース
電極１２とゲート端子２５との間をできるだけ多くの金
線等のボンディングワイヤ７により接続している。しか
し、金線等の高価な細い金属線によるワイヤボンディン
グ法では、製造コストが大幅にアップするばかりか、細
い金属線に断線が発生することで、大電流用には適しな
い等の問題があり、近時、大電流用途のパワートランジ
スタ等においては、銅などからなる金属板によって接続
する方法が提案されている（特開平８−１４８６２３号
公報）。金属線に比較して、金属板は、断面積を大きく
とれるため、抵抗の低減、放熱性の向上等の利点が認め
られる。
【０００５】
【発明が解決しようとする課題】しかし、金属板によっ
て半導体チップの電極と配線材のリード端子との間を電
気的に接続するプラスチックパッケージにおいては、以
下のような問題があった。
【０００６】まず、金属板によって半導体チップの電極
と配線材のリード端子との間を電気的に接続するプラス
チックパッケージの適用例につき説明する。図１０は、
金属板接続による半導体装置２を示す図である。図１０
（ａ）は平面図、図１０（ｂ）は図１０（ａ）における
Ｂ−Ｂ線断面図である。図１０に示すようにこの半導体
装置２は、ＭＯＳＦＥＴを構成する半導体チップ３０を
リードフレーム４０に搭載、接合し、ボンディングワイ
ヤ７及び銅板等の金属板５０によって電気的接続をと
り、モールド樹脂８によって封止した８ピンＳＯＰであ
る。半導体チップ３０は上面にゲート電極３１及び単一
の大面積のソース電極３２を有し、底面にドレイン電極
（図示せず）を有する。リードフレーム４０は、パッケ
ージの相対する２つの側部に突設されるリードを備えて
おり、図１０（ａ）左側部には、４本のドレインリード
４１、図１０（ａ）右側部には１本のゲートリード４２
及び３本のソースリード４３を備える。ドレインリード
４１はパッケージ内部において一体形成されており、そ
れによりアイランド部４４が構成される。ゲートリード
４２はパッケージ内部においてゲート端子４５を有す
る。３つのソースリード４３はパッケージ内部において
一体形成され単一の幅広のソース端子４６を有する。半
導体チップ３０はアイランド部４４にダイボンド材９を
介して接着され、そのドレイン電極（図示せず）がアイ
ランド部４４に電気的に接続される。半導体チップ３０
の上面上のゲート電極３１とリードフレーム４０のゲー
ト端子４５とはボンディングワイヤ７により接続され
る。ソース電極３２とリードフレーム４０のソース端子
４６とは銅からなる金属板５０により接続される。金属
板５０は、導電ペースト６を介してその一端がソース電
極３２に、他端がソース端子４６に接合され、ソース電
極３２とソース端子４６とを電気的に接続する。半導体
チップ３０、インナーリード（アイランド部４４、ゲー
ト端子４５、ソース端子４６を含む。）、ボンディング
ワイヤ７及び金属板５０は、モールド樹脂８によって封
止され、パッケージングされる。図１０に示すように金
属板５０は、パッケージの外形寸法の半分程度の幅に形
成され、金線に比較して極度に断面積が大きくとられて
いる。これによりパッケージの低抵抗化が図られる。
【０００７】半導体装置はパッケージングされた後、実
装時、使用時において温度・湿度・圧力等の変化を伴う
厳しい環境下におかれる。半導体装置が温度変化を繰り
返し受けることにより、金属板と封止樹脂との熱膨張係
数差に起因する熱応力により、金属板と封止樹脂との接
合が破壊され、金属板が樹脂から剥離した状態になる場
合がある。その剥離した界面を通じて、水分や、腐食性
ガスが侵入し、半導体チップを腐食するという不具合が
発生する。その結果、半導体装置の信頼性を低下させ
る。金属線を用いた場合には、そのような封止樹脂との
剥離が生じても金線の断面積が小さいため、水分やガス
の侵入経路が比較的狭く、半導体装置の信頼性を害する
ほど金属線と封止樹脂との界面を通じて水分やガスが侵
入することは少ない。しかし、金属板は金属線に比較し
て断面積が大きく、また、低抵抗化や放熱性向上の要請
により意図的に断面積を大きくされ、封止樹脂との接触
面積が自ずと大きくなるため、水分やガスの侵入経路が
幅広になり、水分やガスの侵入によって半導体装置の信
頼性が害されるという問題が生じ易い。
【０００８】また、リード端子と金属板との接合に半田
ペーストや樹脂系導電ペーストが用いられるが、金属板
とリード端子との接合範囲以外に半田ペーストや導電ペ
ーストが流れてしまうことがある。半田ペーストや導電
ペーストがリード端子からリード延設方向にリード上を
流動し、リード端子からパッケージ外周位置や外周付近
までに亘り広がった場合等には、導電ペースト等が封止
樹脂の接着性を低下させ、封止樹脂の剥離を発生させ
る。そのため、外部からの水分、ガス等の侵入を容易に
してしまい、半導体チップを腐食する結果、半導体装置
の信頼性を低下させるという問題がある。
【０００９】一方、金属板を精度良く半導体チップの電
極及びリード端子上に搭載することが望まれる。
【００１０】本発明は以上の従来技術における問題に鑑
みてなされたものであって、半導体チップの電極とリー
ド端子との間を、銅などからなる金属板によって電気的
に接続し、樹脂封止されてなる半導体装置（プラスチッ
クパッケージ）に関し、金属板と封止樹脂との密着性を
向上することにより、封止樹脂による密閉性（封止性）
を向上し、半導体装置の信頼性の向上を図ることを課題
とする。また、リード端子と金属板との接合に用いられ
る導電性接合材が、金属板とリード端子との接合範囲以
外に、特にリード上をパッケージ外方に流れ広がること
を防止することにより、リードと封止樹脂との密着性、
封止樹脂による密閉性（封止性）を向上し、半導体装置
の信頼性の向上を図ることを課題とする。さらに、金属
板を精度良く半導体チップの電極及びリードフレームの
リード端子上に精度良く容易に搭載することができる半
導体装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】前記課題を解決する本出
願の第１の発明は、電極を有する半導体チップと、リー
ド端子を有する配線材と、前記電極と前記リード端子と
の間を電気的に接続する金属板と、前記半導体チップ、
前記配線材の一部及び前記金属板を封止する封止樹脂と
を備える半導体装置において、粗面化された前記金属板
の表面が前記封止樹脂と接合されてなることを特徴とす
る半導体装置である。かかる構成とすることにより、金
属板の表面が粗面化されているので、金属板と封止樹脂
との密着性が向上し、封止樹脂による密閉性（封止性）
が向上し、半導体装置の信頼性が向上する。
【００１２】また、本出願の請求項２に記載の発明は、
電極を有する半導体チップと、リード端子を有する配線
材と、前記電極と前記リード端子との間を電気的に接続
する金属板と、前記半導体チップ、前記配線材の一部及
び前記金属板を封止する封止樹脂とを備える半導体装置
において、ディンプル加工された前記金属板の表面が前
記封止樹脂と接合されてなることを特徴とする半導体装
置である。かかる構成とすることにより、金属板の表面
がディンプル加工されているので、金属板と封止樹脂と
の密着性が向上し、封止樹脂による密閉性（封止性）が
向上し、半導体装置の信頼性が向上する。
【００１３】また、本出願の請求項３に記載の発明は、
請求項１又は２に記載の半導体装置において、前記金属
板と前記電極及び前記リード端子とは前記金属板に施さ
れた部分メッキを介して接合し、前記封止樹脂は前記金
属板の素材に接合することを特徴とする。かかる構成と
することにより、リード端子と金属板との接合に用いら
れる導電性接合材がリード上をパッケージ外方に流れ広
がることが防止でき、リードと封止樹脂との密着性、封
止樹脂による密閉性（封止性）が向上し、半導体装置の
信頼性が向上する。
【００１４】また、本出願の請求項４に記載の発明は、
電極を有する半導体チップと、リード端子を有するリー
ドフレームと、前記電極と前記リード端子との間を電気
的に接続する金属板と、前記半導体チップ、前記配線材
の一部及び前記金属板を封止する封止樹脂とを備える半
導体装置において、前記リード端子は金属板側に向かっ
て凹となる段部を有し、前記リード端子と前記金属板と
が前記段部に塗布された導電性接合材を介して接合され
てなることを特徴とする半導体装置である。かかる構成
とすることにより、導電性接合材がリード上を流れ出し
広がることが防止でき、リードと封止樹脂との密着性、
封止樹脂による密閉性（封止性）が向上し、半導体装置
の信頼性が向上する。
【００１５】また、本出願の請求項５に記載の発明は、
電極を有する半導体チップと、リード端子を有するリー
ドフレームと、前記電極と前記リード端子との間を電気
的に接続する金属板と、前記半導体チップ、前記配線材
の一部及び前記金属板を封止する封止樹脂とを備える半
導体装置において、前記金属板に設けられた爪部が前記
リードフレームに嵌合されてなることを特徴とする半導
体装置である。かかる構成とすることにより、導電性接
合材がリード上を流出したとしても、その流れが溝部に
よって堰き止められ、その結果として封止樹脂とリード
との密着性が損なわれることなく、半導体装置の信頼性
が向上する。
【００１６】また、本出願の請求項６に記載の発明は、
電極を有する半導体チップと、リード端子を有する配線
材と、前記電極と前記リード端子との間を電気的に接続
する金属板と、前記半導体チップ、前記配線材の一部及
び前記金属板を封止する封止樹脂とを備える半導体装置
において、粗面化された前記金属板の表面が前記封止樹
脂と接合されており、前記金属板が前記電極と前記リー
ド端子との間に少なくとも一以上の折り曲げ部を有し、
前記金属板と前記電極及び前記リード端子とは前記金属
板に施された部分メッキを介して接合し、前記部分メッ
キが前記金属板と前記電極及び前記リード端子との接合
部分にのみ施されていることを特徴とする半導体装置で
ある。かかる構成とすることにより、金属板の表面が粗
面化されているので、金属板と封止樹脂との密着性が向
上し、封止樹脂による密閉性（封止性）が向上し、半導
体装置の信頼性が向上する。また、金属板と電極及びリ
ード端子とが部分銀メッキを介して接合されているの
で、金属板の酸化が防止でき、電極及びリード端子との
接触抵抗を低下することができる。
【００１７】また、本出願の請求項７に記載の発明は、
電極を有する半導体チップと、リード端子を有する配線
材と、前記電極と前記リード端子との間を電気的に接続
する金属板と、前記半導体チップ、前記配線材の一部及
び前記金属板を封止する封止樹脂とを備える半導体装置
において、ディンプル加工された前記金属板の表面が前
記封止樹脂と接合されており、前記金属板が前記電極と
前記リード端子との間に少なくとも一以上の折り曲げ部
を有し、前記金属板と前記電極及び前記リード端子とは
前記金属板に施された部分メッキを介して接合し、前記
部分メッキが前記金属板と前記電極及び前記リード端子
との接合部分にのみ施されていることを特徴とする半導
体装置である。かかる構成とすることにより、金属板の
表面がディンプル加工されているので、金属板と封止樹
脂との密着性が向上し、封止樹脂による密閉性（封止
性）が向上し、半導体装置の信頼性が向上する。また、
金属板と電極及びリード端子とが部分銀メッキを介して
接合されているので、金属板の酸化が防止でき、電極及
びリード端子との接触抵抗を低下することができる。
【００１８】また、本出願の請求項８に記載の発明は、
電極を有する半導体チップと、リード端子を有する配線
材と、前記電極と前記リード端子との間を電気的に接続
する金属板と、前記半導体チップ、前記配線材の一部及
び前記金属板を封止する封止樹脂とを備える半導体装置
において、粗面化された前記金属板の表面が前記封止樹
脂と接合されており、前記金属板が前記電極と前記リー
ド端子との間に少なくとも一以上の折り曲げ部を有し、
前記金属板と前記電極及び前記リード端子とは前記金属
板に施された部分メッキを介して接合し、前記金属板の
前記電極及び前記リード端子と接合していない部分には
メッキが施されていないことを特徴とする半導体装置で
ある。かかる構成とすることにより、金属板の表面が粗
面化されているので、金属板と封止樹脂との密着性が向
上し、封止樹脂による密閉性（封止性）が向上し、半導
体装置の信頼性が向上する。また、金属板と電極及びリ
ード端子とが部分銀メッキを介して接合されているの
で、金属板の酸化が防止でき、電極及びリード端子との
接触抵抗を低下することができる。
【００１９】また、本出願の請求項９に記載の発明は、
電極を有する半導体チップと、リード端子を有する配線
材と、前記電極と前記リード端子との間を電気的に接続
する金属板と、前記半導体チップ、前記配線材の一部及
び前記金属板を封止する封止樹脂とを備える半導体装置
において、ディンプル加工された前記金属板の表面が前
記封止樹脂と接合されており、前記金属板が前記電極と
前記リード端子との間に少なくとも一以上の折り曲げ部
を有し、前記金属板と前記電極及び前記リード端子とは
前記金属板に施された部分メッキを介して接合し、前記
金属板の前記電極及び前記リード端子と接合していない
部分にはメッキが施されていないことを特徴とする半導
体装置である。かかる構成とすることにより、金属板の
表面がディンプル加工されているので、金属板と封止樹
脂との密着性が向上し、封止樹脂による密閉性（封止
性）が向上し、半導体装置の信頼性が向上する。また、
金属板と電極及びリード端子とが部分銀メッキを介して
接合されているので、金属板の酸化が防止でき、電極及
びリード端子との接触抵抗を低下することができる。
【００２０】また、本出願の請求項１０に記載の発明
は、請求項６〜９のいずれか１項に記載の半導体装置に
おいて、前記リード端子は金属板側に向かって凹となる
段部を有し、前記リード端子と前記金属板とが前記段部
に塗布された導電性接合材を介して接合されてなること
を特徴とする。かかる構成とすることにより、導電性接
合剤がリード上を流れ出し広がることが防止でき、リー
ドと封止樹脂との密着性、封止樹脂による密閉性（封止
性）が向上し、半導体装置の信頼性が向上する。
【００２１】また、本出願の請求項１１に記載の発明
は、請求項６〜１０のいずれか１項に記載の半導体装置
において、前記金属板に設けられた爪部が前記リードフ
レームに嵌合されてなることを特徴とする。かかる構成
とすることにより、導電性接合材がリード上を流出した
としても、その流れが溝部によって堰き止められ、その
結果として封止樹脂とリードとの密着性が損なわれるこ
となく、半導体の信頼性が向上する。
【００２２】また、本出願の請求項１２に記載の発明
は、請求項６〜１１のいずれか１項に記載の半導体装置
において、前記金属板の折り曲げ部に、前記リード端子
の延設方向と交叉する方向に溝が形成されていることを
特徴とする。かかる構成とすることにより、半導体装置
の製造に際して金属板を折り曲げることが容易となり、
結果として半導体装置の製造が容易なものとなる。ま
た、金属板と封止樹脂との密着性が更に向上し、封止樹
脂による密閉性（封止性）が更に向上する。
【００２３】また、本出願の請求項１３に記載の発明
は、請求項１２に記載の半導体装置において、前記溝
が、前記金属板の折り曲げ部の凹面側に形成されている
ことを特徴とする。かかる構成とすることにより、半導
体装置の製造に際して金属板を折り曲げることが更に容
易となり、封止樹脂による密閉性（封止性）が更に向上
する。
【００２４】また、本出願の請求項１４に記載の発明
は、請求項６〜１３のいずれか１項に記載の半導体装置
において、前記リード端子の前記金属板との接合部分に
部分メッキが施されていることを特徴とする。かかる構
成とすることにより、金属板の酸化防止効果が更に向上
する。
【００２５】また、本出願の請求項１５に記載の発明
は、電極を有する半導体チップと、リード端子を有する
配線材と、前記電極と前記リード端子との間を電気的に
接続する金属板と、前記半導体チップ、前記配線材の一
部及び前記金属板を封止する封止樹脂とを備える半導体
装置において、粗面化された前記金属板の表面が前記封
止樹脂と接合されており、リード端子に、延設方向と交
叉する方向に溝が形成されていることを特徴とする半導
体装置である。かかる構成とすることにより、金属板の
表面が粗面化されているので、金属板と封止樹脂との密
着性が向上し、封止樹脂による密閉性（封止性）が向上
し、半導体装置の信頼性が向上する。また、溝部が形成
されているので、導電性接合材がリード上を流出したと
しても、その流れが溝部によって堰き止められ、その結
果として封止樹脂とリードとの密着性が損なわれること
なく半導体の信頼性が向上する。
【００２６】また、本出願の請求項１６に記載の発明
は、電極を有する半導体チップと、リード端子を有する
配線材と、前記電極と前記リード端子との間を電気的に
接続する金属板と、前記半導体チップ、前記配線材の一
部及び前記金属板を封止する封止樹脂とを備える半導体
装置において、ディンプル加工された前記金属板の表面
が前記封止樹脂と接合されており、リード端子に、延設
方向と交叉する方向に溝が形成されていることを特徴と
する半導体装置である。かかる構成とすることにより、
金属板の表面がディンプル加工されているので、金属板
と封止樹脂との密着性が向上し、封止樹脂による密閉性
（封止性）が向上し、半導体装置が向上する。また、溝
部が形成されているので、導電性接合材がリード上を流
出したとしても、その流れが溝部によって堰き止めら
れ、その結果として諷し樹脂とリードとの密着性が損な
われることなく半導体の信頼性が向上する。
【００２７】また、本出願の請求項１７に記載の発明
は、請求項１５又は１６に記載の半導体装置において、
前記金属板が前記電極と前記リード端子との間に少なく
とも一以上の折り曲げ部を有し、前記金属板と前記電極
及び前記リード端子とは前記金属板に施された部分メッ
キを介して接合し、前記部分メッキが前記金属板と前記
電極及び前記リード端子との接合部分にのみ施されてい
ることを特徴とする。かかる構成とすることにより、金
属板の表面が粗面化されているので、金属板と封止樹脂
との密着性が向上し、封止樹脂による密閉性（封止性）
が向上し、半導体装置の信頼性が向上する。また、金属
板と電極及びリード端子とが部分銀メッキを介して接合
されているので、金属板の酸化が防止でき、電極及びリ
ード端子との接触抵抗を低下することができる。
【００２８】また、本出願の請求項１８に記載の発明
は、請求項１５又は１６に記載の半導体装置において、
前記金属板が前記電極と前記リード端子との間に少なく
とも一以上の折り曲げ部を有し、前記金属板と前記電極
及び前記リード端子とは前記金属板に施された部分メッ
キを介して接合し、前記金属板の前記電極及び前記リー
ド端子と接合していない部分にはメッキが施されていな
いことを特徴とする。かかる構成とすることにより、金
属板の表面がディンプル加工されているので、金属板と
封止樹脂との密着性が向上し、封止樹脂による密閉性
（封止性）が向上し、半導体装置の信頼性が向上する。
また、金属板と電極及びリード端子とが部分銀メッキを
介して接合されているので、金属板の酸化が防止でき、
電極及びリード端子との接触抵抗を低下することができ
る。
【００２９】また、本出願の請求項１９に記載の発明
は、請求項１５〜１８のいずれか１項に記載の半導体装
置において、前記リード端子は金属板側に向かって凹と
なる段部を有し、前記リード端子と前記金属板とが前記
段部に塗布された導電性接合材を介して接合されてなる
ことを特徴とする。かかる構成とすることにより、導電
性接合材がリード上を流れ出し広がることが防止でき、
リードと封止樹脂との密着性、封止樹脂による密閉性
（封止性）が向上し、半導体装置の信頼性が向上する。
【００３０】また、本出願の請求項２０に記載の発明
は、請求項１５〜１９のいずれか１項に記載の半導体装
置において前記金属板に設けられた爪部が前記リードフ
レームに嵌合されてなることを特徴とする。かかる構成
とすることにより、導電性接合材がリード上を流出した
としても、その流れが溝部によって堰き止められ、その
結果として封止樹脂とリードとの密着性が損なわれるこ
となく、半導体装置の信頼性が向上する。
【００３１】また、本出願の請求項２１に記載の発明
は、請求項１８〜２０のいずれか１項に記載の半導体装
置において、前記金属板の折り曲げ部の底面側に、前記
リード端子の延設方向と垂直方向に溝が形成されている
ことを特徴とする。かかる構成とすることにより、導電
性接合材がリード上を流出したとしても、その流れが溝
部によって堰き止められ、その結果として封止樹脂とリ
ードとの密着性が損なわれることなく、半導体装置の信
頼性が向上する。
【００３２】また、本出願の請求項２２に記載の発明
は、請求項１５〜２１のいずれか１項に記載の半導体装
置において、前記リード端子の前記金属板との接合部分
に部分メッキが施されていることを特徴とする。かかる
構成とすることにより、金属板の酸化防止効果が更に向
上する。
【００３３】
【発明の実施の形態】以下に本発明の一実施の形態の半
導体装置につき図面を参照して説明する。以下は本発明
の一実施形態であって本発明を限定するものではない。
【００３４】実施の形態１ まず、本発明の実施の形態１の半導体装置３につき、図
１を参照して説明する。図１は本発明の実施の形態１の
半導体装置３を示す図であり、図１（ａ）は平面図、図
１（ｂ）は図１（ａ）におけるＣ−Ｃ線断面図である。
【００３５】図１に示すようにこの半導体装置３は、Ｍ
ＯＳＦＥＴを構成する半導体チップ３０をリードフレー
ム６０に搭載、接合し、金線等のボンディングワイヤ７
及び金属板としての銅板５１によって電気的接続をと
り、エポキシ樹脂等からなるモールド樹脂８によって封
止した８ピンＳＯＰである。半導体チップ３０は上面に
ゲート電極３１及び単一の大面積のソース電極３２を有
し、底面にドレイン電極（図示せず）を有する。これら
の電極は例えば、アルミニウム若しくはアルミニウム合
金電極、金電極又は金メッキ、銀メッキ等のメッキ電極
である。リードフレーム６０は、パッケージの相対する
２つの側部に突設されるリードを備えており、図１
（ａ）左側部には、４本のドレインリード６１、図１
（ａ）右側部には１本のゲートリード６２及び３本のソ
ースリード６３を備える。ドレインリード６１はパッケ
ージ内部において一体形成されており、それによりアイ
ランド部６４が構成される。ゲートリード６２はパッケ
ージ内部においてゲート端子６５を有する。３つのソー
スリード６３はパッケージ内部において一体形成され単
一の幅広のソース端子６６を有する。半導体チップ３０
はアイランド部６４にダイボンド材９を介して接着さ
れ、そのドレイン電極（図示せず）がアイランド部６４
に電気的に接続される。なお、半導体チップ３０のアイ
ランド部６４の搭載領域に銀メッキが施されていてもよ
い。半導体チップ３０の上面上のゲート電極３１とリー
ドフレーム６０のゲート端子６５とはボンディングワイ
ヤ７により接続される。ソース電極３２とリードフレー
ム６０のソース端子６６とは銅板５１により接続され
る。銅板５１の一端は導電ペースト６を介してソース電
極３２に、他端は導電ペースト６を介してソース端子６
６に接合され、銅板５１によってソース電極３２とソー
ス端子６６とを電気的に接続する。半導体チップ３０、
インナーリード（アイランド部６４、ゲート端子６５、
ソース端子６６を含む。）、ボンディングワイヤ７及び
銅板５１は、モールド樹脂８によって封止され、パッケ
ージングされる。モールド樹脂８から露出したリード部
分（アウターリード）は外部端子を構成する。導電ペー
ストは、エポキシ樹脂やアクリル樹脂等の樹脂を主剤と
し、硬化剤及び銀粉等の導電性材料を充填した接着剤で
ある。導電ペーストに代えて半田ペーストを用いても良
いが、熱膨張係数差に起因した熱応力を緩和するために
は低弾性の導電ペーストを用いることが望ましい。
【００３６】銅板５１は、Ｃｕ合金からなるものであ
る。銅板に代えてＦｅ−Ｎｉ４２合金等の材料からなる
金属板を用いてもよいが、放熱性を求める場合にはＣｕ
合金からなる銅板を選択する。銅板５１は、図１（ａ）
に示すようにパッケージ外寸の半分程度の幅を有する帯
状の薄板であって、図１（ｂ）に示すように、ソース電
極３２との接合面及びソース端子６６との接合面が平坦
に形成され、前記ソース電極３２との接合面及びソース
端子６６との間に折り曲げ部を２カ所有している。この
銅板５１はプレス加工によって形成することができる。
【００３７】銅板５１の上面（ソース電極やソース端子
と接合する面の反対面）は、粗面化されており、底面に
は部分銀メッキ５２が施されている。これを図２、図
３、図４及び図５を参照して説明する。図２は本発明の
実施の形態１の半導体装置３に用いられる銅板５１（そ
の１）を示す図である。図２（ａ）は上面図、図２
（ｂ）は図２（ａ）におけるＤ−Ｄ線断面図、図２
（ｃ）は底面図である。図２に示すように、銅板５１は
その上面にディンプル５３を有する。このディンプル５
３は、銅板５１に設けられた窪みであって、エッチング
や、プレス加工によって形成することができる。エッチ
ングにより形成する場合には、エッチングを完全に行わ
ないハーフエッチングにより形成する。エッチングを完
全に行う場合には、除去される銅が多くなり、銅板５１
の抵抗値が上がる。銅板５１の抵抗値が問題とならない
場合には、エッチングを完全に行い、ディンプル５３に
代えてスルーホールを形成しても良い。スルーホールに
よってもモールド樹脂８との密着性が向上するからであ
る。
【００３８】また、銅板５１の底面には、銀メッキ５２
が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電
性を維持し、ソース電極３２及びソース端子６６との接
触抵抗を下げるためのものである。図２に示すように銀
メッキ５２は、銅板５１の底面の全面には施されず、ソ
ース電極３２及びソース端子６６との接合面に施され
る。一方、銅板５１の上面には銀メッキは施されない。
銀メッキは銅板５１とソース電極３２及びソース端子６
６との接合部分にのみ形成されていることが好ましい。
また、銀メッキは銅板５１とソース電極３２及びソース
端子６６との接合部分以外には施されていないことが好
ましい。このようになされることにより、銅板５１とモ
ールド樹脂８との密着性が向上し、結果として半導体装
置の信頼性が更に向上することとなる。また、銀メッキ
はソース端子６６の銅板５１との接合部分に施されてい
てもよい。このようにソース端子６６に銀メッキが施さ
れることにより、銅板５１の酸化防止効果は更に向上す
る。
【００３９】以上の構造を有する銅板５１が図１に示す
ような態様で樹脂封止されることにより、モールド樹脂
８の一部がディンプル５３に充填されて硬化するため、
銅板５１とモールド樹脂８との密着性が向上し、半導体
装置３の信頼性が向上する。
【００４０】また、銅板５１の粗面化された構造として
は、図３又は図４に示すような構造を採っても良い。図
３は本発明の実施の形態１の半導体装置３に用いられる
銅板５１（その２）を示す図である。図３（ａ）は上面
図、図３（ｂ）は図３（ａ）におけるＥ−Ｅ線断面図、
図３（ｃ）は底面図である。図３に示すように、銅板５
１の上面をサンドブラス法や化学研磨等により粗し加工
する。すなわち、銅板５１はその上面に粗し加工面５４
を有している。かかる構造を有する銅板５１が図１に示
すような態様で樹脂封止されることにより、モールド樹
脂８が銅板５１の素材に接合し、その一部が粗し加工面
５３の微少な凹部に充填されて硬化するため、銅板５１
とモールド樹脂８との密着性が向上し、半導体装置３の
信頼性が向上する。
【００４１】また、銅板５１の底面には、銀メッキ５２
が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電
性を維持し、ソース電極３２及びソース端子６６との接
触抵抗を下げるためのものである。図３に示すように銀
メッキ５２は、銅板５１の底面の全面には施されず、ソ
ース電極３２及びソース端子６６との接合面に施され
る。一方、銅板５１の上面には銀メッキは施されない。
銀メッキは銅板５１とソース電極３２及びソース端子６
６との接合部分にのみ形成されていることが好ましい。
また、銀メッキは銅板５１とソース電極３２及びソース
端子６６との接合部分以外には施されていないことが好
ましい。このようになされることにより、銅板５１とモ
ールド樹脂８との密着性が向上し、結果として半導体装
置の信頼性が更に向上することとなる。また、銀メッキ
はソース端子６６の銅板５１との接合部分に施されてい
てもよい。このようにソース端子６６に銀メッキが施さ
れることにより、銅板５１の酸化防止効果は更に向上す
る。
【００４２】図４は本発明の実施の形態１の半導体装置
３に用いられる銅板５１（その３）を示す図である。図
４（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＦ
−Ｆ線断面図、図４（ｃ）は底面図である。図４に示す
ように、銅板５１の上面に針状メッキ５５が付着し、定
着させる。かかる構造を有する銅板５１が図１に示すよ
うな態様で樹脂封止されることにより、モールド樹脂８
が銅板５１の素材に接合し、微少な針状メッキ５５の周
囲にも充填されて硬化するため、銅板５１とモールド樹
脂８との密着性が向上し、半導体装置３の信頼性が向上
する。
【００４３】また、銅板５１の底面には、銀メッキ５２
が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電
性を維持し、ソース電極３２及びソース端子６６との接
触抵抗を下げるためのものである。図４に示すように銀
メッキ５２は、銅板５１の底面の全面には施されず、ソ
ース電極３２及びソース端子６６との接合面に施され
る。一方、銅板５１の上面には銀メッキは施されない。
銀メッキ５２は銅板５１とソース電極３２及びソース端
子６６との接合部分にのみ形成されていることが好まし
い。また、銀メッキ５２は銅板５１とソース電極３２及
びソース端子６６との接合部分以外には施されていない
ことが好ましい。このようになされることにより、銅板
５１とモールド樹脂８との密着性が向上し、結果として
半導体装置の信頼性が更に向上することとなる。また、
銀メッキはソース端子６６の銅板５１との接合部分に施
されていてもよい。このようにソース端子６６に銀メッ
キが施されることにより、銅板５１の酸化防止効果は更
に向上する。
【００４４】また、以上のディンプル５３、粗し加工面
５４、針状メッキ５５を設けるか否かに拘わらす、モー
ルド樹脂８が銅板５１の素材に接合するため、銅板５１
表面の酸素基がモールド樹脂８との密着性を向上させ、
半導体装置３の信頼性が向上する。
【００４５】図５は本発明の実施の形態１の半導体装置
３に用いられる銅板５１（その４）を示す図である。図
５（ａ）は上面図、図５（ｂ）は図５（ａ）におけるＧ
−Ｇ線断面図、図５（ｃ）は底面図である。図５に示す
ように、銅板５１の二カ所の折り曲げ部に、ソース端子
６６の延設方向と交叉する方向に溝７０が形成されてい
る。この溝７０はエッチングや、プレス加工によって形
成することができる。このような溝７０が形成されるこ
とにより、半導体装置３の製造に際して銅板５１を折り
曲げることが容易となり、結果として半導体装置の製造
が容易なものとなる。また、銅板５１とモールド樹脂８
との密着性が更に向上し、モールド樹脂による密閉性
（封止性）が更に向上し、半導体装置３の信頼性が更に
向上する。図５においては、溝７０は前記金属板の折り
曲げ部の凹面側に形成されているが、該溝７０は、折り
曲げ部の凹面側の反対側、すなわち凸面側に形成されて
いてもよい。
【００４６】一方、図１に示すように、リードフレーム
６０には銅板５１側に向かって凹となる段部６７及び溝
部６８が設けられている。これを図６を参照して説明す
る。図６は本発明の実施の形態１の半導体装置３に用い
られるリードフレーム６０のソースリード６３部分を示
す部分図である。図６（ａ）は平面図、図６（ｂ）は側
面図である。
【００４７】図６に示すように、ソース端子６６に段部
６７が設けられている。ソース端子６６は３本のソース
リードが一体化されて幅広に形成されている。すなわ
ち、パッケージ外形８１と同一方向に長尺に形成されて
いる。図６に示すように、段部６７は周囲のリード上端
より銅板５１側に向かって凹となる段部である。ソース
端子６６を基点としてリードの延設方向に辿ってソース
リードを観察した場合に立ち上がった壁面６７ａが形成
される。壁面６７ａはパッケージ外形８１とは平行に、
ソースリード６３の延設方向とは垂直に形成されてい
る。また、３本のソースリード６３の各々に溝部６８が
設けられている。図６（ａ）に示すように、溝部６８は
パッケージ外形８１とは平行に、ソースリード６３の延
設方向とは垂直に形成されたＶ字状の溝である。
【００４８】従来のリードフレームは、以上のような段
部や溝部がなかっため、ソース端子上に半田ペースト又
は導電ペーストを印刷又は塗布し、その上に金属板を搭
載し、リフロー又はキュアするという一連の工程の中
で、半田ペースト又は導電ペーストがソースリード上を
パッケージ外方に向けて流れ、パッケージ外形８１付近
まで、又はパッケージ外形８１を超えて広がってしまう
ことがあった。そのため、ソースリードとモールド樹脂
との密着性を損ね、半導体装置の信頼性を低下させてい
た。しかし、本実施形態の半導体装置３によれば、リー
ドフレーム６０に段部６７及び溝部６８が設けられてい
るので、段部６７の底面に印刷又は塗布された半田ペー
スト又は導電ペーストがソースリード上を流れ出し広が
ることを段部６７の壁面６７ａによって阻止することが
できる。また、万が一、壁面６７ａを超えて半田ペース
ト又は導電ペーストが流出しても、その流れは溝部６８
によって堰き止められる。その結果、ソースリード６３
とモールド樹脂８との密着性は損なわれることなく、半
導体装置の信頼性が向上する。
【００４９】これらの段部６７及び溝部６８はリードフ
レームのプレス加工時に形成することができる。段部６
７はプレス加工時にソース端子６６の一部が潰されて形
成された段部であるが、潰さずに折り曲げて段部を形成
しても良い。また、段部６７に代えて段部６７と同位置
に断面略Ｕ字状の溝部を形成しても良い。しかし、溝部
とする場合、溝部からの半田ペースト又は導電ペースト
が溢れだした場合に、ソースリード６３上をパッケージ
外方に向けて流れ出すおそれがあるので、上述のような
段部とした方が有利である。段部とする場合は、パッケ
ージ内方側には半田ペースト又は導電ペーストの流動を
阻止する壁面はないので、余分な半田ペースト又は導電
ペーストはパッケージ内方側に流動するからである。
【００５０】また、溝部６８内にモールド樹脂８の一部
が充填されて硬化するので、リードに設けられた溝部６
８によりリードフレーム６０とモールド樹脂８との密着
性が向上する。そのため、図１に示すようにドレインリ
ード６１及びゲートリード６２にもパッケージ端面付近
内部に溝部６８を形成する。
【００５１】実施の形態２ 次に本発明の実施の形態２の半導体装置４につき図７及
び図８を参照して説明する。図７は本発明の実施の形態
２の半導体装置４を示す図であり、図７（ａ）は平面
図、図７（ｂ）は図７（ａ）におけるＧ−Ｇ線断面図で
ある。図８は本発明の実施の形態２の半導体装置４に用
いられる銅板５６を示す図である。図８（ａ）は上面
図、図８（ｂ）は図８（ａ）におけるＨ−Ｈ線断面図、
図８（ｃ）は底面図である。
【００５２】実施の形態２の半導体装置４は、実施の形
態１の半導体装置３と同様の構成を有する。しかし、銅
板５６に爪部５８が設けられている点で異なる。銅板５
６は実施の形態１における銅板５１と同様に、銀メッキ
５７ａ、５７ｂが施される。図７に示すように銀メッキ
５７ａ、５７ｂは、銅板５６の底面の全面には施され
ず、銀メッキ５７ａはソース電極３２との接合面に、銀
メッキ５７ｂソース端子６６との接合面に施される。一
方、銅板５６の上面には銀メッキは施されない。銅板５
６は実施の形態１における銅板５１と同様の形状を有す
るが、銅板５６のソースリード６３側の端部には３つの
爪部５８が延設されている。この３つの爪部５８は図７
（ｂ）に示すように、銅板５６の底面方向に折り曲げ形
成されて、銀メッキ５７ｂが施された面より下方に突出
している。図６（ａ）及び図７（ａ）において上から２
番目と３番目の爪部５８は、３本のソースリード６３の
間隔にそれぞれ嵌合する。図６（ａ）及び図７（ａ）に
おいて上から１番目の爪部５８は、ゲートリード６２と
ソースリード６３との間隔に挿入されるが、ゲートリー
ド６２には接触せず、ゲートリード６２とは隔絶し、他
の爪部５８とともにソースリード６３に嵌合する。これ
らの爪部５８は銅板５６のプレス加工時に形成すること
ができる。
【００５３】以上の爪部５８を設けたことにより、銅板
５６の搭載時に爪部５８をリード間に挿入しソースリー
ド６３に嵌合させることにより、銅板５６を半導体チッ
プ３０のソース電極３２及びソース端子６６上に精度良
く配置することができる。
【００５４】
【実施例】以下に、銅板の表面平均粗さＲａの実施例を
開示する。未粗し加工の銅板の表面は０．１μｍＲａで
あった。化学研磨（薬液処理）により粗面化された銅板
の表面は０．２〜０．３μｍＲａであった。サンドブラ
ストにより粗面化された銅板の表面 ０．３〜０．４μ
ｍＲａであった。針状メッキにより粗面化された銅板の
表面 ０．３〜０．４μｍＲａであった。
【００５５】
【発明の効果】上述のように本発明は、粗面化した金属
板の表面に封止樹脂を接着したので、金属板と封止樹脂
との密着性が向上することができるという効果があり、
また、導電性接合材が塗布されるリード端子部分に金属
板側に向かって凹となる段部を設けたので、接合材の流
出を防止することができるという効果があり、その結
果、封止樹脂の密着性、封止樹脂による密閉性（封止
性）が向上し水分やガス等の侵入を防ぎ、半導体装置の
信頼性が向上するという効果がある。また、金属板に設
けられた爪部をリードフレームに嵌合させる構造によ
り、金属板を容易に精度良く半導体チップの電極及びリ
ードフレームのリード端子上に搭載することができると
いう効果がある。
【図面の簡単な説明】
【図１】 図１は本発明の実施の形態１の半導体装置３
を示す図であり、図１（ａ）は平面図、図１（ｂ）は図
１（ａ）におけるＣ−Ｃ線断面図である。
【図２】 図２は本発明の実施の形態１の半導体装置３
に用いられる銅板５１（その１）を示す図である。図２
（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＤ−
Ｄ線断面図、図２（ｃ）は底面図である。
【図３】 図３は本発明の実施の形態１の半導体装置３
に用いられる銅板５１（その２）を示す図である。図３
（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＥ−
Ｅ線断面図、図３（ｃ）は底面図である。
【図４】 図４は本発明の実施の形態１の半導体装置３
に用いられる銅板５１（その３）を示す図である。図４
（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＦ−
Ｆ線断面図、図４（ｃ）は底面図である。
【図５】 図５は本発明の実施の形態１の半導体装置３
に用いられる銅板５１（その３）を示す図である。図５
（ａ）は上面図、図５（ｂ）は図５（ａ）におけるＧ−
Ｇ線断面図、図５（ｃ）は底面図である。
【図６】 図６は本発明の実施の形態１の半導体装置３
に用いられるリードフレーム６０のソースリード６３部
分を示す部分図である。図６（ａ）は平面図、図６
（ｂ）は側面図である。
【図７】 図７は本発明の実施の形態２の半導体装置４
を示す図であり、図６（ａ）は平面図、図７（ｂ）は図
７（ａ）におけるＧ−Ｇ線断面図である。
【図８】 図８は本発明の実施の形態２の半導体装置４
に用いられる銅板５６を示す図である。図８（ａ）は上
面図、図８（ｂ）は図８（ａ）におけるＨ−Ｈ線断面
図、図７（ｃ）は底面図である。
【図９】 図９は、ワイヤボンディング法による従来の
一例の半導体装置１を示す図である。図９（ａ）は平面
図、図９（ｂ）は図９（ａ）におけるＡ−Ａ線断面図で
ある。
【図１０】 図１０は、金属板接続による半導体装置２
を示す図である。図１０（ａ）は平面図、図１０（ｂ）
は図１０（ａ）におけるＢ−Ｂ線断面図である。
【符号の説明】
１ 半導体装置 ２ 半導体装置 ３ 半導体装置 ６ 導伝ペースト ７ ボンディングワイヤ ８ モールド樹脂 １０ 半導体チップ ２０ リードフレーム ３０ 半導体チップ ３２ ソース電極 ４０ リードフレーム ５０ 金属板 ５１ 銅板 ５２ 銀メッキ ５３ ディンプル ５４ 粗し加工面 ５５ 針状メッキ ５６ 銅板 ６０ リードフレーム ６３ ソースリード ６７ 段部 ６８ 溝部 ７０ 溝

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、粗面化された前記金属板の表
    面が前記封止樹脂と接合されてなることを特徴とする半
    導体装置。
  2. 【請求項２】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、ディンプル加工された前記金
    属板の表面が前記封止樹脂と接合されてなることを特徴
    とする半導体装置。
  3. 【請求項３】 前記金属板と前記電極及び前記リード端
    子とは前記金属板に施された部分メッキを介して接合
    し、前記封止樹脂は前記金属板の素材に接合することを
    特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 【請求項４】 電極を有する半導体チップと、リード端
    子を有するリードフレームと、前記電極と前記リード端
    子との間を電気的に接続する金属板と、前記半導体チッ
    プ、前記配線材の一部及び前記金属板を封止する封止樹
    脂とを備える半導体装置において、 前記リード端子は金属板側に向かって凹となる段部を有
    し、前記リード端子と前記金属板とが前記段部に塗布さ
    れた導電性接合材を介して接合されてなることを特徴と
    する半導体装置。
  5. 【請求項５】 電極を有する半導体チップと、リード端
    子を有するリードフレームと、前記電極と前記リード端
    子との間を電気的に接続する金属板と、前記半導体チッ
    プ、前記配線材の一部及び前記金属板を封止する封止樹
    脂とを備える半導体装置において、 前記金属板に設けられた爪部が前記リードフレームに嵌
    合されてなることを特徴とする半導体装置。
  6. 【請求項６】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、粗面化された前記金属板の表
    面が前記封止樹脂と接合されており、前記金属板が前記
    電極と前記リード端子との間に少なくとも一以上の折り
    曲げ部を有し、前記金属板と前記電極及び前記リード端
    子とは前記金属板に施された部分メッキを介して接合
    し、前記部分メッキが前記金属板と前記電極及び前記リ
    ード端子との接合部分にのみ施されていることを特徴と
    する半導体装置。
  7. 【請求項７】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、ディンプル加工された前記金
    属板の表面が前記封止樹脂と接合されており、前記金属
    板が前記電極と前記リード端子との間に少なくとも一以
    上の折り曲げ部を有し、前記金属板と前記電極及び前記
    リード端子とは前記金属板に施された部分メッキを介し
    て接合し、前記部分メッキが前記金属板と前記電極及び
    前記リード端子との接合部分にのみ施されていることを
    特徴とする半導体装置。
  8. 【請求項８】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、粗面化された前記金属板の表
    面が前記封止樹脂と接合されており、前記金属板が前記
    電極と前記リード端子との間に少なくとも一以上の折り
    曲げ部を有し、前記金属板と前記電極及び前記リード端
    子とは前記金属板に施された部分メッキを介して接合
    し、前記金属板の前記電極及び前記リード端子と接合し
    ていない部分にはメッキが施されていないことを特徴と
    する半導体装置。
  9. 【請求項９】 電極を有する半導体チップと、リード端
    子を有する配線材と、前記電極と前記リード端子との間
    を電気的に接続する金属板と、前記半導体チップ、前記
    配線材の一部及び前記金属板を封止する封止樹脂とを備
    える半導体装置において、ディンプル加工された前記金
    属板の表面が前記封止樹脂と接合されており、前記金属
    板が前記電極と前記リード端子との間に少なくとも一以
    上の折り曲げ部を有し、前記金属板と前記電極及び前記
    リード端子とは前記金属板に施された部分メッキを介し
    て接合し、前記金属板の前記電極及び前記リード端子と
    接合していない部分にはメッキが施されていないことを
    特徴とする半導体装置。
  10. 【請求項１０】 前記リード端子は金属板側に向かって
    凹となる段部を有し、前記リード端子と前記金属板とが
    前記段部に塗布された導電性接合材を介して接合されて
    なる、請求項６〜９のいずれか１項に記載の半導体装
    置。
  11. 【請求項１１】 前記金属板に設けられた爪部が前記リ
    ードフレームに嵌合されてなる、請求項６〜１０のいず
    れか１項に記載の半導体装置。
  12. 【請求項１２】 前記金属板の折り曲げ部に、前記リー
    ド端子の延設方向と交叉する方向に溝が形成されてい
    る、請求項６〜１１のいずれか１項に記載の半導体装
    置。
  13. 【請求項１３】 前記溝が、前記金属板の折り曲げ部の
    凹面側に形成されている、請求項１２に記載の半導体装
    置。
  14. 【請求項１４】 前記リード端子の前記金属板との接合
    部分に部分メッキが施されている、請求項６〜１３のい
    ずれか１項に記載の半導体装置。
  15. 【請求項１５】 電極を有する半導体チップと、リード
    端子を有する配線材と、前記電極と前記リード端子との
    間を電気的に接続する金属板と、前記半導体チップ、前
    記配線材の一部及び前記金属板を封止する封止樹脂とを
    備える半導体装置において、粗面化された前記金属板の
    表面が前記封止樹脂と接合されており、リード端子に、
    延設方向と交叉する方向に溝が形成されていることを特
    徴とする半導体装置。
  16. 【請求項１６】 電極を有する半導体チップと、リード
    端子を有する配線材と、前記電極と前記リード端子との
    間を電気的に接続する金属板と、前記半導体チップ、前
    記配線材の一部及び前記金属板を封止する封止樹脂とを
    備える半導体装置において、ディンプル加工された前記
    金属板の表面が前記封止樹脂と接合されており、リード
    端子に、延設方向と交叉する方向に溝が形成されている
    ことを特徴とする半導体装置。
  17. 【請求項１７】 前記金属板が前記電極と前記リード端
    子との間に少なくとも一以上の折り曲げ部を有し、前記
    金属板と前記電極及び前記リード端子とは前記金属板に
    施された部分メッキを介して接合し、前記部分メッキが
    前記金属板と前記電極及び前記リード端子との接合部分
    にのみ施されている、請求項１５又は１６に記載の半導
    体装置。
  18. 【請求項１８】 前記金属板が前記電極と前記リード端
    子との間に少なくとも一以上の折り曲げ部を有し、前記
    金属板と前記電極及び前記リード端子とは前記金属板に
    施された部分メッキを介して接合し、前記金属板の前記
    電極及び前記リード端子と接合していない部分にはメッ
    キが施されていない、請求項１５又は１６に記載の半導
    体装置。
  19. 【請求項１９】 前記リード端子は金属板側に向かって
    凹となる段部を有し、前記リード端子と前記金属板とが
    前記段部に塗布された導電性接合材を介して接合されて
    なる、請求項１５〜１８のいずれか１項に記載の半導体
    装置。
  20. 【請求項２０】 前記金属板に設けられた爪部が前記リ
    ードフレームに嵌合されてなる、請求項１５〜１９のい
    ずれか１項に記載の半導体装置。
  21. 【請求項２１】 前記金属板の折り曲げ部の底面側に、
    前記リード端子の延設方向と垂直方向に溝が形成されて
    いる、請求項１８〜２０のいずれか１項に記載の半導体
    装置。
  22. 【請求項２２】 前記リード端子の前記金属板との接合
    部分に部分メッキが施されている、請求項１５〜２１の
    いずれか１項に記載の半導体装置。
JP2001013869A 2000-08-31 2001-01-22 半導体装置 Expired - Fee Related JP3602453B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001013869A JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置
TW090121172A TW511199B (en) 2000-08-31 2001-08-28 Semiconductor device
EP01120570A EP1191589A3 (en) 2000-08-31 2001-08-29 Semiconductor device having lead frame and metal plate
US09/941,744 US6849930B2 (en) 2000-08-31 2001-08-30 Semiconductor device with uneven metal plate to improve adhesion to molding compound
KR1020010053366A KR20020018618A (ko) 2000-08-31 2001-08-31 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-264083 2000-08-31
JP2000264083 2000-08-31
JP2001013869A JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2002151554A true JP2002151554A (ja) 2002-05-24
JP3602453B2 JP3602453B2 (ja) 2004-12-15

Family

ID=26599009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013869A Expired - Fee Related JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置

Country Status (5)

Country Link
US (1) US6849930B2 (ja)
EP (1) EP1191589A3 (ja)
JP (1) JP3602453B2 (ja)
KR (1) KR20020018618A (ja)
TW (1) TW511199B (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2004342735A (ja) * 2003-05-14 2004-12-02 Renesas Technology Corp 半導体装置および電源システム
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2006203049A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
WO2007080785A1 (ja) * 2006-01-10 2007-07-19 Sanken Electric Co., Ltd. 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2008281383A (ja) * 2007-05-09 2008-11-20 Jtekt Corp 電線の支持構造
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP2011055006A (ja) * 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
WO2011066178A2 (en) * 2009-11-25 2011-06-03 Miasolé Diode leadframe for solar module assembly
JP2012104708A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd 接続板、接合構造及び半導体装置
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
JP2013016709A (ja) * 2011-07-05 2013-01-24 Toshiba Corp 半導体装置
JP2013207105A (ja) * 2012-03-28 2013-10-07 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法
US8586857B2 (en) 2008-11-04 2013-11-19 Miasole Combined diode, lead assembly incorporating an expansion joint
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9018513B2 (en) 2008-05-15 2015-04-28 Apollo Precision (Kunming) Yuanhong Limited Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
US9059351B2 (en) 2008-11-04 2015-06-16 Apollo Precision (Fujian) Limited Integrated diode assemblies for photovoltaic modules
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2014054212A1 (ja) * 2012-10-01 2016-08-25 富士電機株式会社 半導体装置とその製造方法
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
JP2020088319A (ja) * 2018-11-30 2020-06-04 ローム株式会社 半導体装置
JP2020092229A (ja) * 2018-12-07 2020-06-11 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075724A1 (en) * 2001-10-19 2003-04-24 Bily Wang Wing-shaped surface mount package for light emitting diodes
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP4118143B2 (ja) * 2001-05-18 2008-07-16 三洋電機株式会社 電源回路装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
KR20040021037A (ko) * 2002-09-02 2004-03-10 주식회사 케이이씨 반도체 패키지
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7394151B2 (en) * 2005-02-15 2008-07-01 Alpha & Omega Semiconductor Limited Semiconductor package with plated connection
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102006001876A1 (de) 2006-01-13 2007-11-08 Siemens Ag Bauteil mit einer elektrischen Flachbaugruppe
US20070200253A1 (en) * 2006-02-28 2007-08-30 Gogoi Bishnu P Electronic assembly and method for forming the same
KR101210090B1 (ko) 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP5038412B2 (ja) * 2007-11-29 2012-10-03 日本特殊陶業株式会社 金属樹脂複合体
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
US20100155260A1 (en) * 2008-12-22 2010-06-24 Kwan Yiu Fai Micro-blasting treatment for lead frames
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US9653424B2 (en) * 2009-09-21 2017-05-16 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US20130049079A1 (en) * 2011-08-22 2013-02-28 International Rectifier Corporation Small-Outline Package for a Power Transistor
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
MY184608A (en) 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages
KR102414110B1 (ko) 2015-09-07 2022-06-29 삼성디스플레이 주식회사 디스플레이 장치
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP7046368B2 (ja) 2016-03-10 2022-04-04 学校法人早稲田大学 電極接続構造、リードフレーム及び電極接続構造の形成方法
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
CN111316428B (zh) * 2017-10-26 2023-10-20 新电元工业株式会社 半导体装置以及半导体装置的制造方法
JP6652117B2 (ja) * 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
JP6812535B2 (ja) * 2018-03-02 2021-01-13 新電元工業株式会社 リード端子及び樹脂封止型半導体装置
DE102019108932B4 (de) * 2019-04-05 2022-04-21 Danfoss Silicon Power Gmbh Halbleitermodul und Verfahren zu seiner Herstellung
DE112019007366B4 (de) * 2019-05-30 2023-08-03 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandler
JP7266508B2 (ja) * 2019-10-21 2023-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11552006B2 (en) 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
EP4163960A1 (en) * 2021-10-07 2023-04-12 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding semiconductor device and ribbon for use therein

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS6236550U (ja) 1985-08-22 1987-03-04
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JPH0750720B2 (ja) 1989-11-08 1995-05-31 株式会社東芝 ボンディングワイヤ及びこれを有する半導体装置
JPH0415248U (ja) 1990-05-25 1992-02-06
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2605999B2 (ja) 1991-04-30 1997-04-30 日立電線株式会社 半導体パッケージの製造方法
DE4228528A1 (de) * 1991-08-29 1993-03-04 Okuma Machinery Works Ltd Verfahren und vorrichtung zur metallblechverarbeitung
JPH05166871A (ja) 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JPH0685133A (ja) 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体集積回路装置
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5410451A (en) * 1993-12-20 1995-04-25 Lsi Logic Corporation Location and standoff pins for chip on tape
JPH07326698A (ja) 1994-06-01 1995-12-12 Hitachi Cable Ltd ストライプめっき条の製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
JPH08148623A (ja) 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JP2663897B2 (ja) * 1995-01-26 1997-10-15 日本電気株式会社 リードフレームおよびその製造方法
US5825623A (en) * 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
FR2745954B1 (fr) 1996-03-06 1999-10-22 Itt Composants Instr Bande metallique predecoupee pour la fabrication de composants electroniques, procede de fabrication de tels composants ainsi obtenus
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
JP3658160B2 (ja) 1997-11-17 2005-06-08 キヤノン株式会社 モールドレス半導体装置
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
DE69934644T2 (de) 1998-10-05 2007-11-15 Alcatel Lucent Netzwerkvermittlungseinrichtung mit auf der Basis von Benutzung verteilten Umleitungsdatenbanken
JP2000183249A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3761365B2 (ja) * 1999-08-27 2006-03-29 松下電器産業株式会社 電球形蛍光ランプ
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
JP3274126B2 (ja) 2000-05-26 2002-04-15 東芝コンポーネンツ株式会社 コネクター型半導体素子

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2004342735A (ja) * 2003-05-14 2004-12-02 Renesas Technology Corp 半導体装置および電源システム
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2006203049A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP4583945B2 (ja) * 2005-01-21 2010-11-17 パナソニック株式会社 半導体装置
WO2007080785A1 (ja) * 2006-01-10 2007-07-19 Sanken Electric Co., Ltd. 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2007184501A (ja) * 2006-01-10 2007-07-19 Sanken Electric Co Ltd 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2008281383A (ja) * 2007-05-09 2008-11-20 Jtekt Corp 電線の支持構造
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
US9018513B2 (en) 2008-05-15 2015-04-28 Apollo Precision (Kunming) Yuanhong Limited Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
US8586857B2 (en) 2008-11-04 2013-11-19 Miasole Combined diode, lead assembly incorporating an expansion joint
US9059351B2 (en) 2008-11-04 2015-06-16 Apollo Precision (Fujian) Limited Integrated diode assemblies for photovoltaic modules
WO2011066178A2 (en) * 2009-11-25 2011-06-03 Miasolé Diode leadframe for solar module assembly
WO2011066178A3 (en) * 2009-11-25 2011-09-22 Miasolé Diode leadframe for solar module assembly
US8203200B2 (en) 2009-11-25 2012-06-19 Miasole Diode leadframe for solar module assembly
JP2012104708A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd 接続板、接合構造及び半導体装置
JP2011055006A (ja) * 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
JP2013016709A (ja) * 2011-07-05 2013-01-24 Toshiba Corp 半導体装置
JP2013207105A (ja) * 2012-03-28 2013-10-07 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法
JPWO2014054212A1 (ja) * 2012-10-01 2016-08-25 富士電機株式会社 半導体装置とその製造方法
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2020088319A (ja) * 2018-11-30 2020-06-04 ローム株式会社 半導体装置
JP7173487B2 (ja) 2018-11-30 2022-11-16 ローム株式会社 半導体装置
JP2020092229A (ja) * 2018-12-07 2020-06-11 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード
JP7329919B2 (ja) 2018-12-07 2023-08-21 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード

Also Published As

Publication number Publication date
EP1191589A3 (en) 2004-05-12
TW511199B (en) 2002-11-21
EP1191589A2 (en) 2002-03-27
US6849930B2 (en) 2005-02-01
KR20020018618A (ko) 2002-03-08
US20020047187A1 (en) 2002-04-25
JP3602453B2 (ja) 2004-12-15

Similar Documents

Publication Publication Date Title
JP3602453B2 (ja) 半導体装置
US9324644B2 (en) Semiconductor device
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JP3793628B2 (ja) 樹脂封止型半導体装置
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
TWI453838B (zh) 具有散熱器之無引線封裝
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US7002251B2 (en) Semiconductor device
US7952198B2 (en) BGA package with leads on chip
JP2002134674A (ja) 半導体装置およびその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP2003197828A (ja) 樹脂封止型半導体装置
JP2017108191A (ja) 半導体装置
JP7423197B2 (ja) 半導体装置
JP2007080889A (ja) 半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2003338601A (ja) 半導体装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees