JP2013016709A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013016709A
JP2013016709A JP2011149470A JP2011149470A JP2013016709A JP 2013016709 A JP2013016709 A JP 2013016709A JP 2011149470 A JP2011149470 A JP 2011149470A JP 2011149470 A JP2011149470 A JP 2011149470A JP 2013016709 A JP2013016709 A JP 2013016709A
Authority
JP
Japan
Prior art keywords
frame
lead frame
semiconductor device
resin package
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011149470A
Other languages
English (en)
Other versions
JP5706254B2 (ja
Inventor
Hitoshi Kawasaki
仁士 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011149470A priority Critical patent/JP5706254B2/ja
Priority to US13/418,949 priority patent/US8536686B2/en
Publication of JP2013016709A publication Critical patent/JP2013016709A/ja
Application granted granted Critical
Publication of JP5706254B2 publication Critical patent/JP5706254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実施形態によれば、パッケージ側面におけるハンダの侵入を抑制して信頼性を向上させた半導体装置が提供される。
【解決手段】実施形態に係る半導体装置は、第１のフレームと、前記第１のフレームに固着された発光素子と、前記第１のフレームから離間して設けられ、金属ワイヤを介して前記半導体素子と電気的に接続された第２のフレームと、前記半導体素子と、前記第１のフレームと、前記第２のフレームと、を覆い、前記第１のフレームの一部と、前記第２のフレームの一部と、を１つの主面に露出させた樹脂パッケージと、を備える。そして、前記第１のフレームおよび前記第２のフレームのいずれかに隣接して併設された第３のフレームであって、その一部が、前記樹脂パッケージの前記主面の端と、前記主面と交差する側面の端と、に跨って露出した第３のフレームを備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置の小型化の要請に対応するため、ボンディング用の金属フレームを裏面に備えた表面実装型パッケージが用いられる。これらの半導体装置は、例えば、ハンダペーストを印刷したプリント基板の上に載置され、リフロー方式を用いてハンダ付けされる。そして、パッケージの側面にハンダフィレットが形成されたことを確認することにより、半導体装置がプリント基板に正常に固着されたと判断する場合がある。すなわち、パッケージの側面に露出したリードフレームの端面にハンダが這い上がることによりフィレットが形成され、その有無によりフレームとハンダとの間の濡れ性を判定することができる。
しかしながら、例えば、リードフレームの端面を這い上がったハンダが、樹脂パッケージとリードフレームとの隙間に入り込み、半導体装置の信頼度を低下させることがある。そこで、パッケージ側面におけるハンダの侵入を抑制し、信頼性を向上させることが可能な半導体装置が必要とされている。
特開２００４−２０７２７６号公報
実施形態によれば、パッケージ側面におけるハンダの侵入を抑制して信頼性を向上させた半導体装置が提供される。
実施形態に係る半導体装置は、第１のフレームと、前記第１のフレームに固着された半導体素子と、前記第１のフレームから離間して設けられ、金属ワイヤを介して前記半導体素子と電気的に接続された第２のフレームと、前記半導体素子と、前記第１のフレームと、前記第２のフレームと、を覆い、前記第１のフレームの一部と、前記第２のフレームの一部と、を１つの主面に露出させた樹脂パッケージと、を備える。そして、前記第１のフレームおよび前記第２のフレームのいずれかに隣接して併設された第３のフレームであって、その一部が、前記樹脂パッケージの前記主面の端と、前記主面と交差する側面の端と、に跨って露出した第３のフレームを備える。
第１の実施形態に係る半導体装置を示す模式図である。 第１の実施形態に係る半導体装置をプリント基板へ実装する過程を示す模式図である。 第２の実施形態に係る半導体装置を示す模式図である。 第２の実施形態の変形例に係る半導体装置を示す模式図である。 第２の実施形態の別の変形例に係る半導体装置を示す模式図である。 第３の実施形態に係る半導体装置を示す模式図である。 第４の実施形態に係る半導体装置を示す模式図である。 第５の実施形態に係る半導体装置を示す模式図である。 比較例に係る半導体装置を示す模式図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
［第１の実施形態］
図１は、第１の実施形態に係る半導体装置１００を示す模式図である。図１（ａ）は、半導体装置１００を上面１０ａの側から見た平面図である。図１（ｂ）は、図１（ａ）におけるＩｂ−Ｉｂ断面を示す。図１（ｃ）は、図１（ａ）における短辺側の側面１０ｃを示す。
半導体装置１００は、半導体素子７と、第１のフレームであるリードフレーム３と、第２のフレームであるリードフレーム５と、を備える。そして、半導体素子７と、リードフレーム３と、リードフレーム５と、を覆う樹脂パッケージ１０を備える。
半導体素子７は、リードフレーム３に固着される。そして、金属ワイヤ１２を介してリードフレーム５に電気的に接続される。例えば、金属ワイヤ１２の一端は、半導体素子７の電極１３にボンディングされ、他の一端がリードフレーム５の表面（上面）にボンディングされる。リードフレーム５は、リードフレーム３から離間して設けられ、例えば、同一面に並んで配置される。
樹脂パッケージ１０の１つの主面には、リードフレーム３の一部と、リードフレーム５の一部と、が露出する。例えば、図１（ｂ）に示すように、樹脂パッケージ１０の１つの主面である裏面１０ｂには、リードフレーム３の裏面、および、リードフレーム５の裏面が露出する。ここで、樹脂パッケージ１０の裏面１０ｂとは、例えば、プリント基板に実装される際のボンディング面である。また、リードフレーム３の裏面とは、半導体素子７が固着された表面（上面）の反対側の面であり、リードフレーム５の裏面とは、金属ワイヤ１２の一端がボンディングされた表面（上面）の反対側の面である。
半導体装置１００は、第３のフレームであるリードフレーム１５を備える。リードフレーム１５は、リードフレーム３および５のいずれかに隣接して併設される。例えば、図１（ａ）に示すように、リードフレーム１５は、リードフレーム３およびリードフレーム５から離間して設けても良い。さらに、図１（ｂ）および（ｃ）に示すように、リードフレーム１５の一部は、樹脂パッケージ１０の裏面１０ｂの端と、裏面１０ｂに交差する側面１０ｃの端と、に跨って露出する。言い換えれば、樹脂パッケージの裏面１０ｂの端に露出するリードフレーム１５の一部と、側面１０ｃの端に露出するリードフレームの一部が、裏面１０ｂと側面１０ｃとの間の角でつながって設けられる。本実施形態に示すように、リードフレーム３および５の両方に、それぞれ隣接した２つのリードフレーム１５を設けても良いし、いずれか片方でも良い。
リードフレーム１５は、リードフレーム３および５との間に境界を画する部分を介して設けられる。すなわち、図１（ａ）および（ｂ）に示すように、リードフレーム３とリードフレーム１５との間、および、リードフレーム５と、リードフレーム１５との間において、それぞれ境界を画する境界部９ａを介して設けられる。
また、樹脂パッケージ１０の裏面１０ｂに平行な平面視において、リードフレーム３および５の外縁から樹脂パッケージ１０の側面に向けて延在する吊りピン３ａおよび５ａが設けられる。吊りピン３ａおよび５ａは、例えば、リードフレーム１５の一部が露出する側面１０ｃを除く他の側面に向けて延在するように設ける。
半導体素子７は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）であり、発光面側を上にして、裏面に設けられた電極をリードフレーム３の上面に向けてダイボンディングされる。発光面側の電極１３は、金属ワイヤ１２を介してリードフレーム５に電気的に接続される。そして、半導体装置１００では、リードフレーム３とリードフレーム５との間に駆動電流を流すことによりＬＥＤを発光させ、樹脂パッケージ１０の上面１０ａから光りを放射させることができる。
図２は、第１の実施形態に係る半導体装置１００をプリント基板２１へ実装する過程を示す模式図である。図２（ａ）は、半導体装置１００をプリント基板２１に載置する過程を示し、図２（ｂ）は、半導体装置１００をプリント基板２１にハンダ付けした状態を示している。図２（ｃ）は、図２（ｂ）におけるＩＩｃ−ＩＩｃ断面を示している。
図２（ａ）に示すように、プリント基板２１の上に設けられたランドパターン２３および２５の上に半導体装置１００を載置する。この際、ランドパターン２３が、リードフレーム３およびそれに隣接するリードフレーム１５に接し、ランドパターン２５が、リードフレーム５およびそれに隣接するリードフレーム１５に接するように載置する。ランドパターン２３および２５の上には、例えば、ハンダペースト２７ａおよび２８ａが印刷される。なお、同図には、プリント基板２１のうちのランドパターン２３および２５が設けられた部分が示されている。
次に、半導体装置１００が載置されたプリント基板２１を、リフロー炉に入れて加熱する。これにより、ハンダペースト２７ａおよび２８ａから溶媒を蒸発させ、同時に、溶融したハンダ２７ｂおよび２８ｂにより半導体装置１００をプリント基板に固着させる。この時、溶融したハンダ２７ｂおよび２８ｂは、樹脂パッケージ１０の裏面に露出したリードフレーム３および５、１５の表面に広がって付着する。さらに、樹脂パッケージ１０の裏面に露出したリードフレーム１５の表面に馴染んだハンダが、裏面からつながって側面に露出したリードフレーム１５の端面に這い上がり、図２（ｂ）および（ｃ）に示すように、フィレット２９が形成される。
例えば、半導体装置１００において、リードフレーム１５が設けられなければ、樹脂パッケージ１０の側面には金属面が露出しない。したがって、図２（ｂ）に示すフィレット２９は形成されず、リードフレーム３および５の接合面は、樹脂パッケージ１０に覆われて目視することができない。このため、リードフレーム３とハンダ２７ｂとの間の濡れ性、および、リードフレーム５とハンダ２８ｂとの間の濡れ性を確認することができない。
これに対し、リードフレーム１５を備える半導体装置１００では、樹脂パッケージ１０の側面にフィレット２９が形成される。このため、そのフィレットの有無を目視検査することにより、半導体装置１００の接着強度が不足するプリント基板２１を選別し、取り除くことができる。これにより、プリント基板２１を装着する器機の信頼度を向上させることができる。
さらに、フィレット２９にハンダごてを当て、ハンダ２７ｂおよび２８ｂを溶融させることが可能である。これにより、例えば、電気的な特性に不具合が生じた半導体装置１００を外し、正常なものに取り替えることも可能となり、プリント基板２１の製造コストを低減することができる。
また、図２（ｃ）および図９（ｂ）に示すように、リフローの過程において、樹脂パッケージ１０が熱収縮し、その側面においてリードフレームと樹脂パッケージ１０との間の接合面が開き、隙間９ｆが生じる場合がある。
例えば、図９に示す比較例に係る半導体装置９００では、リードフレーム３および５の端面が樹脂パッケージ１０の側面に露出する構造となっている。このような構造では、樹脂パッケージ１０の側面に隙間９ｆが生じると、リードフレーム３および５の端面を這い上がったハンダもしくはフラックスが、半導体素子７の近傍まで、または、金属ワイヤのボンディング部まで、隙間９ｆに沿って入り込むことがある。そして、樹脂封じされた半導体素子７の気密性を劣化させ、また、ボンディング部の強度を低下させる。そして、半導体装置１００の信頼性を低下させることがある。
これに対し、本実施形態に係る半導体装置１００では、樹脂パッケージ１０と、リードフレーム１５と、の間の隙間９ｆに沿ったハンダの進行を、境界部９ａにおいて阻止する。これにより、ハンダやフラックスがリードフレーム３および５までの侵入することを防ぎ、半導体装置１００の信頼性を向上させることができる。
さらに、本実施形態では、半導体装置１００をプリント基板２１にボンディングする際の歩留りも向上させることができる。例えば、半導体装置１００を固着するリフロー過程において、半導体装置１００が溶融したハンダの上に乗って移動し、その固定位置がずれることがある。これを防ぐ為には、樹脂パッケージ１０の裏面に露出するリードフレーム３および５の形状を、所定のパットデザインに適合するように設けることが望ましい。そして、その好ましいデザインでは、樹脂パッケージ１０の裏面１０ｂの外縁よりも内側に、リードフレーム３および５の露出部を設けることが望ましい。
例えば、図９に示す半導体装置９００の構造では、上記の好ましいデザインと、樹脂パッケージの側面にフィレットを形成することは、相容れない要請であり両方を充足することができない。これに対し、本実施形態では、リードフレーム３および５の露出部と、フィレット形成のためのリードフレーム１５とが、境界部９ａを介して離間して設けられている。これにより、リードフレーム３および５の形状を所定のパッドデザインに適合するように形成し、且つ、リードフレーム１５の端面にフィレットを設けることが可能となる。これにより、半導体装置１００の位置ズレを抑制し、ボンディング歩留りを向上させることができる。
［第２の実施形態］
図３は、第２の実施形態に係る半導体装置を示す模式図である。図３（ａ）は、半導体装置２００を示し、図３（ｂ）は、半導体装置３００を示している。同図に示すように、リードフレーム３およびリードフレーム５のいずれかと、リードフレーム１５と、の間を、幅および厚さの少なくともいずれかが異なる接続部により接続することができる。本実施形態では、接続部として連結ピン３１および３３を用いる。
例えば、図３（ａ）に示す半導体装置２００のように、リードフレーム３とリードフレーム１５との間を複数の連結ピン３１により部分的につなぐ。同図に示す例では、２つの連結ピン３１が設けられているが、３つ以上の連結ピン３１を設けても良い。また、連結ピン３１の厚さを、リードフレーム３およびリードフレーム１５の厚さよりも薄く設けても良い。リードフレーム５とリードフレーム１５との間に設けられる連結ピン３１も同じである。
図３（ｂ）に示す半導体装置３００では、リードフレーム３とリードフレーム１５との間を部分的につなぐ連結ピン３３を設ける。同図に示す例では、図３（ａ）に示す連結ピン３１よりも幅の広い連結ピン３３が１つ設けられているが、連結ピン３１と同じ幅であっても良い。また、連結ピン３３の厚さを、リードフレーム３およびリードフレーム１５の厚さよりも薄くしても良い。すなわち、図３（ｂ）に示す半導体装置３００では、連結ピン３３の数が１つである点で、図３（ａ）に示す半導体装置２００と相違するとも言える。リードフレーム５とリードフレーム１５との間に設けられる連結ピン３３も同じである。
また、リードフレーム３とリードフレーム１５との間をつなぐ連結ピンの数と、リードフレーム５とリードフレーム１５との間をつなぐ連結ピンの数とが、相違しても良いし、それぞれの連結ピンの幅が異なっても良い。
このように、連結ピン３１または３３を設けることにより、リードフレーム１５の強度を向上させることができる。例えば、リードフレーム３、５、１５、および、その上に成形した樹脂をダイサー等を用いて切断することにより、個別の半導体装置を分離する。この際に、小片化されるリードフレーム１５の変形や剥がれ等を抑制することができる。
リードフレーム３および５と、リードフレーム１５と、の境界を画する部分は、それぞれの間に介在する境界部９ｂである。境界部９ｂは、連結ピン３１もしくは３３により複数の部分に分離される。
本実施形態でも、樹脂パッケージ１０の側面に生じる隙間９ｆ（図２（ｃ）参照）に沿って侵入するハンダを、境界部９ｂにより遮断することができる。そして、樹脂パッケージ１０の裏面１０ｂに露出するリードフレーム３および５の形状を好ましいデザインに適合させ、リフロー過程における半導体装置２００および３００の位置ずれを抑制することができる。
図４は、第２の実施形態の変形例に係る半導体装置４００を示す模式図である。図４（ａ）は、樹脂パッケージ１０の上面１０ａの側から見た平面図を示し、図４（ｂ）は、図４（ａ）におけるＩＶｂ−ＩＶｂ断面を示している。図４（ｃ）は、図４（ａ）における短辺側の側面１０ｃを示している。
半導体装置４００におけるリードフレーム１５は、樹脂パッケージ１０の裏面１０ｂの端から側面１０ｃに跨る窪み４１を有する点で、図３（ａ）に示した半導体装置２００と相違する。すなわち、リードフレーム３および５と、リートフレーム１５と、の間は連結ピン３１でつながれ、半導体装置２００と同じ作用効果を生ずる。この場合も、リードフレーム１５の一部は、樹脂パッケージ１０の裏面１０ｂの端から側面１０ｃの端に跨って露出する。すなわち、裏面１０ｂの側に露出するリードフレームの表面と、側面１０ｃの側に露出する表面と、がつながって設けられる。
本実施形態では、リードフレーム１５の裏面側に設けられた窪み４１にハンダが入り込みフィレット２９が形成され易くなる。例えば、ダイサー等の切断面であるリードフレーム１５の端面１５ａには、その芯材である銅などが露出する。このため、リードフレーム１５の端面１５ａは、ハンダとの馴染みが悪く、フィレット２９の形成にムラを生じることがある。これに対し、リードフレーム１５の裏面、および、窪み４１の内面には、例えば、銀メッキを施すことが可能であり、ハンダに馴染みやすい面とすることができる。これにより、窪み４１の内面に沿って溶融したハンダを入り込ませ、そこにムラ無くフィレットを形成することができる。
図５は、第２の実施形態の別の変形例に係る半導体装置５００を示す模式図である。図５（ａ）は、樹脂パッケージ１０の上面１０ａの側から見た平面図を示し、図５（ｂ）は、図５（ａ）におけるＶｂ−Ｖｂ断面を示す。
半導体装置５００では、リードフレーム１５の上面に段差を設け、樹脂パッケージ１０の側面１０ｃに露出するリードフレーム１５の端部４３の厚さを、リードフレーム３および５に近接する部分の厚さよりも薄くする。これにより、樹脂パッケージ１０とリードフレーム１５との噛み合わせが強くなり、リードフレーム３および５へのハンダやフラックスの浸入を、さらに抑制することができる。
［第３の実施形態］
図６は、第３の実施形態に係る半導体装置６００を示す模式図である。図６（ａ）は、樹脂パッケージ１０の上面１０ａの側から見た平面図を示し、図６（ｂ）は、図６（ａ）における長辺側の側面を示している。
図６（ａ）に示すように、樹脂パッケージ１０の平面形状が長方形の場合、リードフレーム１５を長辺側に設けても良い。リードフレーム１５は、リードフレーム３および５から離間して設けられ、その端面１５ｂおよび１５ｃは、長辺側の側面に露出する。
本実施形態でも、第１の実施形態と同じ作用効果が得られる。また、リードフレーム１５と、リードフレーム３および５と、の間に連結ピン３１を設けても良いし、図４に示す窪み４１、もしくは、図５に示す段差を設けても良い。
図６（ｂ）に示すように、本実施形態では、リードフレーム１５の一部が露出しない短辺側の側面に限らず、長辺側の側面にも吊りピン３ｂおよび５ｂの端面が露出する。また、例えば、リードフレーム３および５の外縁から樹脂パッケージ１０の短辺側の側面に向けて延在する吊りピンだけを設け、長辺側の側面に吊りピンの端面が露出しない形態としても良い。
図６（ａ）では、樹脂パッケージ１０の長辺側における両方の側面に、それぞれリードフレーム１５の端面１５ａおよび１５ｂが露出する。しかしながら、この実施例に限定される訳ではなく、片側だけに端面１５ｂまたは１５ｃが露出する構成であってもよい。また、リードフレーム３に隣接して設けられたリードフレーム１５の端面１５ｂと、リードフレーム５に隣接して設けられたリードフレーム１５の端面１５ｃとが、１つの側面に露出する構成であっても良い。
［第４の実施形態］
図７は、第４の実施形態に係る半導体装置７００を示す模式図である。図７（ａ）は、樹脂パッケージ１０の上面１０ａの側から見た平面図を示し、図７（ｂ）は、図７（ａ）におけるＶＩＩｂ−ＶＩＩｂ断面を示している。図７（ｃ）は、図７（ａ）における短辺側の側面１０ｃを示している。
本実施形態では、リードフレーム３と、リードフレーム１５と、の間に、接続部として、リードフレーム３および１５よりも薄い境界部４５が設けられる。図７（ｂ）に示すように、境界部４５では、リードフレーム３の上面と、リードフレーム１５の上面と、の間に溝が形成される。リードフレーム５と、リードフレーム１５と、の間に設けられる境界部４５も同様である。さらに、図４および図５に示す窪み４１および段差を、リードフレーム１５に設けても良い。
樹脂パッケージ１０の側面１０ｃに露出するリードフレーム１５の端面１５ａには、フィレット２９が形成される。そして、樹脂パッケージ１０と、リードフレーム１５と、の間の隙間９ｆに入り込むハンダやフラックスは、境界部４５の溝の中に形成された樹脂により遮られ、リードフレーム３および５まで侵入しない。
［第５の実施形態］
図８は、第５の実施形態に係る半導体装置８００を示す模式図である。図８（ａ）は、半導体装置８００を樹脂パッケージ５０の上面側から見た斜視図であり、図８（ｂ）は、樹脂パッケージ５０の裏面側から見た斜視図である。
半導体装置８００の樹脂パッケージ５０は、樹脂枠５１と、その内部に充填された透明樹脂５３と、を含む。図８（ａ）に示すように、樹脂枠５１の中央に設けられた凹部５１ａの底面には、リードフレーム３の上面の一部が露出し、半導体素子７（例えば、ＬＥＤチップ）が固着される。そして、同じ底部に露出したリードフレーム５の上面の一部と、半導体素子７と、が金属ワイヤ１２により電気的に接続される。
樹脂枠５１は、例えば、酸化チタンを含む白色樹脂であり、ＬＥＤチップの放射する光を反射する。そして、凹部５１ａには、透明樹脂が充填される。これにより、リードフレーム３の上面に固着されたＬＥＤチップから放射される光は、樹脂枠５１の内面で反射され、樹脂パッケージ５０の上面５０ａから放出される。
図８（ｂ）に示すように、樹脂パッケージ５０の裏面５０ｂには、リードフレーム３および５のそれぞれの裏面が露出する。さらに、リードフレーム１５が、リードフレーム３および５との間の境界を画する部分である境界部５１ｂを介して設けられる。
リードフレーム１５は、その裏面を樹脂パッケージ５０の裏面５０ｂに露出させ、端面１５ａを樹脂パッケージ５０の側面５０ｃに露出する。これにより、樹脂パッケージ５０の側面にフィレット２９が形成される。また、樹脂パッケージ５０と、リードフレーム１５との間の隙間に入り込むハンダやフラックスを、境界部５１ｂに充填される樹脂により遮断することができる。さらに、樹脂パッケージ５０の裏面５０ｂに露出するリードフレーム３および５の形状を好ましいデザインに適合させ、リフローの過程における半導体装置８００の位置ずれを抑制することができる。
上記の実施形態において、半導体素子７をＬＥＤチップとして説明したが、これに限られる訳ではなく、例えば、受光素子などの光センサであっても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３、５、１５・・・リードフレーム、 ３ａ、５ａ、３ｂ、５ｂ・・・吊りピン、 ７・・・半導体素子、 ９ａ、９ｂ、５１ｂ・・・境界部、 １０、５０・・・樹脂パッケージ、 １０ａ、５０ａ・・・上面、 １０ｂ、５０ｂ・・・裏面、 １０ｃ、５０ｃ・・・側面、 ９ｆ・・・隙間、 １２・・・金属ワイヤ、 １３・・・電極、 １５ａ、１５ｂ、１５ｃ・・・端面、 ２１・・・プリント基板、 ２３、２５・・・ランドパターン、 ２７ａ、２８ａ・・・ハンダペースト、 ２７ｂ、２８ｂ・・・ハンダ、 ２９・・・フィレット、 ３１、３３・・・連結ピン、 ４１・・・窪み、 ４３・・・端部、 ４５・・・境界部、 ５１・・・樹脂枠、 ５１ａ・・・凹部、 ５３・・・透明樹脂、１００〜９００・・・半導体装置

Claims (6)

  1. 第１のフレームと、
    前記第１のフレームに固着された半導体素子と、
    前記第１のフレームから離間して設けられ、金属ワイヤを介して前記半導体素子と電気的に接続された第２のフレームと、
    前記半導体素子と、前記第１のフレームと、前記第２のフレームと、を覆い、前記第１のフレームの一部と、前記第２のフレームの一部と、を１つの主面に露出させた樹脂パッケージと、
    前記第１のフレームおよび前記第２のフレームのいずれかに隣接して併設された第３のフレームであって、その一部が、前記樹脂パッケージの前記主面の端と、前記主面と交差する側面の端と、に跨って露出した第３のフレームと、
    を備えたことを特徴とする半導体装置。
  2. 前記第１のフレームおよび前記第２のフレームの前記いずれかと、前記第３のフレームと、は、離間してなることを特徴とする請求項１記載の半導体装置。
  3. 前記第１のフレームおよび前記第２のフレームの前記いずれかと、前記第３フレームと、は、前記第１のフレームおよび前記第２のフレームの前記いずれかとは幅および厚さの少なくともいずれかが異なる接続部により接続されてなることを特徴とする請求項２記載の半導体装置。
  4. 前記第３のフレームは、前記主面の端から前記側面に跨る窪みを有することを特徴とする請求項２または３に記載の半導体装置。
  5. 前記側面に露出した前記第３のフレームの端部の厚さは、前記第１のフレームおよび前記第２のフレームの前記いずれかに近接する部分の厚さよりも薄いことを特徴とする請求項２または３に記載の半導体装置。
  6. 前記第１のフレームおよび前記第２のフレームは、前記主面に平行な平面視において、それぞれの外縁から前記第３フレームが露出しない前記樹脂パッケージの側面に向けて延在する複数の吊りピンを備えたことを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
JP2011149470A 2011-07-05 2011-07-05 半導体装置 Active JP5706254B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011149470A JP5706254B2 (ja) 2011-07-05 2011-07-05 半導体装置
US13/418,949 US8536686B2 (en) 2011-07-05 2012-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011149470A JP5706254B2 (ja) 2011-07-05 2011-07-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2013016709A true JP2013016709A (ja) 2013-01-24
JP5706254B2 JP5706254B2 (ja) 2015-04-22

Family

ID=47438151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011149470A Active JP5706254B2 (ja) 2011-07-05 2011-07-05 半導体装置

Country Status (2)

Country Link
US (1) US8536686B2 (ja)
JP (1) JP5706254B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073568A (ja) * 2017-01-06 2017-04-13 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476567B2 (ja) 2013-03-29 2019-03-06 日亜化学工業株式会社 発光装置
US11195269B2 (en) * 2015-03-27 2021-12-07 Texas Instruments Incorporated Exposed pad integrated circuit package
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10249802B2 (en) * 2015-04-02 2019-04-02 Nichia Corporation Light emitting device and method for manufacturing the same
US10615320B2 (en) 2016-01-12 2020-04-07 Maven Optronics Co., Ltd. Recessed chip scale packaging light emitting device and manufacturing method of the same
EP3865486A1 (en) 2020-02-13 2021-08-18 Idemitsu Kosan Co., Ltd. Heterocyclic compound and an organic electroluminescence device comprising the heterocyclic compound

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
JP2007509485A (ja) * 2003-08-14 2007-04-12 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体デバイス・パッケージおよびその製造方法
JP2010109253A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010123908A (ja) * 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd 発光装置
JP4620175B1 (ja) * 2010-01-29 2011-01-26 株式会社東芝 Ｌｅｄパッケージ
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
JP2008227075A (ja) 2007-03-12 2008-09-25 Fuji Xerox Co Ltd 面発光素子アレイ及び面発光装置
JP5585013B2 (ja) 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2007509485A (ja) * 2003-08-14 2007-04-12 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体デバイス・パッケージおよびその製造方法
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
JP2010109253A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010123908A (ja) * 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd 発光装置
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4620175B1 (ja) * 2010-01-29 2011-01-26 株式会社東芝 Ｌｅｄパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073568A (ja) * 2017-01-06 2017-04-13 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム

Also Published As

Publication number Publication date
US8536686B2 (en) 2013-09-17
US20130009292A1 (en) 2013-01-10
JP5706254B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5706254B2 (ja) 半導体装置
JP5933959B2 (ja) 半導体光学装置
KR20120048535A (ko) 발광 장치
JP6660687B2 (ja) 半導体素子および発光装置
TWI587762B (zh) 佈線基板及佈線基板之製造方法
JP2013161903A (ja) 半導体装置およびその製造方法
JP6065586B2 (ja) 発光装置及びその製造方法
JP5426730B2 (ja) 光モジュール用パッケージ
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2014049577A (ja) 半導体装置及びその製造方法
TW201327944A (zh) 發光二極體燈條及其製造方法
JP6577373B2 (ja) リードフレーム及びその製造方法、半導体装置
JP2015072947A (ja) 半導体装置及びその製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP5721797B2 (ja) 発光ダイオードパッケージ及びその製造方法
JP5833610B2 (ja) 発光ダイオードパッケージ及びその製造方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009188005A (ja) 表面実装型半導体装置
JP6611795B2 (ja) Ｌｅｄパッケージ、発光装置およびｌｅｄパッケージの製造方法
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR20130086110A (ko) 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
JP2011222363A (ja) 端子、電子回路部品
JP5179106B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150226

R151 Written notification of patent or utility model registration

Ref document number: 5706254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250