JP2015185561A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015185561A
JP2015185561A JP2014058093A JP2014058093A JP2015185561A JP 2015185561 A JP2015185561 A JP 2015185561A JP 2014058093 A JP2014058093 A JP 2014058093A JP 2014058093 A JP2014058093 A JP 2014058093A JP 2015185561 A JP2015185561 A JP 2015185561A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
extended portion
extended
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014058093A
Other languages
English (en)
Other versions
JP6203095B2 (ja
Inventor
雅臣 宮澤
Masaomi Miyazawa
雅臣 宮澤
田畑　光晴
Mitsuharu Tabata
光晴 田畑
高橋　卓也
Takuya Takahashi
卓也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014058093A priority Critical patent/JP6203095B2/ja
Priority to US14/566,503 priority patent/US9397014B2/en
Priority to DE102015204633.8A priority patent/DE102015204633B4/de
Priority to CN201510125857.0A priority patent/CN104934393B/zh
Publication of JP2015185561A publication Critical patent/JP2015185561A/ja
Application granted granted Critical
Publication of JP6203095B2 publication Critical patent/JP6203095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡単な設計変更により、電極のインダクタンスを低減したまま、電極の引き出し位置、または、電極の接続点の位置を容易に変更可能な技術を提供することを目的とする。
【解決手段】電極４は、ケース５の横方向に互いに対向する第１及び第２内壁５ａ１，５ａ２にそれぞれ設けられた第１及び第２凹部５ａ３，５ａ４に両端が入り込むまで延設された延設部分４ｂを含む。延設部分４ｂの両端が入り込む程度は、その両端を中心に向けて狭めることによって延設部分４ｂの長さを７０％にした場合の両端の位置が、１０％だけ第１及び第２内壁５ａ１，５ａ２のそれぞれをそれらの間の中心に向けて狭めた場合の第１及び第２内壁の位置５ａ１，５ａ２の間に含まれるように設定されている。
【選択図】図４

Description

本発明は、半導体装置に関するものであり、特にケースの横方向に延設された電極を備える半導体装置に関する。
半導体素子が搭載された基板と、当該半導体素子と電気的に接続された電極と、これらを覆うケースとを備える半導体装置が知られている。このような半導体装置においては、通常、電極が、基板の回路パターンとケース側壁付近で接続され、当該側壁からケースの外部に引き出されている（例えば特許文献１）。このような構成によれば、電極を短くすることができるので、そのインダクタンスを低減することができる。
特開２００９−００４４３５号公報
上述の半導体装置においては、ケースにおける電極の引き出し位置、または、電極と回路パターンとの接続点の位置を、設計変更によって容易に変更することが求められている。
しかしながら、電極の長さをなるべく短くしたまま、ケースにおける電極の引き出し位置を変更しようとすると、電極と回路パターンとの接続点の位置も変更しなければならず、回路パターンの再設計が生じるなどして非常に手間がかかるという問題がある。一方、回路パターンと電極との接続点の位置を変更せずに、ケースにおける電極の引き出し位置を変更しようとすると、電極を引き回す分だけ電極が長くなり、インダクタンスが増加してしまうという問題がある。上記接続点の位置の位置を変更する場合にも、引き出し位置を変更する場合と同様の問題がある。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、簡単な設計変更により、電極のインダクタンスを低減したまま、電極の引き出し位置、または、電極の接続点の位置を容易に変更可能な技術を提供することを目的とする。
本発明に係る半導体装置は、半導体素子が搭載された基板と、前記半導体素子と電気的に接続された電極と、前記電極の上部以外の残余の部分と、前記基板とを覆うケースとを備える。前記電極の前記残余の部分は、前記ケースの横方向に互いに対向する第１及び第２内壁にそれぞれ設けられた第１及び第２凹部に両端が入り込むまで延設された延設部分を含む。前記延設部分の前記両端が入り込む程度は、前記延設部分の前記両端をそれらの間の中心に向けて狭めることによって前記延設部分の長さを７０％にした場合の前記両端の位置が、前記第１及び第２内壁の間の距離の１０％だけ前記第１及び第２内壁のそれぞれをそれらの間の中心に向けて狭めた場合の前記第１及び第２内壁の位置の間に含まれるように設定されている。
本発明によれば、簡単な設計変更により、電極のインダクタンスを低減したまま、電極の引き出し位置、または、電極の接続点の位置を変更することができる。
実施の形態１に係るパワーモジュールの構成を示す平面図である。 実施の形態１に係るパワーモジュールの構成を示す断面図である。 実施の形態１に係るパワーモジュールの構成を示す断面図である。 実施の形態１に係るパワーモジュールの構成を示す断面図である。 実施の形態２に係るパワーモジュールの構成を示す断面図である。 実施の形態３に係るパワーモジュールの構成を示す断面図である。 実施の形態４に係るパワーモジュールの構成を示す断面図である。 実施の形態５に係るパワーモジュールの構成を示す断面図である。 実施の形態６に係るパワーモジュールの構成を示す断面図である。 実施の形態７に係るパワーモジュールの構成を示す断面図である。 実施の形態７に係るパワーモジュールの構成を示す断面図である。 実施の形態８に係るパワーモジュールの構成を示す断面図である。 実施の形態９に係るパワーモジュールの構成を示す断面図である。 実施の形態９に係るパワーモジュールの構成を示す断面図である。 実施の形態１０に係るパワーモジュールの構成を示す断面図である。 実施の形態１１に係るパワーモジュールの構成を示す断面図である。 実施の形態１２に係るパワーモジュールの構成を示す断面図である。 実施の形態１３に係るパワーモジュールの構成を示す断面図である。 実施の形態１４に係るパワーモジュールの構成を示す断面図である。 実施の形態１５に係るパワーモジュールの構成を示す断面図である。 実施の形態１５に係るパワーモジュールの構成を示す断面図である。 実施の形態１６に係るパワーモジュールの構成を示す断面図である。 実施の形態１７に係るパワーモジュールの構成を示す断面図である。 実施の形態１８に係るパワーモジュールの構成を示す断面図である。 実施の形態１９に係るパワーモジュールの構成を示す断面図である。 実施の形態２０に係るパワーモジュールの構成を示す断面図である。 実施の形態２０に係るパワーモジュールの構成を示す断面図である。 実施の形態２１に係るパワーモジュールの構成を示す断面図である。 実施の形態２１に係るパワーモジュールの構成を示す断面図である。 実施の形態２２に係るパワーモジュールの構成を示す断面図である。 実施の形態２３に係るパワーモジュールの構成を示す断面図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置が適用されたパワーモジュールの構成を示す平面図であり、図２は、図１のＡ−Ａ線に沿った断面図であり、図３は、図１のＢ−Ｂ線に沿った断面図である。図４は、図２のＣ−Ｃ線に沿った断面図である。
本実施の形態１に係るパワーモジュールは、絶縁性の基板１と、金属箔２と、ベース板３と、電極４と、ケース５とを備えている。
図２及び図３に示すように、基板１には、半導体素子１ａが搭載されている。ここでは、基板１の上面には図示しない回路パターンが設けられており、その回路パターンと半導体素子１ａとが接続されている。
基板１の半導体素子１ａが搭載された面と逆側の面上には、金属箔２及びベース板３が、この順に形成されている。ベース板３は、基板１の機械的な変形を抑制する役割を果たす。絶縁性の基板１は、半導体素子１ａ及び回路パターンと、金属箔２とを絶縁する役割を果たす。
電極４は、半導体素子１ａと回路パターンを介して間接的に接続されることにより、半導体素子１ａと電気的に接続されている。ただし、これに限ったものではなく、電極４は、半導体素子１ａと直接的に接続されることにより、半導体素子１ａと電気的に接続されてもよい。
電極４の上部には、端子４ａが形成されている。電極４の上部以外の残余の部分には、延設部分４ｂと、底面部４ｃとが含まれている。なお、ここでは、電極４の素材は銅であるものとする。延設部分４ｂ及び底面部４ｃについては、後で詳細に説明する。
ケース５は、周壁部５ａと、蓋部５ｂとを備えている。
図４に示すように、周壁部５ａは、第１及び第２内壁５ａ１，５ａ２を含む。ここでは、周壁部５ａは、平面視４角形の４辺を成す４つの壁部から構成されており、そのうちの互いに対向する一組の内壁を、第１及び第２内壁５ａ１，５ａ２としている。周壁部５ａの下部は、ベース板３の外周部の上部と接続されている。
第１内壁５ａ１には第１凹部５ａ３が設けられ、第２内壁５ａ２には第２凹部５ａ４が設けられている。
次に、蓋部５ｂについて説明する前に、電極４の延設部分４ｂ及び底面部４ｃについて説明する。図４に示すように、延設部分４ｂは、ケース５の横方向に互いに対向する第１及び第２内壁５ａ１，５ａ２の第１及び第２凹部５ａ３，５ａ４に、延設部分４ｂの両端が入り込むまで延設されている。
本実施の形態１では、延設部分４ｂの両端が、第１及び第２凹部５ａ３，５ａ４に密着して嵌合されることによって、第１及び第２内壁５ａ１，５ａ２に固定されている。このような構成によれば、延設部分４ｂの可撓性を維持することができ、延設部分４ｂに生じる応力を逃がすことができる。また、電極４を増設しやくすることや、電極４の構造を単純化することなどが期待できる。さらに、電極４の素材が、仮に焼きなまし銅のような柔軟な素材であったとしても、基板１との接合位置のずれを生じ難くすることができる。
また、図３に示すように、延設部分４ｂは、板形状を有し、高さ方向にも延設されている。このような構成によれば、例えば、ケース５内に後述する充填材を充填した場合に、その充填材内の気泡を抜け易くすることができる。よって、目視検査の障害となる気泡を低減することができるので、目視検査を容易に行うことができる。
また、本実施の形態１では、延設部分４ｂは、電極４の延設部分４ｂ以外の部分と一つの部材で一体的に形成されている。つまり、延設部分４ｂは、電極４の他の部分と連続的に形成されている。
底面部４ｃは、電極４の下部を折り曲げて形成された部分であり、半導体素子１ａと電気的に接続されている。なお、底面部４ｃ（電極４）は、半導体素子１ａに接続された基板１上の回路パターンと超音波金属接合によって接合されている。本実施の形態１では、上述したように延設部分４ｂの可撓性が維持されているので、電極４が、回路パターンと超音波金属接合によって接合される際に生じる振動を、延設部分４ｂに逃がすことができる。したがって、超音波金属接合を効率よく行うことができる。
次に、ケース５の蓋部５ｂについて説明する。蓋部５ｂは、周壁部５ａの上部と着脱可能である（例えば図１７）。図２及び図３に示されるように、蓋部５ｂが、周壁部５ａに取り付けられた場合には、周壁部５ａ及び蓋部５ｂによって、電極４の上部（端子４ａ）以外の残余の部分（延設部分４ｂ及び底面部４ｃ）と基板１とが覆われる。すなわち、蓋部５ｂは、周壁部５ａと協働して、電極４の延設部分４ｂ及び底面部４ｃと、基板１とを覆う。
一方、図２に示すように、電極４の上部（端子４ａ）は、蓋部５ｂによって覆われておらず、蓋部５ｂには、蓋部５ｂが周壁部５ａに取り付けられた場合に電極４の上部と隙間なく嵌合する穴５ｂ１が設けられている。図１では、端子４ａだけが、蓋部５ｂから露出していることが示されており、延設部分４ｂや第１及び第２内壁５ａ１，５ａ２は、蓋部５ｂによって覆われるので隠れ線（点線）で示されている。
さて、本実施の形態１では、上述したように電極４が延設部分４ｂを含むように構成されている。これにより、端子４ａ及び穴５ｂ１の設計変更によって、端子４ａの位置（ケース５における電極４の引き出し位置）、または、底面部４ｃの位置（電極４と回路パターンとの接続点の位置）を、延設部分４ｂ上の任意の部分に変更することができる。これにより、電極４のインダクタンスを低減したまま、端子４ａの位置（ケース５における電極４の引き出し位置）、または、底面部４ｃの位置（電極４と回路パターンとの接続点の位置）を容易に変更することができる。
しかしながら、延設部分４ｂが第１及び第２内壁５ａ１，５ａ２の第１及び第２凹部５ａ３，５ａ４に入り込みすぎると、ケース５の素材と延設部分４ｂの素材との線膨張の差から、延設部分４ｂの両端からケース５に応力が印加されてケース５が破損することが考えられる。特に、パワーモジュールの半導体素子１ａの動作時の発熱は比較的高く、線膨張の差に起因する上記応力も大きくなることから、上記のような問題が発生し易いと考えられる。
そこで、本実施の形態１に係るパワーモジュールでは、その問題を解決するために、図４に示されるように構成されている。
図４には、延設部分４ｂの延設方向の両端をそれらの間の中心に向けて等しく狭めることによって、延設部分４ｂの長さを７０％にした場合の両端の位置Ｐ１，Ｐ２が図示されている。また、図４には、第１及び第２内壁５ａ１，５ａ２の間の距離の１０％だけ第１及び第２内壁５ａ１，５ａ２のそれぞれをそれらの間の中心に向けて狭めた場合の第１及び第２内壁５ａ１，５ａ２の位置Ｐ３，Ｐ４が図示されている。
本実施の形態１では、延設部分４ｂの両端が第１及び第２内壁５ａ１，５ａ２に入り込む程度は、位置Ｐ１，Ｐ２が位置Ｐ３，Ｐ４の間に含まれるように設定されている。このような構成によれば、電極４の大部分がケース５によって固定されないので、線膨張の差に起因するケース５の破損を抑制することができる。
以上のことをまとめると、本実施の形態１に係るパワーモジュールによれば、電極４が延設部分４ｂを含むように構成されている。これにより、簡単な設計変更により、電極４のインダクタンスを低減したまま、端子４ａの位置（ケース５における電極４の引き出し位置）、または、底面部４ｃの位置（電極４と回路パターンとの接続点の位置）を変更することができる。また、延設部分４ｂの両端が入り込む程度は、位置Ｐ１，Ｐ２が位置Ｐ３，Ｐ４の間に含まれるように設定されているので、線膨張の差に起因するケース５の破損を抑制することができる。
なお、本実施の形態１では、上述のようにインダクタンスを低減することができるので、電極４の素材は、銅に限ったものではない。電極４の素材には、例えば、導電率は低いが安価なアルミニウム、アルミニウム合金、マグネシウム合金、鉄合金（鋼鉄）及び銅合金のいずれかが含まれてもよい。このように構成した場合には、パワーモジュールのコストを低減することができる。また、後の実施の形態で説明するように、電極４の一部のみに、例えば、アルミニウム、アルミニウム合金、マグネシウム合金、鉄合金（鋼鉄）及び銅合金のいずれかが含まれてもよい。
また、以上の説明では、延設部分４ｂの両端は、第１及び第２内壁５ａ１，５ａ２によって固定されているものとして説明した。しかしこれに限ったものではなく、延設部分４ｂは、ケース５の他の内壁（例えば隣り合う内壁など）によって固定されてもよい。
また、以上の説明では、ケース５は、周壁部５ａと、それと着脱可能な蓋部５ｂとから構成されていた。しかし本実施の形態１に係るケース５は、この構成に限ったものではなく、例えば、周壁部５ａと蓋部５ｂとが着脱不可能に一体化されたものであってもよい。
＜実施の形態２＞
図５は、本発明の実施の形態２に係るパワーモジュールの構成を図２と同様に示す断面図である。なお、これ以降のパワーモジュールの説明において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
本実施の形態２では、基板１の外縁部は、ケース５（周壁部５ａ）の内縁部に固定されている。ここで、図５のような構成によれば、仮に基板１の中央部が上側に凸となるような応力が発生したとしても、電極４が当該中央部上面を支持する梁として機能する。このため、ベース板３を設けずに、金属箔２を露出するように構成しても、当該応力による基板１の機械的な変形を抑制することができる。
＜実施の形態３＞
図６は、本発明の実施の形態３に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態３では、複数の電極４の延設部分４ｂが、互いに５ｍｍ以内の間隔をあけて配置されている。なお、複数の電極４は、一つの半導体素子１ａと電気的に接続されてもよいし、複数の半導体素子１ａと電気的に接続されてもよい。このような構成によれば、任意の一つの電極４に交流電流を流した場合に発生する交番磁界と、他の電極４表面の渦電流、または、他の電極４に流す交流電流により発生する交番磁界とを、互いに打ち消す（阻害し合う）ことができる。この結果として、自己インダクタンスを低減することができる。
＜実施の形態４＞
図７は、本発明の実施の形態４に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態４では、電極４の延設部分４ｂは、高さ方向からみて曲線形状を有している。このような構成によれば、電極４の熱膨張（線膨張）による応力を延設部分４ｂの曲部に逃がし易くすることができるので、応力による影響を抑制することができる。また、電極４の延設部分４ｂの延設方向からみて延設部分４ｂを曲げようとする応力に対抗する強度を高めることができる。
＜実施の形態５＞
図８は、本発明の実施の形態５に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態５では、電極４の延設部分４ｂの両端は、第１及び第２凹部５ａ３，５ａ４に遊嵌されている。このような構成によれば、熱膨張（線膨張）による延設部分４ｂの延設方向における寸法変化を許容することができる。このため、熱膨張（線膨張）による応力を逃がし易くすることができるので、応力による影響を抑制することができる。
＜実施の形態６＞
図９は、本発明の実施の形態６に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態６では、電極４の延設部分４ｂの上端及び下端の少なくともいずれか一方の一部のみが欠けている。すなわち、延設部分４ｂの当該一部のみに欠け４ｂ１が設けられている。このような構成によれば、なるべく延設部分４ｂの面積を維持したインダクタンスの抑制を実現することができる。また、共振時定数を変化させることも可能となる。さらに、延設部分４ｂの欠け４ｂ１と嵌合する（交差する）構造体５ｃを、ケース５に設ければ、電極４をケース５に挿設する際の間違いを確認することができる。
＜実施の形態７＞
図１０は、本発明の実施の形態７に係るパワーモジュールの構成を図２と同様に示す断面図であり、図１１は、その構成を図３と同様に示す断面図である。本実施の形態７では、電極４の延設部分４ｂの上端及び下端の少なくともいずれか一方が、高さ方向及び延設方向に垂直な方向に折り曲げられている。すなわち、延設部分４ｂの上端及び下端の少なくともいずれか一方に、当該折り曲げにより形成された折曲部４ｂ２が設けられている。このような構成によれば、電極４の延設部分４ｂの高さ方向からみて延設部分４ｂを曲げようとする応力に対抗する強度を高めることができる。また、電極４をケース５に挿設し易くなることが期待できる。
＜実施の形態８＞
図１２は、本発明の実施の形態８に係るパワーモジュールの構成を図３と同様に示す断面図である。本実施の形態８では、電極４の延設部分４ｂは延設方向からみて曲線形状を有している。このような構成によれば、電極４の延設部分４ｂの高さ方向からみて延設部分４ｂを曲げようとする応力に対抗する強度を高めることができる。また、電極４の熱膨張（線膨張）による応力を延設部分４ｂの曲部に逃がし易くすることができるので、応力による影響を抑制することができる。
＜実施の形態９＞
図１３は、本発明の実施の形態９に係るパワーモジュールの構成を図２と同様に示す断面図であり、図１４は、その構成を図３と同様に示す断面図である。本実施の形態９では、ケース５内に充填された絶縁性の充填材６をさらに備えている。そして、電極４の延設部分４ｂの高さ方向の長さの５０％以上が充填材６に埋没している。このような構成によれば、電極４と他の通電部分との実際の絶縁距離が短くでも、その絶縁距離を実質的に長くすることができる。また、電極４の延設部分４ｂにより、充填材６の揺動を緩和することができる。
＜実施の形態１０＞
図１５は、本発明の実施の形態１０に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態１０では、少なくとも一つの電極４には、それ以外の電極４と対向する面（以下「対向面」と記す）を露出するめっき４ｂ３が設けられている。すなわち、各電極４の対向面には、めっき４ｂが設けられていない。めっき４ｂの素材には、例えば、電極４よりも導電性が低い金属（例えばニッケル）などが含まれる。
ここで、電極４に高周波電流を流した場合には、表皮効果によって電極４の表面における電流密度が高くなる。特に、対向する二つの電極４に逆向きの電流を流した場合には、各電極４の対向面の表面には、対向面以外の表面と比べて電流が流れ易くなる。本実施の形態１０の構成によれば、各電極４の対向面には、導電性が低いめっき４ｂが設けられていないので、電極４の抵抗による高周波電流の損失を低減することができる。
＜実施の形態１１＞
図１６は、本発明の実施の形態１１に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態１１では、一つの電極４の一つの延設部分４ｂが、複数の半導体素子１ａのそれぞれと電気的に接続されている。このような構成によれば、複数の半導体素子１ａ（回路パターン）の並列接続を、延設部分４ｂに兼ねさせることができる。
＜実施の形態１２＞
図１７は、本発明の実施の形態１２に係るパワーモジュールの構成を図２と同様に示す断面図である。なお、図１７では、蓋部５ｂが周壁部５ａから取り外された状態が図示されている。
図１７に示すように、第１内壁５ａ１に設けられた第１凹部５ａ３は、延設部分４ｂの一端が通過可能な開口を上側に有しており、第２内壁５ａ２に設けられた第２凹部５ａ４は、延設部分４ｂの他端が通過可能な開口を上側に有している。また、蓋部５ｂが周壁部５ａから取り外された場合には、第１及び第２凹部５ａ３，５ａ４の上記開口が露出される。
そして、電極４の延設部分４ｂの、第１及び第２凹部５ａ３，５ａ４に入り込んだ両端以外の部分には、工具を挿入するための穴４ｂ４が設けられている。
以上のような本実施の形態１２によれば、工具を穴４ｂ４に挿入してから工具をケース５に対して上側に引っ張ることにより、電極４を第１及び第２凹部５ａ３，５ａ４内をスライドさせて電極４をケース５から取り外すことができる。これにより、電極４を曲げずにケース５から取り外すことができるので、電極４の損傷を抑制することができる。
＜実施の形態１３＞
図１８は、本発明の実施の形態１３に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態１３では、第１の電極４の延設部分４ｂの延設方向と、第２の電極４の延設部分４ｂの延設方向とが互いに異なっている。このような構成によれば、第１及び第２の電極４による筋交い効果により、第１及び第２の電極４を取り付けた後のケース５の強度を高めることができる。
＜実施の形態１４＞
図１９は、本発明の実施の形態１４に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態１４では、蓋部５ｂの上述の穴５ｂ１が、蓋部５ｂが周壁部５ａに取り付けられた場合に電極４の上部を遊嵌するように設けられている。このような構成によれば、外部配線の位置変化に応じて電極４に印加される応力を、ある程度逃がすことができる。
＜実施の形態１５＞
図２０は、本発明の実施の形態１５に係るパワーモジュールの構成を図４と同様に示す断面図であり、図２１は、その構成を図２と同様に示す断面図である。本実施の形態１５では、ケース５は、第１及び第２内壁５ａ１，５ａ２以外の内壁から突出して設けられた絶縁性の固定部５ａ５を含んでいる。ここでは、固定部５ａ５には、溝が設けられており、その溝に、電極４の延設部分４ｂの下端が嵌合されることにより、延設部分４ｂが固定されている。具体的には、固定部５ａ５は、延設部分４ｂの、第１及び第２凹部５ａ３，５ａ４に入り込んだ両端以外の領域の２０％以下の領域と勘合することによって、延設部分４ｂを固定している。このような構成によれば、電極４の位置精度を高めることができる。
＜実施の形態１６＞
図２２は、本発明の実施の形態１６に係るパワーモジュールの構成を図３と同様に示す断面図である。本実施の形態１６では、電極４の延設部分４ｂは高さ方向に対して傾斜している。このような構成によれば、平面視における端子４ａの位置（ケース５における電極４の引き出し位置）を延設部分４ｂ以外の部分に変更することができる。これにより、電極４のインダクタンスは多少増加するが、端子４ａの位置を容易に変更することができる。また、高さ方向において電極４が弾性変形し易いので、基板１との電極４との接合において、高さ方向の自由度を高めることができ、補正し易くなる。なお、この自由度を高めるのであれば、電極４の延設部分４ｂが、高さ方向において完全に固定されないように構成されることが望ましい。
＜実施の形態１７＞
図２３は、本発明の実施の形態１７に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態１７では、電極４の延設部分４ｂに、長手方向の長さが短手方向の長さの１０倍以上のスリット穴４ｂ５が設けられている。このような構成によれば、高周波電流の通電状態を制御することができる。
＜実施の形態１８＞
図２４は、本発明の実施の形態１８に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態１８では、電極４の延設部分４ｂに、長手方向の長さが短手方向の長さの１０倍以上の切り欠き４ｂ６が設けられている。このような構成によれば、高周波電流の通電状態を制御することができる。
＜実施の形態１９＞
図２５は、本発明の実施の形態１９に係るパワーモジュールの構成を図３と同様に示す断面図である。本実施の形態１９では、電極４の表面にクラッド部材４ｂ７が設けられている。ここでは、電極４の素材には、例えば銅が含まれ、クラッド部材４ｂ７の素材には、例えば、導電率は低いが安価なアルミニウム、アルミニウム合金、マグネシウム合金、鉄合金（ＳＵＳなどの鋼鉄）及び銅合金のいずれかが含まれる。
上述したように、実施の形態１の構成によればインダクタンスを低減することができるので、本実施の形態１９のように電極４の一部にクラッド部材４ｂ７を用いても、低いインダクタンスを維持しつつ、パワーモジュールのコストを低減することができる。特にクラッド部材４ｂ７にＳＵＳを用いれば、強度も高めることができる。
＜実施の形態２０＞
これまでに説明したパワーモジュールでは、延設部分４ｂは、電極４の延設部分４ｂ以外の部分と一つの部材で一体的に形成されていた。しかし、延設部分４ｂが、磁気遮蔽及び固定の目的に適えば、以下で説明するように、延設部分４ｂと残余の部分とが一つの部材で連続的に形成されている必要はない。
図２６は、本発明の実施の形態２０に係るパワーモジュールの構成を図２と同様に示す断面図であり、図２７は、その構成を図３と同様に示す断面図である。本実施の形態２０では、電極４の延設部分４ｂが、電極４の延設部分４ｂ以外の残余の部分と接合されたことによって電極４が形成されている。そして、電極４の延設部分４ｂの素材には、アルミニウム、アルミニウム合金、マグネシウム合金、鉄合金及び銅合金のいずれかが含まれ、電極４の延設部分４ｂ以外の残余の部分には、銅が含まれている。
本実施の形態２０のように、延設部分４ｂが、残余の部分と接合されたことによって電極４が形成されれば、安価な金属を用いることができ、パワーモジュールのコストを低減することができる。
＜実施の形態２１＞
図２８は、本発明の実施の形態２１に係るパワーモジュールの構成を図２と同様に示す断面図であり、図２９は、その構成を図３と同様に示す断面図である。本実施の形態２１では、ケース５に通風孔５ａ６が設けられている。具体的には、電極４の延設部分４ｂの主面と対向する内壁のうち、充填材６の上面よりも上方に通風孔５ａ６が設けられている。このような構成によれば、表面積が比較的大きい延設部分４ｂを冷却することができるので、端子４ａの冷却を効率よく行うことができる。
＜実施の形態２２＞
図３０は、本発明の実施の形態２２に係るパワーモジュールの構成を図２と同様に示す断面図である。本実施の形態２３では、電極４の延設部分４ｂには複数の穴４ｂ８が設けられている。このような構成によれば、パワーモジュールの軽量化を実現することができるとともに、延設部分４ｂにおける冷却効率を高めることができる。なお、図３０には、複数の穴４ｂ８がパンチング穴である場合が図示されているが、これに限ったものではなく、例えば延設部分４ｂがメッシュ状に形成された場合の穴であってもよい。
＜実施の形態２３＞
図３１は、本発明の実施の形態２３に係るパワーモジュールの構成を図４と同様に示す断面図である。本実施の形態２３では、各電極４に含まれる延設部分４ｂの延設方向における長さは、互いに異なっている。そして、第１内壁５ａ１には二つ（複数）の第１凹部５ａ３，５ａ７が設けられ、第２内壁５ａ２には二つ（複数）の第１凹部５ａ３，５ａ７と組をなす二つ（複数）の第２凹部５ａ４，５ａ８が設けられている。一組の第１凹部及び第２凹部５ａ３，５ａ４の間の距離は、一の延設部分４ｂの延設方向における長さに対応している。そして、別組の第１凹部及び第２凹部５ａ７，５ａ８の間の距離は、別の延設部分４ｂの延設方向における長さに対応している。すなわち、各組の第１凹部及び第２凹部の間の距離は、各延設部分４ｂの延設方向における長さに対応している。このような構成によれば、電極４をケース５に挿設する際の間違いを抑制することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 基板、１ａ 半導体素子、４ 電極、４ｂ 延設部分、４ｂ１ 欠け、４ｂ２ 折曲部、４ｂ３ めっき、４ｂ４ 穴、４ｂ５ スリット穴、４ｂ６ 切り欠き、４ｂ７ クラッド部材、４ｂ８ 穴、５ ケース、５ａ 周壁部、５ａ１ 第１内壁、５ａ２ 第２内壁、５ａ３，５ａ７ 第１凹部、５ａ４，５ａ８ 第２凹部、５ａ５ 固定部、５ａ６ 通風孔、５ｂ 蓋部、５ｂ１ 穴、６ 充填材。

Claims (26)

  1. 半導体素子が搭載された基板と、
    前記半導体素子と電気的に接続された電極と、
    前記電極の上部以外の残余の部分と、前記基板とを覆うケースと
    を備え、
    前記電極の前記残余の部分は、
    前記ケースの横方向に互いに対向する第１及び第２内壁にそれぞれ設けられた第１及び第２凹部に両端が入り込むまで延設された延設部分を含み、
    前記延設部分の前記両端が入り込む程度は、
    前記延設部分の前記両端をそれらの間の中心に向けて狭めることによって前記延設部分の長さを７０％にした場合の前記両端の位置が、前記第１及び第２内壁の間の距離の１０％だけ前記第１及び第２内壁のそれぞれをそれらの間の中心に向けて狭めた場合の前記第１及び第２内壁の位置の間に含まれるように設定されている、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記延設部分の前記両端が、前記第１及び第２内壁の前記第１及び第２凹部に嵌合されることによって、前記第１及び第２内壁に固定されている、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記延設部分は、
    板形状を有し、高さ方向にも延設されている、半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記基板の外縁部は、前記ケースの内縁部に固定されている、半導体装置。
  5. 請求項１に記載の半導体装置であって、
    複数の前記電極の前記延設部分が、互いに５ｍｍ以内の間隔をあけて配置されている、半導体装置。
  6. 請求項２に記載の半導体装置であって、
    前記電極が、前記半導体素子に接続された前記基板上の回路パターンと超音波金属接合によって接合されている、半導体装置。
  7. 請求項１に記載の半導体装置であって、
    前記延設部分は、高さ方向からみて曲線形状を有する、半導体装置。
  8. 請求項１に記載の半導体装置であって、
    前記延設部分の前記両端は、前記第１及び第２凹部に遊嵌されている、半導体装置。
  9. 請求項１に記載の半導体装置であって、
    前記延設部分の上端及び下端の少なくともいずれか一方の一部が欠けている、半導体装置。
  10. 請求項３に記載の半導体装置であって、
    前記延設部分の上端及び下端の少なくともいずれか一方が、高さ方向及び前記延設部分の延設方向に垂直な方向に折り曲げられている、半導体装置。
  11. 請求項３に記載の半導体装置であって、
    前記延設部分は前記延設部分の延設方向からみて曲線形状を有する、半導体装置。
  12. 請求項１に記載の半導体装置であって、
    前記延設部分の高さ方向の長さの５０％以上が埋没する、前記ケース内に充填された絶縁性の充填材をさらに備える、半導体装置。
  13. 請求項５に記載の半導体装置であって、
    少なくとも一つの前記電極には、それ以外の前記電極と対向する面を露出するめっきが設けられている、半導体装置。
  14. 請求項１に記載の半導体装置であって、
    一つの前記延設部分が、複数の前記半導体素子のそれぞれと電気的に接続されている、半導体装置。
  15. 請求項１に記載の半導体装置であって、
    前記第１及び第２凹部は、前記延設部分の前記両端が通過可能な開口を上側に有し、
    前記ケースは、
    前記第１及び第２内壁を含む周壁部と、
    前記周壁部の上部と着脱可能であり、前記周壁部と協働して前記残余の部分と前記基板とを覆う蓋部と
    を備え、
    前記蓋部が前記周壁部から取り外された場合には、前記第１及び第２凹部の前記開口が露出され、
    前記延設部分の前記両端以外の部分には、工具を挿入するための穴が設けられている、半導体装置。
  16. 請求項５に記載の半導体装置であって、
    第１の前記電極の前記延設部分の延設方向と、第２の前記電極の前記延設部分の延設方向とが互いに異なる、半導体装置。
  17. 請求項１に記載の半導体装置であって、
    前記ケースは、
    前記第１及び第２内壁を含む周壁部と、
    前記周壁部の上部と着脱可能であり、前記周壁部と協働して前記残余の部分と前記基板とを覆う蓋部と
    を備え、
    前記蓋部には、前記蓋部が前記周壁部に取り付けられた場合に前記電極の前記上部を遊嵌する穴が設けられている、半導体装置。
  18. 請求項１に記載の半導体装置であって、
    前記ケースは、
    前記第１及び第２内壁以外の内壁から突出して設けられた絶縁性の固定部を含み、
    前記固定部は、
    前記延設部分の前記両端以外の領域の２０％以下の領域と嵌合することによって、前記延設部分を固定する、半導体装置。
  19. 請求項３に記載の半導体装置であって、
    前記延設部分は高さ方向に対して傾斜している、半導体装置。
  20. 請求項１に記載の半導体装置であって、
    前記延設部分に、長手方向の長さが短手方向の長さの１０倍以上のスリット穴、または、切り欠きが設けられている、半導体装置。
  21. 請求項１に記載の半導体装置であって、
    前記電極の表面にクラッド部材が設けられている、半導体装置。
  22. 請求項１に記載の半導体装置であって、
    前記電極の素材は、
    アルミニウム、アルミニウム合金、マグネシウム合金、鉄合金及び銅合金のいずれかを含む、半導体装置。
  23. 請求項１に記載の半導体装置であって、
    前記電極の前記延設部分が、前記電極の前記延設部分以外の残余の部分と接合されたことによって前記電極が形成されており、
    前記電極の前記延設部分の素材は、
    アルミニウム、アルミニウム合金、マグネシウム合金、鉄合金及び銅合金のいずれかを含む、半導体装置。
  24. 請求項１に記載の半導体装置であって、
    前記ケースに通風孔が設けられている、半導体装置。
  25. 請求項１に記載の半導体装置であって、
    前記延設部分には複数の穴が設けられている、半導体装置。
  26. 請求項５に記載の半導体装置であって、
    各前記電極に含まれる前記延設部分の延設方向における長さは互いに異なり、
    前記第１内壁及び前記第２内壁には、複数組の前記第１及び第２凹部が設けられ、
    各前記組の前記第１凹部及び前記第２凹部の間の距離は、各前記延設部分の前記延設方向における長さに対応している、半導体装置。
JP2014058093A 2014-03-20 2014-03-20 半導体装置 Active JP6203095B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014058093A JP6203095B2 (ja) 2014-03-20 2014-03-20 半導体装置
US14/566,503 US9397014B2 (en) 2014-03-20 2014-12-10 Semiconductor device having laterally-extending electrode with reduced inductance
DE102015204633.8A DE102015204633B4 (de) 2014-03-20 2015-03-13 Halbleitervorrichtung
CN201510125857.0A CN104934393B (zh) 2014-03-20 2015-03-20 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058093A JP6203095B2 (ja) 2014-03-20 2014-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2015185561A true JP2015185561A (ja) 2015-10-22
JP6203095B2 JP6203095B2 (ja) 2017-09-27

Family

ID=54053846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058093A Active JP6203095B2 (ja) 2014-03-20 2014-03-20 半導体装置

Country Status (4)

Country Link
US (1) US9397014B2 (ja)
JP (1) JP6203095B2 (ja)
CN (1) CN104934393B (ja)
DE (1) DE102015204633B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153782A (ja) * 2018-01-30 2019-09-12 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体モジュール装置及びその製造方法
JP2019192825A (ja) * 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
JP7077728B2 (ja) * 2018-04-02 2022-05-31 富士電機株式会社 組み立て治具及び半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312966A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 封止型半導体装置
JPH0547989A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 電子装置
JPH05144986A (ja) * 1991-11-25 1993-06-11 Fuji Electric Co Ltd トランジスタモジユール
JPH07107642A (ja) * 1993-10-06 1995-04-21 Yazaki Corp 電気接続箱
JPH0922973A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 半導体装置
JPH1117087A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp パワー半導体モジュール
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2003060152A (ja) * 2001-08-10 2003-02-28 Toyota Industries Corp 半導体装置
JP2004014919A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp インバーターモジュール
JP2004253531A (ja) * 2003-02-19 2004-09-09 Mitsubishi Electric Corp パワー半導体モジュールおよびその固定方法
JP2007173272A (ja) * 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011159780A (ja) * 2010-02-01 2011-08-18 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2011210990A (ja) * 2010-03-30 2011-10-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2011238691A (ja) * 2010-05-07 2011-11-24 Mitsubishi Electric Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760877B2 (ja) 1990-10-25 1995-06-28 三菱電機株式会社 電力用半導体装置
JP2889688B2 (ja) 1990-11-27 1999-05-10 株式会社日立製作所 電子部品の組立方法及び組立装置
US5273440A (en) * 1992-05-19 1993-12-28 Elco Corporation Pad array socket
JP2956363B2 (ja) 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
DE10120402B4 (de) 2001-04-25 2005-04-14 Danfoss Silicon Power Gmbh Leistungshalbleitermodul-Gehäuse
JP4179620B2 (ja) * 2005-04-28 2008-11-12 日本航空電子工業株式会社 コネクタ
JP2009004435A (ja) 2007-06-19 2009-01-08 Toshiba Corp 半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312966A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 封止型半導体装置
JPH0547989A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 電子装置
JPH05144986A (ja) * 1991-11-25 1993-06-11 Fuji Electric Co Ltd トランジスタモジユール
JPH07107642A (ja) * 1993-10-06 1995-04-21 Yazaki Corp 電気接続箱
JPH0922973A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 半導体装置
JPH1117087A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp パワー半導体モジュール
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2003060152A (ja) * 2001-08-10 2003-02-28 Toyota Industries Corp 半導体装置
JP2004014919A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp インバーターモジュール
JP2004253531A (ja) * 2003-02-19 2004-09-09 Mitsubishi Electric Corp パワー半導体モジュールおよびその固定方法
JP2007173272A (ja) * 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011159780A (ja) * 2010-02-01 2011-08-18 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2011210990A (ja) * 2010-03-30 2011-10-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2011238691A (ja) * 2010-05-07 2011-11-24 Mitsubishi Electric Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153782A (ja) * 2018-01-30 2019-09-12 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体モジュール装置及びその製造方法
US11081414B2 (en) 2018-01-30 2021-08-03 Infineon Technologies Ag Power semiconductor module arrangement
US11557522B2 (en) 2018-01-30 2023-01-17 Infineon Technologies Ag Method for producing power semiconductor module arrangement
JP2019192825A (ja) * 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
JP7075810B2 (ja) 2018-04-26 2022-05-26 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Also Published As

Publication number Publication date
US20150270186A1 (en) 2015-09-24
DE102015204633A1 (de) 2015-09-24
DE102015204633B4 (de) 2022-05-05
CN104934393A (zh) 2015-09-23
JP6203095B2 (ja) 2017-09-27
CN104934393B (zh) 2018-05-25
US9397014B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
JP6203095B2 (ja) 半導体装置
JP6166701B2 (ja) 半導体装置
JP2013115297A (ja) パワー半導体装置
JP6150844B2 (ja) 電磁誘導機器
KR20190139287A (ko) 회로 구성체
JP6303952B2 (ja) 基板実装構造及び電源装置
JP6094197B2 (ja) パワーモジュール
JP4929904B2 (ja) トランス
JP2008091787A (ja) パワー半導体モジュール
JP6237516B2 (ja) 電源装置
JP5445368B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2018148058A (ja) 回路装置および電力変換装置
JP2009071071A (ja) 電子回路部品実装構造及びその製造方法
JP2013219169A (ja) 電源モジュール
JP6111973B2 (ja) 半導体装置
JP6099135B2 (ja) 電子機器、実装基板、及び実装基板の製造方法
JP2011205732A (ja) 回路構成体および電気接続箱
JP5679959B2 (ja) 電流補助部材を用いた電流補助アセンブリ
JP2016086494A (ja) 車載用ｄｃｄｃコンバータ
JP2009295713A (ja) モールドパッケージの実装構造
JP2019029485A (ja) 電源装置
JP5381663B2 (ja) コネクタ部材およびそれを用いた電子装置
JP2011029313A (ja) 厚導体基板及びその製造方法
JP5554275B2 (ja) スイッチング電源装置
JP6551221B2 (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R150 Certificate of patent or registration of utility model

Ref document number: 6203095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250