JP2011238691A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011238691A
JP2011238691A JP2010107415A JP2010107415A JP2011238691A JP 2011238691 A JP2011238691 A JP 2011238691A JP 2010107415 A JP2010107415 A JP 2010107415A JP 2010107415 A JP2010107415 A JP 2010107415A JP 2011238691 A JP2011238691 A JP 2011238691A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
screw
lid member
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010107415A
Other languages
English (en)
Other versions
JP5211364B2 (ja
Inventor
Manabu Matsumoto
学 松本
Tadashi Matsumoto
匡史 松本
Hideki Tsukamoto
英樹 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010107415A priority Critical patent/JP5211364B2/ja
Priority to US13/053,748 priority patent/US8526199B2/en
Priority to DE102011075154.8A priority patent/DE102011075154B4/de
Priority to CN201110116718.3A priority patent/CN102237326B/zh
Publication of JP2011238691A publication Critical patent/JP2011238691A/ja
Application granted granted Critical
Publication of JP5211364B2 publication Critical patent/JP5211364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/28—Clamped connections, spring connections
    • H01R4/30—Clamped connections, spring connections utilising a screw or nut clamping member
    • H01R4/34—Conductive members located under head of screw

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

【課題】装置全体としての大きさを小さくすることができる半導体装置を提供する。
【解決手段】半導体装置１Ａは、半導体搭載基板１０、開口２２を有し半導体搭載基板１０を収納するマザーケース２０、マザーケース２０の周縁２４に沿って設けられた複数の固定部材２６、ネジ端子３０Ａ、および蓋部材４０Ａを備える。ネジ端子３０Ａは、平板部３２、平板部３２から延在する挿入部３３、および端子底部３６を有し、挿入部３３が隣り合う固定部材２６間に挿入されることによって固定部材２６に対して固定され、端子底部３６側において半導体搭載基板１０と電気的に接続される。蓋部材４０Ａは、ネジ端子３０Ａが固定部材２６に固定された状態で開口２２を閉塞可能となっている。固定部材２６に固定されたネジ端子３０Ａは、平板部３２と開口２２を閉塞している蓋部材４０Ａの上面４２とが対向するように折り曲げられる。
【選択図】図２

Description

本発明は半導体装置に関し、特に、電極となるネジ端子の固定位置を自由に変化させることができる半導体装置に関する。
インバータ等を駆動するために用いられる半導体装置には、ＣＩＢ（Converter-Inverter-Brake）、７ｉｎ１、６ｉｎ１、または２ｉｎ１等の形態がある。ＣＩＢとは、コンバータと６素子のインバータとブレーキとを内蔵したパッケージである。７ｉｎ１とは、６素子のインバータとブレーキとを内蔵したパッケージである。６ｉｎ１とは、６素子のインバータを内蔵したパッケージである。２ｉｎ１とは２素子のインバータを内蔵したパッケージである。
これらの半導体装置においては、回路構成（内部回路、定格、および仕様等）等がそれぞれ異なっている。これらの半導体装置においては、回路構成等の違いに応じて、端子の形状および端子の配置がそれぞれ異なっている。
特開２００８−１０６５６号公報（特許文献１）は、半導体装置の回路構成等の違いに伴う端子の形状や端子の配置の変化に対応することができる半導体装置を開示している。
特開平７−２６３６２３号公報（特許文献２）は、引出し導体の位置の変更および引出し導体の数の増減に対応することができる蓋体を有する半導体装置を開示している。
実開平４−１３１９４５号公報（特許文献３）は、ケース蓋上のナット挿入用穴に挿入されるナットの脱落および弛緩を防止することができる半導体装置を開示している。
ここで、特開２００８−１０６５６号公報（特許文献１）における半導体装置によると、ネジ端子をマザーケース周縁の所望の位置に固定することができるとされている。しかしながら、マザーケース周縁に固定されたネジ端子とこのネジ端子に接続される所定の外部端子とは、マザーケースの平面視における外側において接続されている。ネジ端子自身もマザーケースの平面視における外側に張り出しており、同公報（特許文献１）における半導体装置においては、装置全体としての大きさが大きくなっていた。
特開２００８−１０６５６号公報 特開平７−２６３６２３号公報 実開平４−１３１９４５号公報
本発明は、装置全体としての大きさを小さくすることができる半導体装置を提供することを目的とする。
本発明のある局面に基づく半導体装置は、半導体搭載基板と、マザーケースと、複数の固定部材と、ネジ端子と、蓋部材とを備える。上記マザーケースは、開口を有し、上記半導体搭載基板を収納する。複数の上記固定部材は、上記開口を構成する上記マザーケースの周縁に沿って設けられている。
上記ネジ端子は、平板部、上記平板部から延在する挿入部、および上記挿入部を挟んで上記平板部の反対側に位置する端子底部を有する。上記ネジ端子は、上記挿入部が隣り合う上記固定部材間に挿入されることによって、上記固定部材に対して固定される。上記ネジ端子は、上記端子底部側において上記半導体搭載基板と電気的に接続される。上記蓋部材は、上記ネジ端子が上記固定部材に固定された状態で上記開口を閉塞可能となっている。上記固定部材に固定された上記ネジ端子は、上記平板部と上記開口を閉塞している上記蓋部材の上面とが対向するように折り曲げられる。
本発明の他の局面に基づく半導体装置は、半導体搭載基板と、マザーケースと、複数の固定部材と、ブロックと、ネジ端子と、蓋部材とを備える。上記マザーケースは、開口を有し、上記半導体搭載基板を収納する。複数の上記固定部材は、上記開口を構成する上記マザーケースの周縁に沿って設けられている。上記ブロックは、挿入部を有し、上記挿入部が隣り合う上記固定部材間に挿入されることによって上記固定部材に対して固定される。
上記ネジ端子は、平板部、および上記平板部から延在する複数の端子底部を含んで構成される。上記ネジ端子は、上記ブロックを貫通するように配設されることによって、上記ブロックに保持される。上記ネジ端子は、複数の上記端子底部側において上記半導体搭載基板と電気的に接続される。上記蓋部材は、上記ブロックが上記固定部材に固定された状態で上記開口を閉塞可能となっている。上記ネジ端子は、上記ブロックが上記固定部材に固定された状態で、上記平板部と上記開口を閉塞している上記蓋部材の上面とが対向するように折り曲げられる。
本発明によれば、装置全体としての大きさを小さくすることができる半導体装置を得ることができる。
実施の形態１における半導体装置を示す斜視図である。 図１におけるＩＩ線で囲まれる領域を模式的に示す拡大斜視図である。 実施の形態１の他の構成における半導体装置の一部を模式的に示す拡大斜視図である。 実施の形態２における半導体装置の一部を模式的に示す拡大斜視図である。 実施の形態２における半導体装置のネジ端子を示す底面図である。 図５におけるＶＩ−ＶＩ線に関する矢視断面図である。 実施の形態２の他の構成における半導体装置のネジ端子を示す斜視図である。 実施の形態３における半導体装置を示す平面図である。 実施の形態４における半導体装置を示す平面図である。 実施の形態５における半導体装置のネジ端子を示す斜視図である。 実施の形態５における半導体装置のネジ端子および蓋部材を示す断面図である。 本実施の形態６における半導体装置の一部（蓋部材、ネジ端子、および平板状部材）を示す斜視図である。 図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。
本発明に基づいた各実施の形態における半導体装置について、以下、図面を参照しながら説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。
［実施の形態１］
図１および図２を参照して、本実施の形態における半導体装置１Ａについて説明する。図１は、半導体装置１Ａを示す斜視図である。図２は、図１におけるＩＩ線で囲まれる領域を模式的に示す拡大斜視図である。
図２を主として参照して、半導体装置１Ａは、半導体搭載基板１０、マザーケース２０、複数の固定部材２６、ネジ端子３０Ａ、および蓋部材４０Ａを備えている。
半導体搭載基板１０は、たとえば、セラミック等の絶縁性を有する基板と、この基板の表面に形成された銅箔等の配線パターンと、この配線パターン上に固着された半導体素子とから構成される。
マザーケース２０は、平面視略矩形状に構成されている（図１参照）。マザーケース２０は、容器状に構成され、図１および図２紙面上方に向かって開口する開口２２を有している。半導体搭載基板１０は、マザーケース２０の底部２１上に固定されることによって、マザーケース２０内に収納されている。マザーケース２０の底部２１と半導体搭載基板１０との間には、銅または銅合金等の放熱性に優れたベース板（図示せず）が介装されているとよい。
固定部材２６は、開口２２を構成するマザーケース２０の周縁２４に沿って等間隔で配設されている。本実施の形態における固定部材２６は、マザーケース２０の４つの周縁２４の略全部に沿って形成されている。固定部材２６は、たとえば４つの周縁２４のうち１つ〜３つの周縁２４のみに沿って形成されていてもよい。
固定部材２６は、フランジ部２６ａおよび接続部２６ｂから構成されている。フランジ部２６ａおよび接続部２６ｂは、双方とも略直方体状に構成されている。フランジ部２６ａおよび接続部２６ｂも、マザーケース２０の周縁２４に沿ってそれぞれ等間隔で並んでいる。
フランジ部２６ａは、マザーケース２０の周縁２４に対向し、マザーケース２０の周縁２４と平行な方向に延在している。フランジ部２６ａとマザーケース２０の周縁２４と間には、所定の間隔が空けられている。接続部２６ｂは、フランジ部２６ａの略中央部からマザーケース２０の周縁２４に向かって延在している。接続部２６ｂによって、フランジ部２６ａの略中央部とマザーケース２０の周縁２４とが接続されている。フランジ部２６ａおよび接続部２６ｂは、マザーケース２０の周縁２４と一体的に成型されているとよい。
固定部材２６よりも内側（半導体搭載基板１０側）に位置するマザーケース２０の底部２１上には、薄肉部２７および厚肉部２８が設けられている。薄肉部２７および厚肉部２８は、マザーケース２０の周縁２４に沿って交互に配置されている。
薄肉部２７は、薄肉部２７の表面がマザーケース２０の底部２１と平行になるように、周縁２４の反対側に向かって延在している。薄肉部２７は、薄肉部２７の表面の高さがマザーケース２０の底部２１よりも高くなるように設けられている。
厚肉部２８は、フランジ部２６ａの略中央部を挟んで接続部２６ｂの反対側に位置している。厚肉部２８は、隣り合う薄肉部２７間において突出するように設けられている。
マザーケース２０、固定部材２６（フランジ部２６ａ、接続部２６ｂ）、薄肉部２７および厚肉部２８の材料は、熱可塑性の樹脂等であるとよい。熱可塑性の樹脂等とは、たとえばＰＰＳ（ポリフェニレンサルファイド）またはＰＢＴ（ポリブチレンテレフタレート）等である。
隣り合う固定部材２６の間に区画される空間に、次述するネジ端子３０Ａの挿入部３３が挿入される固定位置２５が規定される。
ネジ端子３０Ａは、平板部３２と、挿入部３３と、端子底部３６とを有している。平板部３２は平板状に構成されている。平板部３２の略中央には、開口部３１が設けられている。詳細は図１を参照して後述されるが、ネジ端子３０Ａは、平板部３２とマザーケース２０の開口２２を閉塞する蓋部材４０Ａの上面４２とが対向するように折り曲げられる。このため、ネジ端子３０Ａの開口部３１は、ネジ端子３０Ａが折り曲げられたとき、蓋部材４０Ａの上面４２に配設されるナット４５と同軸になるように設けられている。
挿入部３３は、固定位置２５の形状に対応するように略直方体状に構成されている。挿入部３３は、平板部３２から３つに分岐するように延在している。挿入部３３と平板部３２とは、略同一平面上に位置している。
挿入部３３の下端には、屈曲部３４が設けられている。屈曲部３４は、隣り合うフランジ部２６ａ同士の隙間の幅に対応するように、挿入部３３および次述する端子底部３６に比べて細く構成されている。
端子底部３６は、挿入部３３（および屈曲部３４）を挟んで平板部３２の反対側に位置している。端子底部３６は、屈曲部３４から挿入部３３に対して垂直な方向に延在している。端子底部３６は、薄肉部２７に対応するように略直方体状に構成されている。
ネジ端子３０Ａにおいては、矢印ＡＲ１に示すように、挿入部３３が任意の固定位置２５の上部から固定位置２５に向かって挿入（圧入）される。挿入部３３が隣り合う固定部材２６に嵌合することによって、ネジ端子３０Ａはマザーケース２０の周縁２４に固定される。
ネジ端子３０Ａの端子底部３６がマザーケース２０の薄肉部２７上に配置された状態で、厚肉部２８が溶融されてもよい。厚肉部２８の溶融によって、端子底部３６と薄肉部２７との隙間、および端子底部３６と厚肉部２８との隙間が樹脂によって埋められる。厚肉部２８の溶融によって、ネジ端子３０Ａはマザーケース２０により強固に固定される。厚肉部２８は、直接加熱されることによって溶融されてもよいし、超音波を用いて溶融されてもよい。
ネジ端子３０Ａの端子底部３６と、半導体搭載基板１０とがワイヤ３８によって接続されることにより、ネジ端子３０Ａと半導体搭載基板１０とが電気的に接続される。
本実施の形態における半導体装置１Ａは、ピン端子５０をさらに備えていてもよい。ピン端子５０は、突起部５２と、挿入部５３と、端子底部５６とを有している。突起部５２は、棒状に構成されている。挿入部５３は、固定位置２５の形状に対応するように略直方体状に構成されている。挿入部５３は、突起部５２から延在している。挿入部５３と突起部５２とは、略同一平面上に位置している。
挿入部５３の下端には、屈曲部５４が設けられている。屈曲部５４は、隣り合うフランジ部２６ａ同士の隙間の幅に対応するように、挿入部５３および次述する端子底部５６に比べて細く構成されている。
端子底部５６は、挿入部５３（および屈曲部５４）を挟んで突起部５２の反対側に位置している。端子底部５６は、屈曲部５４から挿入部５３に対して垂直な方向に延在している。端子底部５６は、薄肉部２７に対応するように略直方体状に構成されている。
ピン端子５０においては、矢印ＡＲ２に示すように、挿入部５３が任意の固定位置２５の上部から固定位置２５に向かって挿入（圧入）される。挿入部５３が隣り合う固定部材２６に嵌合することによって、ピン端子５０はマザーケース２０の周縁２４に固定される。
ピン端子５０の端子底部５６がマザーケース２０の薄肉部２７上に配置された状態で、厚肉部２８が溶融されてもよい。厚肉部２８の溶融によって、端子底部５６と薄肉部２７との隙間、および端子底部５６と厚肉部２８との隙間が樹脂によって埋められる。厚肉部２８の溶融によって、ピン端子５０はマザーケース２０により強固に固定される。
ピン端子５０の端子底部５６と、半導体搭載基板１０とがワイヤ３８によって接続されることにより、ピン端子５０と半導体搭載基板１０とが電気的に接続される。
図１を主として参照して、蓋部材４０Ａは、平面視略矩形状に構成されている。蓋部材４０Ａは、キャップ状に構成され、上面４２および側面４４を有している。蓋部材４０Ａの側面４４の形状は、マザーケース２０の周縁２４（図２参照）の形状に対応している。蓋部材４０Ａがマザーケース２０の開口２２を閉塞することによって、半導体搭載基板１０が蓋部材４０Ａおよびマザーケース２０に封止される。平面視における蓋部材４０Ａの外形は、マザーケース２０の外形と同一であるとよい。平面視における蓋部材４０Ａの外形は、マザーケース２０の外形より小さくてもよい。
蓋部材４０Ａの上面４２には、蓋部材４０Ａの厚さ方向に窪む収容溝４８が平面視環状に設けられている。収容溝４８には、たとえば平面視六角形状のナット４５が収容される。
蓋部材４０Ａの側面４４には、蓋部材４０Ａの厚さ方向に延在する切欠４６が設けられている。切欠４６は、蓋部材４０Ａの側面４４から側面４４の厚さ方向に窪んで設けられている。切欠４６は、ネジ端子３０Ａおよびピン端子５０がマザーケース２０に固定される所望の位置に対応するように設けられている。
本実施の形態における切欠４６は、ネジ端子３０Ａが固定される位置に対応して、蓋部材４０Ａの長手側の各側面４４に４つずつ等間隔に設けられている。ピン端子５０が固定される位置に対応して、蓋部材４０Ａの短手側の一方の側面４４に２つ設けられている。
蓋部材４０Ａに切欠４６が設けられていることにより、ネジ端子３０Ａおよびピン端子５０がマザーケース２０の周縁２４に固定された状態で、蓋部材４０Ａはマザーケース２０の開口２２を閉塞することができる。
マザーケース２０の周縁２４に固定されたネジ端子３０Ａは、平板部３２と開口２２を閉塞している蓋部材４０Ａの上面４２とが対向するように略直角に折り曲げられる。ネジ端子３０Ａの平板部３２の開口部３１とナット４５とが同軸上に配置される。
（作用・効果）
以上のように構成される半導体装置１Ａにおいては、所定の外部端子７２がネジ端子３０Ａ上に配置される。ネジまたはボルトなどの螺合部材７０が、ネジ端子３０Ａの開口部３１を通してナット４５に螺合する。外部端子７２がネジ端子３０Ａに固定され、外部端子７２と半導体搭載基板１０とが電気的に接続される。また、所定の他の外部端子（図示せず）がピン端子５０に接続され、他の外部端子と半導体搭載基板１０とが電気的に接続される。
半導体装置１Ａによれば、ネジ端子３０Ａおよびピン端子５０がマザーケース２０の周縁２４において固定される。ネジ端子３０Ａは、蓋部材４０Ａの上面４２と対向するように略直角に折り曲げられる。
外部端子７２は、蓋部材４０Ａの上面４２においてネジ端子３０Ａに固定される。外部端子７２がネジ端子３０Ａに固定される位置は、平面視においてマザーケース２０の周縁２４よりも内側である。本実施の形態においては、ネジ端子３０Ａ自身の位置も、平面視においてマザーケース２０の周縁２４よりも内側である。半導体装置１Ａによれば、外部端子７２が蓋部材４０Ａの上面４２において固定され、ネジ端子３０Ａもマザーケース２０の外側に張り出すことが無い。半導体装置１Ａによれば、冒頭に説明した特開２００８−１０６５６号公報（特許文献１）における半導体装置に比べて、装置全体としての大きさを小さくすることが可能となる。
半導体装置１Ａによれば、ネジ端子３０Ａが、マザーケース２０の周縁に設けられた固定部材２６から、蓋部材４０Ａの側面４４に設けられた切欠４６および蓋部材４０Ａの上面４２に沿って配置されている。換言すると、ネジ端子３０Ａは、蓋部材４０Ａの上面（外表面）を活用して配置されている。ネジ端子３０Ａは、マザーケース２０および蓋部材４０Ａの内部に形成される空間に張り出すことが無いため、マザーケース２０内部のレイアウトの自由度を高めることができる。
半導体装置１Ａによれば、マザーケース２０の周縁２４における所望の固定位置２５に、ネジ端子３０Ａおよびピン端子５０を固定することができる。ＣＩＢ、７ｉｎ１、６ｉｎ１、または２ｉｎ１等の回路構成の違いに伴って端子の配置が変化する場合であっても、柔軟に対応することができる。半導体装置１Ａは、さまざまなパッケージを構成することができる。半導体装置１Ａによれば、パッケージを試作したりパッケージを量産するための金型を製造したりする費用を少なくすることができる。
本実施の形態のネジ端子３０Ａにおいては、１つの平板部３２から分岐するように３つの挿入部３３が延在する態様に基づいて説明したが、１つの平板部３２から１つまたは複数の挿入部３３が延在していてもよい。
本実施の形態においては、マザーケース２０の形状が平面視略矩形状である態様に基づいて説明したが、マザーケース２０の形状は、たとえば平面視円形状などであってもよい。同様に、蓋部材４０Ａの形状も、たとえば平面視円形状などであってもよい。
［実施の形態１の他の構成］
図３を参照して、実施の形態１の他の構成における半導体装置１Ｂについて説明する。図３は、半導体装置１Ｂの一部を模式的に示す拡大斜視図である。図３は、上述の実施の形態１における図２に対応している。半導体装置１Ｂと、上述の実施の形態１における半導体装置１Ａとは、以下の点において相違し、その他の点においては略同様である。
半導体装置１Ｂにおけるネジ端子３０Ｂは、端子底部３６から延在する延在部３７を有している。延在部３７は、ネジ端子３０Ｂが固定位置２５に固定された状態（端子底部３６が薄肉部２７上に配置された状態）においては、端子底部３６から半導体搭載基板１０に向かって延在している。延在部３７は、半導体搭載基板１０上の所定のパッド（図示せず）の近傍に到達している。
端子底部３６の先端と延在部３７との間には屈曲部３５が設けられているとよい。屈曲部３５は、端子底部３６の先端からやや前方（ネジ端子３０Ｂが折り曲げられる方向）に向かって垂れ下がるように延在している。屈曲部３５の先端に延在部３７が接続されている。端子底部３６、屈曲部３５、および延在部３７は、略同一の幅を有しているとよい。
半導体装置１Ｂにおいては、延在部３７と半導体搭載基板１０とがはんだ３９により接続されることにより、ネジ端子３０Ｂと半導体搭載基板１０とが電気的に接続される。
半導体装置１Ｂによれば、ネジ端子３０Ｂと半導体搭載基板１０とをはんだ付けにより電気的に接続することによって、上述の実施の形態１における半導体装置１Ａに比べて大きな電流を半導体搭載基板１０に流すことが可能となる。
［実施の形態２］
図４〜図６を参照して、本実施の形態における半導体装置１Ｃについて説明する。図４は、半導体装置１Ｃの一部を模式的に示す拡大斜視図である。図４は、上述の実施の形態１における図２に対応している。図４においては、蓋部材を記載していない。図５は、半導体装置１Ｃにおけるネジ端子３０Ｃを示す底面図である。図６は、図５におけるＶＩ−ＶＩ線に関する矢視断面図である。図６においては、マザーケース２０を追加的に記載している。半導体装置１Ｃと、上述の実施の形態１における半導体装置１Ａとは、以下の点において相違し、その他の点においては略同様である。
図４を参照して、半導体装置１Ｃは、半導体搭載基板１０、マザーケース２０、複数の固定部材２６、ネジ端子３０Ｃ、ブロック６０、および蓋部材（図示せず）を備えている。
半導体搭載基板１０、マザーケース２０、複数の固定部材２６、および蓋部材は、上述の実施の形態１の半導体装置１Ａにおける半導体搭載基板１０、マザーケース２０、複数の固定部材２６、および蓋部材４０Ａとそれぞれ略同様に構成される。詳細は後述されるが、ブロック６０は、矢印ＡＲ１（図４および図６参照）に示すように、ネジ端子３０Ｃとともにマザーケース２０の周縁２４に固定される。
ネジ端子３０Ｃは、平板部３２と、複数の端子底部３６とを含んで構成されている。ネジ端子３０Ｃは、全体として断面視略Ｌ字状（図６参照）に構成されている。
平板部３２は平板状に構成されている。平板部３２の略中央には、開口部３１が設けられている。ネジ端子３０Ｃは、上述の実施の形態１の半導体装置１Ａにおけるネジ端子３０Ａと同様に、平板部３２とマザーケース２０の開口２２を閉塞する蓋部材の上面とが対向するように折り曲げられる。このため、ネジ端子３０Ｃの開口部３１は、ネジ端子３０Ｃが折り曲げられたとき、蓋部材の上面に配設されるナットと同軸になるように設けられている。
端子底部３６は、平板部３２の下端から平板部３２に対して略直角方向に延在している。本実施の形態においては、平板部３２から分岐するように３つの端子底部３６が略平行な方向に延在している。端子底部３６は、間隔Ｐ２を空けてそれぞれ並んでいる。ネジ端子３０Ｃは、次述するブロック６０を貫通するように配設されている。端子底部３６はブロック６０の表面から露出している。
主として図５および図６を参照して、ブロック６０は、当接部６２、端面部６４、挿入部６６、および張出部６８を有している。ブロック６０は、非導電性の部材（たとえば樹脂等）から構成されている。
当接部６２および端面部６４は、ブロック６０の背面側（図６紙面右側）下方に位置している。当接部６２の表面および端面部６４の表面はそれぞれ平面状に形成され、相互に略直交している。
当接部６２の表面および端面部６４の表面は、断面視において略逆Ｌ字形状を呈している。ブロック６０においては、断面視においてこの略逆Ｌ字形状を呈している部分と、マザーケース２０の周縁２４とが嵌合可能となっている。
ブロック６０の当接部６２の（図６紙面左右方向の）幅は、マザーケース２０の周縁２４の肉厚よりも薄くなっているとよい。当該構成により、ブロック６０がマザーケース２０の周縁２４に嵌合した状態において、ブロック６０はマザーケース２０の周縁２４（外縁）よりも平面視における内側に位置する。
挿入部６６は、当接部６２からは垂れ下がるように設けられ、端面部６４からは突出するように設けられている。挿入部６６は、端面部６４に沿って等間隔で並んでいる。図５を参照して、隣り合う挿入部６６（次述する接続部６６ｂ）同士の間隔Ｐ１は、隣り合う固定部材２６同士の間隔Ｐ１（図４参照）と等しくなっている。本実施の形態においては、挿入部６６が４つ設けられているが、１つであってもよい。
挿入部６６は、フランジ部６６ａおよび接続部６６ｂから構成されている。フランジ部６６ａおよび接続部６６ｂは、双方とも略直方体状に構成される。フランジ部６６ａおよび接続部６６ｂは、端面部６４に沿ってそれぞれ等間隔で並んでいる。
フランジ部６６ａは、端面部６４に対向し、端面部６４と平行な方向に延在している。フランジ部６６ａと端面部６４との間には、所定の間隔が空けられている。接続部６６ｂは、フランジ部６６ａの略中央部から端面部６４に向かって延在している。接続部６６ｂによって、フランジ部６６ａの略中央部と端面部６４とが接続されている。フランジ部６６ａおよび接続部６６ｂは、一体的に成型されているとよい。
張出部６８は、略直方体状に構成され、ブロック６０の前面側（図６紙面左側）下方に位置している。張出部６８の上面の一部は開口している。張出部６８の底面には、ブロック６０の挿入部６６が固定位置２５の上部から固定位置２５に向かって挿入された状態で、薄肉部２７および厚肉部２８と嵌合可能な溝（図示せず）が設けられているとよい。
ネジ端子３０Ｃは、端子底部３６が張出部６８上面の開口から露出するように配置されている。ネジ端子３０Ｃは、平板部３２の下端側の周囲がブロック６０によって覆われている。当該構成により、ネジ端子３０Ｃはブロック６０に保持されている。ネジ端子３０Ｃの平板部３２は、その下端側の周囲をブロック６０に覆われた状態において、端面部６４より前面側（図６における紙面左側）に位置しているとよい。
ネジ端子３０Ｃおよびブロック６０においては、矢印ＡＲ１（図４および図６参照）に示すように、ブロック６０の挿入部６６が任意の固定位置２５の上部から固定位置２５に向かって挿入（圧入）される。挿入部６６が隣り合う固定部材２６に嵌合することによって、ネジ端子３０Ｃおよびブロック６０はマザーケース２０の周縁２４に固定される。
ネジ端子３０Ｃの端子底部３６と、半導体搭載基板１０とが所定のワイヤ（図示せず）によって接続されることにより、ネジ端子３０Ｃと半導体搭載基板１０とが電気的に接続される。本実施の形態における半導体装置１Ｃは、上述の実施の形態１と同様に、ピン端子５０（図１または図２参照）をさらに備えていてもよい。
本実施の形態における蓋部材には、上述の実施の形態１における蓋部材４０Ａと同様に所定の切欠が設けられる。この切欠は、ネジ端子３０Ｃおよびピン端子５０がマザーケース２０に固定される所望の位置に対応するように設けられる。
蓋部材に切欠が設けられることにより、ネジ端子３０Ｃおよびピン端子５０がマザーケース２０の周縁２４に固定された状態で、蓋部材はマザーケース２０の開口２２を閉塞することができる。
マザーケース２０の周縁２４に固定されたネジ端子３０Ｃは、上述の実施の形態１と同様に、平板部３２と開口２２を閉塞している蓋部材の上面とが対向するように略直角に折り曲げられる。ネジ端子３０Ｃの平板部３２の開口部３１とナットとが同軸上に配置される。
（作用・効果）
以上のように構成される半導体装置１Ｃにおいては、上述の実施の形態１と同様に、所定の外部端子（外部端子７２）がネジ端子３０Ｃ上に配置される。ネジまたはボルトなどの螺合部材（螺合部材７０）が、ネジ端子３０Ｃの開口部３１を通してナット（ナット４５）に螺合する。外部端子がネジ端子３０Ｃに固定され、外部端子と半導体搭載基板１０とが電気的に接続される。また、所定の他の外部端子（図示せず）がピン端子に接続され、他の外部端子と半導体搭載基板１０とが電気的に接続される。
半導体装置１Ｃによれば、ネジ端子３０Ｃおよびピン端子５０がマザーケース２０の周縁１２において固定される。ネジ端子３０Ｃは、蓋部材（蓋部材４０Ａ）の上面（上面４２）と対向するように略直角に折り曲げられる。
外部端子は、蓋部材の上面においてネジ端子３０Ｃに固定される。外部端子がネジ端子３０Ｃに固定される位置は、平面視においてマザーケース２０の周縁２４よりも内側である。本実施の形態においては、ネジ端子３０Ｃ自身の位置も、平面視においてマザーケース２０の周縁２４よりも内側である。ブロック６０自身の位置も、平面視においてマザーケース２０の周縁２４よりも内側である。半導体装置１Ｃによれば、外部端子が蓋部材の上面において固定され、ネジ端子３０Ｃおよびブロック６０もマザーケース２０の外側に張り出すことが無い。半導体装置１Ｃによれば、冒頭に説明した特開２００８−１０６５６号公報（特許文献１）における半導体装置に比べて、装置全体としての大きさを小さくすることができる。
半導体装置１Ｃによれば、マザーケース２０の周縁２４における所望の固定位置２５に、ブロック６０を用いてネジ端子３０Ｃを固定することができる。半導体装置１Ｃによれば、マザーケース２０の周縁２４における所望の固定位置２５に、ピン端子（ピン端子５０）を固定することもできる。半導体装置１Ｃは、さまざまなパッケージを構成することができる。
上述の実施の形態１の半導体装置１Ａにおいては、端子底部３６が隣り合う固定部材２６同士の間に配置される。端子底部３６が複数設けられている場合、ネジ端子３０Ａがマザーケース２０に固定されるためには、各端子底部３６同士の間隔と、各固定部材２６同士の間隔（図４における間隔Ｐ１）とが等しくなっている必要がある。換言すると、実施の形態１における半導体装置１Ａにおいては、各端子底部３６同士の間隔が、各固定部材２６同士の間隔（図４における間隔Ｐ１）に制約されている。
半導体装置１Ｃによれば、ネジ端子３０Ｃおよびブロック６０がマザーケース２０に固定されるために、ブロック６０の各挿入部６６同士の間隔Ｐ１（図５参照）と各固定部材２６同士の間隔Ｐ１（図４参照）とが等しくなっている。
ネジ端子３０Ｃおよびブロック６０がマザーケース２０に固定されるために、各端子底部３６同士の間隔Ｐ２（図４参照）と、各固定部材２６同士の間隔Ｐ１（図４参照）とが等しくなっている必要はない。換言すると、本実施の形態における半導体装置１Ｃにおいては、各端子底部３６同士の間隔Ｐ２は、各固定部材２６同士の間隔Ｐ１に制約されていない。半導体装置１Ｃによれば、各端子底部３６のレイアウトの自由度を高めることができる。
本実施の形態においては、１つの平板部３２から分岐するように３つの端子底部３６が延在している態様に基づいて説明したが、１つの平板部３２から２以上の端子底部３６が延在していてもよい。
［実施の形態２の他の構成］
図７を参照して、実施の形態２の他の構成における半導体装置について説明する。図７は、この他の構成における半導体装置のネジ端子３０Ｄを示す斜視図である。この他の構成における半導体装置と、上述の実施の形態２における半導体装置１Ｃとは、以下の点において相違し、その他の点においては略同様である。
この他の構成における半導体装置のネジ端子３０Ｄは、上述の実施の形態１の他の構成におけるネジ端子３０Ｂ（図３参照）と同様に、端子底部３６から延在する延在部３７を有している。延在部３７は、ネジ端子３０Ｄが固定位置（固定位置２５）に固定された状態においては、端子底部３６から半導体搭載基板（半導体搭載基板１０）に向かって延在している。延在部３７は、半導体搭載基板上の所定のパッドの近傍に到達している。
端子底部３６の先端と延在部３７との間には屈曲部３５が設けられているとよい。屈曲部３５は、端子底部３６の先端からやや前方（ネジ端子３０Ｄが折り曲げられる方向）に向かって垂れ下がるように延在している。屈曲部３５の先端に延在部３７が接続されている。端子底部３６、屈曲部３５、および延在部３７は、略同一の幅を有しているとよい。
この他の構成における半導体装置においては、延在部３７と半導体搭載基板とがはんだ付けによって接続されることにより、ネジ端子３０Ｄと半導体搭載基板とが電気的に接続される。
この他の構成における半導体装置によれば、上述の実施の形態１の他の構成におけるネジ端子３０Ｂ（図３参照）と同様に、ネジ端子３０Ｄと半導体搭載基板とをはんだ付けにより電気的に接続することによって、上述の実施の形態２における半導体装置１Ｃに比べて大きな電流を半導体搭載基板に流すことが可能となる。
［実施の形態３］
図８を参照して、本実施の形態における半導体装置について説明する。図８は、本実施の形態における半導体装置を示す平面図である。本実施の形態における半導体装置と、上述の実施の形態１、実施の形態１の他の構成、実施の形態２、および実施の形態２の他の構成における半導体装置とは、以下の点において相違し、その他の点においては略同様である。
本実施の形態の半導体装置においては、蓋部材４０Ｂが、収容溝４８と、複数の突起４７とを有している。収容溝４８は、蓋部材４０Ｂの上面４２上に平面視環状に設けられている。収容溝４８は、蓋部材４０Ｂの厚さ方向に窪んでいる。収容溝４８には、平面視六角形状のナット４５が収容される。
複数の突起４７は、収容溝４８の内壁に並んで設けられている。複数の突起４７は、それぞれ三角柱状に構成されている。複数の突起４７は、蓋部材４０Ｂとそれぞれ一体的に成型されているとよい。
ネジ端子３０Ａは、切欠４６および蓋部材４０Ｂの上面４２に沿って配置される。ナット４５は、ネジ端子３０Ａの開口部３１と同軸になるように配置される。このため、複数の突起４７は、ネジ端子３０Ａが配置される位置に合わせて、ナット４５の移動および回転を規制することができるように設けられている。
本実施の形態における複数の突起４７の間隔は、ナット４５が収容溝４８に収容された状態において、隣り合う突起４７同士の間にナット４５の頂部４５ａが配置されるように設定されている。隣り合う突起４７同士の間にナット４５の頂部４５ａが配置されることによって、隣り合う突起４７は、収容溝４８に収容されたナット４５の移動および回転を規制することができる。複数の突起４７の間隔は、同一であっても、異なっていてもよい。
以上のように構成される半導体装置においては、所定の外部端子７２がネジ端子３０Ａ上に配置される。ネジまたはボルトなどの螺合部材７０が、ネジ端子３０Ａの開口部３１を通してナット４５に螺合する。外部端子７２がネジ端子３０Ａに固定され、外部端子７２と半導体搭載基板（図示せず）とが電気的に接続される。
本実施の形態における半導体装置によれば、突起４７によってナット４５の移動および回転が規制されている。ナット４５をスパナ等で固定しなくても、螺合部材７０をナット４５に容易に螺合させることができる。外部端子７２をネジ端子３０Ａに対して容易に接続することが可能となる。
［実施の形態４］
図９を参照して、本実施の形態における半導体装置について説明する。図９は、本実施の形態における半導体装置を示す平面図である。本実施の形態における半導体装置と、上述の実施の形態１、実施の形態１の他の構成、実施の形態２、および実施の形態２の他の構成における半導体装置とは、以下の点において相違し、その他の点においては略同様である。
本実施の形態の半導体装置においては、蓋部材４０Ｃが、収容溝４８と、複数の突起４７とを有している。収容溝４８は、蓋部材４０Ｃの上面４２上に平面視環状に設けられている。収容溝４８は、蓋部材４０Ｃの厚さ方向に窪んでいる。収容溝４８には、平面視六角形状のナット４５が収容される。
複数の突起４７は、収容溝４８の内壁に並んで設けられている。複数の突起４７は、それぞれ三角柱状に構成されている。複数の突起４７は、蓋部材４０Ｃと一体的にそれぞれ成型されているとよい。
ネジ端子３０Ａは、切欠４６および蓋部材４０Ｃの上面４２に沿って配置される。ナット４５は、ネジ端子３０Ａの開口部３１と同軸になるように配置される。このため、複数の突起４７は、ネジ端子３０Ａが配置される位置に合わせて、ナット４５の移動および回転を規制することができるように設けられている。
本実施の形態における複数の突起４７の間隔は、ナット４５が収容溝４８に収容された状態において、隣り合う突起４７同士の間にナット４５の辺部４５ｂが配置されるように設定されている。隣り合う突起４７同士の間にナット４５の辺部４５ｂが配置されることによって、隣り合う突起４７は、収容溝４８に収容されたナット４５の移動および回転を規制することができる。複数の突起４７の間隔は、同一であっても、異なっていてもよい。
以上のように構成される半導体装置においては、所定の外部端子７２がネジ端子３０Ａ上に配置される。ネジまたはボルトなどの螺合部材７０が、ネジ端子３０Ａの開口部３１を通してナット４５に螺合する。外部端子７２がネジ端子３０Ａに固定され、外部端子７２と半導体搭載基板（図示せず）とが電気的に接続される。
本実施の形態における半導体装置によれば、突起４７によってナット４５の移動および回転が規制されている。ナット４５をスパナ等で固定しなくても、螺合部材７０をナット４５に容易に螺合させることができる。外部端子７２をネジ端子３０Ａに対して容易に接続することが可能となる。
［実施の形態５］
図１０および図１１を参照して、本実施の形態における半導体装置について説明する。図１０は、本実施の形態における半導体装置のネジ端子３０Ｅを示す斜視図である。図１１は、本実施の形態における半導体装置のネジ端子３０Ｅおよび蓋部材４０Ａを示す断面図である。本実施の形態における半導体装置と、上述の実施の形態１、実施の形態１の他の構成、実施の形態２、および実施の形態２の他の構成における半導体装置とは、以下の点において相違し、その他の点においては略同様である。
図１０を参照して、本実施の形態の半導体装置においては、ネジ端子３０Ｅに、たとえば平面視六角形状のナット４５が溶接などによって接合されている。ナット４５は、ネジ端子３０Ｅの開口部３１（図１１参照）と同軸になるように、平板部３２の表面に接合されている。ナット４５は、ネジ端子３０Ｅが折り曲げられる側の平板部３２の表面に接合されている。ネジ端子３０Ｅは、実施の形態２および実施の形態２の他の形態のように、ブロック（ブロック６０）を備えていてもよい。
図１１を参照して、ネジ端子３０Ｅは、平板部３２と蓋部材４０Ａの上面４２とが対向するように、略直角に折り曲げられる。このため、蓋部材４０Ａは、ナット４５を収容可能な収容溝４８を有しているとよい。
以上のように構成される半導体装置においては、所定の外部端子７２がネジ端子３０Ａ上に配置される。ネジまたはボルトなどの螺合部材７０が、ネジ端子３０Ｅの開口部３１を通してナット４５に螺合する。外部端子７２がネジ端子３０Ｅに固定され、外部端子７２と半導体搭載基板（図示せず）とが電気的に接続される。
本実施の形態における半導体装置によれば、ナット４５がネジ端子３０Ｅに接合されている。ナット４５をスパナ等で固定しなくても、螺合部材７０をナット４５に容易に螺合させることができる。外部端子７２をネジ端子３０Ｅに対して容易に接続することが可能となる。
［実施の形態６］
図１２および図１３を参照して、本実施の形態における半導体装置について説明する。図１２は、本実施の形態における半導体装置の一部（蓋部材４０Ｄ、ネジ端子３０Ａ、および平板状部材８０）を示す斜視図である。図１３は、図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。本実施の形態における半導体装置と、上述の実施の形態１、実施の形態１の他の構成、実施の形態２、および実施の形態２の他の構成における半導体装置とは、以下の点において相違し、その他の点においては略同様である。
図１２を参照して、本実施の形態の半導体装置は、２つの平板状部材８０をさらに備えている。２つの平板状部材８０は、相互に所定の間隔を空けて対向している。蓋部材４０Ｄは、対向した２つの平板状部材８０を収容可能な収容溝４８を有している。収容溝４８は、上面４２に形成されている。
２つの平板状部材８０は、対向する表面にネジ溝８２が設けられている。２つの平板状部材８０に形成されたそれぞれのネジ溝８２によって、１つの雌ネジが形成されている。ネジ端子３０Ａは、平板部３２と蓋部材４０Ｄの上面４２とが対向するように、略直角に折り曲げられる。ネジ端子３０Ａは、切欠４６および蓋部材４０Ｄの上面４２に沿って配置される。このため、２つの平板状部材８０は、ネジ溝８２（上記の１つの雌ネジ）とネジ端子３０Ａの開口部３１とが同軸になるように配置されている。
図１３を参照して、２つの平板状部材８０は、収容溝４８に対して接着されているとよい。２つの平板状部材８０は、蓋部材４０Ｄと一体的に成型（インサート成型）されていてもよい。平板状部材８０が非導電性である場合、２つの平板状部材８０に、ネジ溝８２が（平板状部材８０の長手方向に）複数並んで形成されていてもよい。ネジ端子３０Ａは、実施の形態２および実施の形態２の他の形態のように、ブロック（ブロック６０）を備えていてもよい。
以上のように構成される半導体装置においては、所定の外部端子７２がネジ端子３０Ａ上に配置される。ネジまたはボルトなどの螺合部材７０が、ネジ端子３０Ａの開口部３１を通して、ネジ溝８２に螺合する。外部端子７２がネジ端子３０Ａに固定され、外部端子７２と半導体搭載基板（図示せず）とが電気的に接続される。
本実施の形態における半導体装置によれば、２つの平板状部材８０の位置またはネジ溝８２の位置を、収容溝４８内において所望の位置に設定することができる。ネジ端子３０Ａの所望の位置に合わせて、外部端子７２をネジ端子３０Ａに接続することができる。
２つの平板状部材８０が収容溝４８に対して接着されている場合、平板状部材８０の移動および回転が規制されるため、螺合部材７０をネジ溝８２に容易に螺合させることができる。外部端子７２をネジ端子３０Ａに対して容易に接続することが可能となる。
２つの平板状部材８０が蓋部材４０Ｄと一体的に成型（インサート成型）されている場合も同様に、平板状部材８０の移動および回転が規制されるため、螺合部材７０をネジ溝８２に容易に螺合させることができる。外部端子７２をネジ端子３０Ａに対して容易に接続することが可能となる。
以上、本発明に基づいた各実施の形態における半導体装置について説明したが、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１Ａ，１Ｂ，１Ｃ 半導体装置、１０ 半導体搭載基板、２０ マザーケース、２１ 底部、２２ 開口、２４ 周縁、２５ 固定位置、２６ 固定部材、２６ａ，６６ａ フランジ部、２６ｂ，６６ｂ 接続部、２７ 薄肉部、２８ 厚肉部、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ ネジ端子、３１ 開口部、３２ 平板部、３３，５３，６６ 挿入部、３４，３５，５４ 屈曲部、３６ 端子底部、３７ 延在部、３８ ワイヤ、３９ はんだ、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ 蓋部材、４２ 上面、４４ 側面、４５ ナット、４５ａ 頂部、４５ｂ 辺部、４６ 切欠、４７ 突起、４８ 収容溝、５０ ピン端子、５２ 突起部、５６ 端子底部、６０ ブロック、６２ 当接部、６４ 端面部、６８ 張出部、７０ 螺合部材、７２ 外部端子、８０ 平板状部材、８２ ネジ溝、ＡＲ１，ＡＲ２ 矢印、Ｐ１，Ｐ２ 間隔。

Claims (7)

  1. 半導体搭載基板と、
    開口を有し、前記半導体搭載基板を収納するマザーケースと、
    前記開口を構成する前記マザーケースの周縁に沿って設けられた複数の固定部材と、
    平板部、前記平板部から延在する挿入部、および前記挿入部を挟んで前記平板部の反対側に位置する端子底部を有し、前記挿入部が隣り合う前記固定部材間に挿入されることによって前記固定部材に対して固定され、前記端子底部側において前記半導体搭載基板と電気的に接続されるネジ端子と、
    前記ネジ端子が前記固定部材に固定された状態で前記開口を閉塞可能な蓋部材と、
    を備え、
    前記固定部材に固定された前記ネジ端子は、前記平板部と前記開口を閉塞している前記蓋部材の上面とが対向するように折り曲げられる、
    半導体装置。
  2. 半導体搭載基板と、
    開口を有し、前記半導体搭載基板を収納するマザーケースと、
    前記開口を構成する前記マザーケースの周縁に沿って設けられた複数の固定部材と、
    挿入部を有し、前記挿入部が隣り合う前記固定部材間に挿入されることによって前記固定部材に対して固定されるブロックと、
    平板部、および前記平板部から延在する複数の端子底部を含んで構成され、前記ブロックを貫通するように配設されることによって前記ブロックに保持され、複数の前記端子底部側において前記半導体搭載基板と電気的に接続されるネジ端子と、
    前記ブロックが前記固定部材に固定された状態で前記開口を閉塞可能な蓋部材と、
    を備え、
    前記ネジ端子は、前記ブロックが前記固定部材に固定された状態で、前記平板部と前記開口を閉塞している前記蓋部材の上面とが対向するように折り曲げられる、
    半導体装置。
  3. 前記ネジ端子は、前記端子底部から前記半導体搭載基板に向かって延在する延在部を有する、
    請求項１または２に記載の半導体装置。
  4. 前記蓋部材は、
    前記上面に設けられ平面視六角形状のナットを収容可能な収容溝と、
    前記収容溝の内壁に設けられ、前記ナットの移動および回転を規制する複数の突起と、を有し、
    複数のうちいずれかまたはすべての前記突起同士の間隔は、隣り合う前記突起同士の間に前記ナットの頂部が位置するように設定される、
    請求項１から３のいずれかに記載の半導体装置。
  5. 前記蓋部材は、
    前記上面に設けられ、平面視六角形状のナットを収容可能な収容溝と、
    前記収容溝の内壁に設けられ、前記ナットの移動および回転を規制する複数の突起と、を有し、
    複数のうちいずれかまたはすべての前記突起同士の間隔は、隣り合う前記突起同士の間に前記ナットの辺部が位置するように設定される、
    請求項１から３のいずれかに記載の半導体装置。
  6. 前記ネジ端子には、前記平板部に設けられた開口部に連通するナットが接合されている、
    請求項１から３のいずれかに記載の半導体装置。
  7. 前記蓋部材は、前記上面に収容溝を有し、
    前記収容溝には、相互に所定の間隔を空けて対向し、対向する表面にネジ溝がそれぞれ設けられた２つの平板状部材が設けられる、
    請求項１から３のいずれかに記載の半導体装置。
JP2010107415A 2010-05-07 2010-05-07 半導体装置 Active JP5211364B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010107415A JP5211364B2 (ja) 2010-05-07 2010-05-07 半導体装置
US13/053,748 US8526199B2 (en) 2010-05-07 2011-03-22 Semiconductor device
DE102011075154.8A DE102011075154B4 (de) 2010-05-07 2011-05-03 Halbleitervorrichtung
CN201110116718.3A CN102237326B (zh) 2010-05-07 2011-05-06 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107415A JP5211364B2 (ja) 2010-05-07 2010-05-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2011238691A true JP2011238691A (ja) 2011-11-24
JP5211364B2 JP5211364B2 (ja) 2013-06-12

Family

ID=44803220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107415A Active JP5211364B2 (ja) 2010-05-07 2010-05-07 半導体装置

Country Status (4)

Country Link
US (1) US8526199B2 (ja)
JP (1) JP5211364B2 (ja)
CN (1) CN102237326B (ja)
DE (1) DE102011075154B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JPWO2016129097A1 (ja) * 2015-02-13 2017-11-16 株式会社日産アーク ハーフブリッジパワー半導体モジュール及びその製造方法
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置
US10756057B2 (en) 2014-11-28 2020-08-25 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method of manufacturing same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012005301A (ja) * 2010-06-18 2012-01-05 Fuji Electric Co Ltd パワー半導体モジュール
CN104170086B (zh) 2012-03-28 2018-01-16 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
JP5831626B2 (ja) 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
USD754084S1 (en) 2013-08-21 2016-04-19 Mitsubishi Electric Corporation Semiconductor device
USD762597S1 (en) 2014-08-07 2016-08-02 Infineon Technologies Ag Power semiconductor module
CN107078130B (zh) * 2014-09-30 2019-07-23 株式会社三社电机制作所 半导体模块
DE102014115847B4 (de) 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
USD748595S1 (en) * 2015-02-03 2016-02-02 Infineon Technologies Ag Power semiconductor module
USD755742S1 (en) * 2015-02-18 2016-05-10 Semiconductor Components Industries, Llc Power device package
USD755741S1 (en) * 2015-02-18 2016-05-10 Semiconductor Components Industries, Llc Power device package
DE102015103068B4 (de) * 2015-03-03 2019-05-02 Infineon Technologies Bipolar Gmbh & Co. Kg Leistungshalbleitermodul mit verbesserter mechanischer Abstützung des Steueranschlusselements und zugehörigers Montageverfahren
US10014794B2 (en) * 2015-07-28 2018-07-03 Ford Global Technologies, Llc Power inverter assembly for a vehicle
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6625044B2 (ja) * 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
JP1585831S (ja) 2017-01-05 2017-09-11
USD864132S1 (en) 2017-01-05 2019-10-22 Rohm Co., Ltd. Power semiconductor module
USD954667S1 (en) 2017-01-13 2022-06-14 Wolfspeed, Inc. Power module
JP6755197B2 (ja) 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP1603980S (ja) * 2017-09-07 2018-05-14
JP1603793S (ja) * 2017-09-29 2018-05-14
USD864884S1 (en) * 2017-10-23 2019-10-29 Mitsubishi Electric Corporation Semiconductor device
DE112018007278T5 (de) * 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
JP1632173S (ja) * 2018-06-01 2019-05-27
USD903590S1 (en) 2018-09-12 2020-12-01 Cree Fayetteville, Inc. Power module
EP3736855A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
EP3736854A1 (en) * 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
EP3736858A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
USD916039S1 (en) * 2020-03-20 2021-04-13 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306651A (ja) * 1987-05-23 1988-12-14 ベーベーツエー・ブラウン・ボベリ・アクチエンゲゲゼルシャフト 電力用半導体装置とその製造方法
EP0513410A1 (de) * 1991-05-15 1992-11-19 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2008010656A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483681A (ja) * 1990-07-27 1992-03-17 Ricoh Co Ltd 感熱記録材料
JPH04131945A (ja) 1990-09-25 1992-05-06 Nec Corp ファイル展開方法
JPH0810200Y2 (ja) * 1991-05-28 1996-03-27 株式会社三社電機製作所 電力用半導体モジュール
JP2811278B2 (ja) 1994-03-24 1998-10-15 株式会社三社電機製作所 電力用半導体モジュール
DE10100460B4 (de) 2001-01-08 2006-06-01 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Gehäuse und Anschlußelementen
DE10120402B4 (de) 2001-04-25 2005-04-14 Danfoss Silicon Power Gmbh Leistungshalbleitermodul-Gehäuse
DE10258570B4 (de) 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US7289335B2 (en) * 2003-07-08 2007-10-30 Hewlett-Packard Development Company, L.P. Force distributing spring element
JP2005277012A (ja) 2004-03-24 2005-10-06 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2008101656A (ja) 2006-10-17 2008-05-01 Ntn Corp 固定式等速自在継手
JP5041798B2 (ja) 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
US20110134619A1 (en) * 2007-10-25 2011-06-09 Chin-Feng Lin High power device module
JP4300371B2 (ja) * 2007-11-14 2009-07-22 オンキヨー株式会社 半導体装置
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306651A (ja) * 1987-05-23 1988-12-14 ベーベーツエー・ブラウン・ボベリ・アクチエンゲゲゼルシャフト 電力用半導体装置とその製造方法
EP0513410A1 (de) * 1991-05-15 1992-11-19 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2008010656A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
US10756057B2 (en) 2014-11-28 2020-08-25 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method of manufacturing same
JPWO2016129097A1 (ja) * 2015-02-13 2017-11-16 株式会社日産アーク ハーフブリッジパワー半導体モジュール及びその製造方法
US10396057B2 (en) 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置
US10290555B2 (en) 2016-05-16 2019-05-14 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
US10861756B2 (en) 2016-05-16 2020-12-08 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall

Also Published As

Publication number Publication date
US20110273861A1 (en) 2011-11-10
DE102011075154B4 (de) 2016-06-16
DE102011075154A1 (de) 2011-11-10
CN102237326B (zh) 2013-12-04
JP5211364B2 (ja) 2013-06-12
US8526199B2 (en) 2013-09-03
CN102237326A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
JP5211364B2 (ja) 半導体装置
US7541670B2 (en) Semiconductor device having terminals
US9848518B2 (en) Integrated power module packaging structure
JP5714716B2 (ja) 電源制御装置
US8530759B2 (en) Electronic apparatus
JP2004006791A (ja) 電子制御装置及びその製造方法
JP5527286B2 (ja) 発光装置
JP2015032672A (ja) 太陽電池モジュール用端子ボックス
US10958055B2 (en) Circuit assembly and electrical junction box
JP5189616B2 (ja) 半導体装置
JP6417345B2 (ja) 電気接続箱およびワイヤハーネス
WO2019131222A1 (ja) 電気接続装置
JP2010199514A (ja) 回路構成体
JP2009095187A (ja) 電気接続箱
JP6296875B2 (ja) 電子部品ユニット
JP2010177330A (ja) 半導体リレーモジュールおよびこれを用いた台座コネクタ
TWI847457B (zh) 組合式功率模組
JP7353255B2 (ja) 半導体装置用の筐体の製造方法
US20240170472A1 (en) Circuit device
TW202416784A (zh) 組合式功率模組
JP5608454B2 (ja) 基板の部品固定構造
KR20240107003A (ko) 전자 제어 유닛, 이의 제조방법, 및 전기 압축기
JP2023085776A (ja) 半導体モジュール
JP2024084871A (ja) 電子回路及びこれを備えた電子機器
WO2018173282A1 (ja) 電気接続箱およびワイヤハーネス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

R150 Certificate of patent or registration of utility model

Ref document number: 5211364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250