JP6755197B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6755197B2
JP6755197B2 JP2017007666A JP2017007666A JP6755197B2 JP 6755197 B2 JP6755197 B2 JP 6755197B2 JP 2017007666 A JP2017007666 A JP 2017007666A JP 2017007666 A JP2017007666 A JP 2017007666A JP 6755197 B2 JP6755197 B2 JP 6755197B2
Authority
JP
Japan
Prior art keywords
connection terminal
case body
outer peripheral
semiconductor device
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017007666A
Other languages
English (en)
Other versions
JP2018117071A5 (ja
JP2018117071A (ja
Inventor
隼人 永水
隼人 永水
琢郎 森
琢郎 森
義貴 大坪
義貴 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017007666A priority Critical patent/JP6755197B2/ja
Priority to US15/725,303 priority patent/US10319661B2/en
Priority to DE102017221427.9A priority patent/DE102017221427B4/de
Priority to CN201810053857.8A priority patent/CN108336057B/zh
Publication of JP2018117071A publication Critical patent/JP2018117071A/ja
Publication of JP2018117071A5 publication Critical patent/JP2018117071A5/ja
Application granted granted Critical
Publication of JP6755197B2 publication Critical patent/JP6755197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置およびその製造方法に関し、より特定的にはケース体の内部に半導体素子が配置された半導体装置およびその製造方法に関する。
従来、半導体素子を搭載した絶縁回路基板の外周をケース体で囲んだ構造の半導体装置が知られている（たとえば、特開２００８−２５２０５５号公報（特許文献１）、特開２００９−２１２８６号公報（特許文献２）、特開２０１３−１７１８７０号公報（特許文献３）参照）。
特開２００８−２５２０５５号公報 特開２００９−２１２８６号公報 特開２０１３−１７１８７０号公報
特許文献１では、外部との接続端子と半導体素子が搭載された基板間をボンディングワイヤ等の導電材で接続する構造が用いられている。この構造では、半導体素子からの熱を接続端子から外部へ放熱する場合に、その放熱性は導電材の放熱性能に依存する。このため、導電材の放熱性能によっては放熱性が市場要求に対して十分でない場合が考えられる。また導電材の接続の際には通常超音波振動による接続が用いられる。この場合、接続端子をケース体に強固に固定する必要があり、接続端子の固定のために接着材塗布や端子を固定するための固定蓋のはめ込みといった工程が必要となるため、部材や工程の増加といったデメリットがある。またケース体の材質にも制約が考えられる。すなわち、剛性の高いケース体材料では端子固定の際の圧入等により、端子曲りやケース欠け等により半導体装置の信頼性が低下する恐れがある。
特許文献２に関して、ケース体に端子を固定するときに、ケース体を部分的に弾性変形させてケース体の所定の凹部に端子を固定しているため、ケース材料には弾性体を使用する必要がある。このため、特許文献２に開示された半導体装置では、ケース体について材料選択性が悪く、結果的に半導体装置の高コスト化や信頼性の低下という問題が発生する恐れがある。
特許文献３に関して、端子を固定する工程が端子を折り曲げる工程を含んでいるため、結果的に半導体装置の製造工程数が増加するデメリットがある。また、端子を折り曲げる際に当該端子に対して外力が加わるため、当該外力が端子の健全性、さらには半導体装置の信頼性に影響を与える恐れがある。また、特許文献３では、端子の位置を柔軟に変更することについて考慮されていない。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、良好な放熱性を有し、設計の自由度のが高く低コストな半導体装置およびその製造方法を提供することである。
本開示に従った半導体装置は、ベース体と、絶縁板と、導体層と、半導体素子と、外周ケース体と、端子部材と、樹脂層とを備える。絶縁板は、ベース体の表面上に配置される。導体層は、絶縁板の表面に形成される。半導体素子は、導体層に接続される。外周ケース体は、ベース体の外周を囲むように配置される。外周ケース体には、複数の凹部が形成される。複数の凹部は、外周ケース体においてベース体側と反対側の上端面に開口した上端開口部を含む。外周ケース体の内周面には、上端開口部に連なり、上端面側からベース体側に延びるとともに凹部に連なる内周側開口部が形成される。外周ケース体の周方向において、内周側開口部の幅は凹部の幅より狭い。端子部材は、第１挿入部と、第１外側端子部と、第１接続端子部とを含む。第１挿入部は、複数の凹部のうちの第１の凹部に挿入される。第１外側端子部は、第１挿入部と連なり第１の凹部の上端開口部を介して外周ケース体の外側に延在する。第１接続端子部は、第１挿入部と連なり内周側開口部を介して導体層の上にまで延在するとともに導体層と接続される。樹脂層は、絶縁板と外周ケース体とにより囲まれた領域において半導体素子と第１接続端子部とを少なくとも封止する。
本開示に係る半導体装置の製造方法では、積層体を準備する工程を実施する。積層体は、ベース体と、絶縁板と、導体層と、半導体素子とを含む。絶縁板は、ベース体の表面上に配置される。導体層は、絶縁板の表面に形成される。半導体素子は、導体層に接続される。また、半導体装置の製造方法では、積層体に、ベース体の外周を囲むように外周ケース体を接続する工程を実施する。外周ケース体には、複数の凹部が形成されている。複数の凹部は、外周ケース体においてベース体側と反対側の上端面に開口した上端開口部を含む。外周ケース体の内周面には、上端開口部に連なり、上端面側からベース体側に延びるとともに凹部に連なる内周側開口部が形成される。外周ケース体の周方向において、内周側開口部の幅は前記凹部の幅より狭い。上記半導体装置の製造方法では、複数の凹部のうちの第１の凹部に、上端開口部から端子部材を挿入する工程を実施する。端子部材は、第１挿入部と、第１外側端子部と、第１接続端子部とを含む。第１挿入部は、第１の凹部に挿入される。第１外側端子部は、第１挿入部と連なり第１の凹部の上端開口部を介して外周ケース体の外側に延在する。第１接続端子部は、第１挿入部と連なり内周側開口部を介して導体層の上にまで延在する。半導体装置の製造方法では、第１接続端子部を導体層と接続する工程を実施する。さらに、半導体装置の製造方法では、絶縁板と外周ケース体とにより囲まれた領域において半導体素子と第１接続端子部とを少なくとも封止する樹脂層を形成する工程を実施する。
上記によれば、端子部材を外周ケース体の複数の凹部のうち任意の位置に配置することで、端子部材の配置について設計の自由度を大きくすることができる。また、端子部材の第１接続端子部が導体層と接続されるので、ワイヤなどを介して端子部材と導体層とを接続する場合より放熱性能の制約を少なくできる。このため、端子部材からの放熱性を高めることができる。また、端子部材の第１挿入部を、上端開口部を介して第１の凹部内に挿入することができ、端子部材の曲げ加工などは特に不要である。また、端子部材の第１挿入部を凹部に挿入するときに、外周ケース体を弾性変形させるといった工程は不要であるため、外周ケース体の材料として弾性体以外の材料を適用できる。
本発明の実施の形態１に係る半導体装置の部分断面模式図である。 図１に示した半導体装置の部分斜視模式図である。 図１および図２に示した半導体装置の変形例を示す部分斜視模式図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。 図４に示した半導体装置の製造方法を説明するための模式図である。 図４に示した半導体装置の製造方法を説明するための模式図である。 図４に示した半導体装置の製造方法を説明するための斜視模式図である。 本発明の実施の形態２に係る半導体装置の部分斜視模式図である。 図８に示した半導体装置の変形例を示す部分斜視模式図である。 本発明の実施の形態３に係る半導体装置の部分断面模式図である。 図１０に示した半導体装置の部分斜視模式図である。 本発明の実施の形態４に係る半導体装置の部分断面模式図である。 図１２に示した半導体装置の変形例を示す部分断面模式図である。 本発明の実施の形態５に係る半導体装置の部分斜視模式図である。
以下、図面を参照しながら本発明の実施の形態について説明する。以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、図１を含め、以下の図面では各構成部材の大きさの関係が実際のものとは異なる場合がある。さらに、明細書全文に表わされている構成要素の形態は、あくまでも例示であって、これらの記載に限定されるものではない。
実施の形態１．
＜半導体装置の構成＞
図１は、本発明の実施の形態１に係る半導体装置の部分断面模式図である。図２は、図１に示した半導体装置の部分斜視模式図である。図１は、半導体装置をベース板４に垂直に切断した際の断面を示している。図１に示した半導体装置では、導電パターン１を有する絶縁板２と半導体チップ３とを搭載したベース板４に、ベース板４の外周を囲むように外周ケース体５が接着される。外周ケース体５に沿って配置された外部接続端子６（以下、端子６とも呼ぶ）の一端が導電パターン１と電気的に接続されている。外周ケース体５の内周側は、熱硬化性の樹脂層７で封止されている。
図２は、外周ケース体５に形成された端子位置決め用の凹部である誘い部分５ａに沿って端子６が挿入された状態を示している。図２では、導電パターン１（図１参照）上の任意の接続場所１ａに端子６の一端である接続部分６ａが電気的に接続されている。導電パターンとの端子６の接続部分６ａの形状は、図２に示すようにのようにできるだけ広くとることが望ましいが、接続の容易性を鑑みて図３に示すような接続部分６ｃとしてもよい。
ここで、図３は、図１および図２に示した半導体装置の変形例を示す部分斜視模式図である。図３では、端子６の接続部分６ｃの幅が、図２に示した端子６の接続部分６ａの幅より狭くなっている。このような構成としても、端子６を介して十分な放熱効果が得られる。
＜半導体装置の作用効果＞
本開示に従った半導体装置は、ベース体としてのベース板４と、絶縁板２と、導体層としての導電パターン１と、半導体素子としての半導体チップ３と、外周ケース体５と、端子部材としての外部接続端子６と、樹脂層７とを備える。絶縁板２は、ベース板４の表面上に配置される。導電パターン１は、絶縁板２の表面に形成される。半導体チップ３は、導電パターン１に接続される。外周ケース体５は、ベース板４の外周を囲むように配置される。外周ケース体５には、複数の凹部としての誘い部分５ａが形成される。複数の誘い部分５ａは、外周ケース体５においてベース板４側と反対側の上端面に開口した上端開口部５ｂを含む。外周ケース体５の内周面には、上端開口部５ｂに連なり、上端面側からベース板４側に延びるとともに誘い部分５ａに連なる内周側開口部５ｃが形成される。外周ケース体５の周方向において、内周側開口部５ｃの幅は誘い部分５ａの幅より狭い。外部接続端子６は、第１挿入部１６ａと、第１外側端子部１６ｂと、第１接続端子部１６ｃとを含む。第１挿入部１６ａは、複数の誘い部分５ａのうちの第１の誘い部分５ａに挿入される。第１外側端子部１６ｂは、第１挿入部１６ａと連なり第１の誘い部分５ａの上端開口部５ｂを介して外周ケース体５の外側に延在する。第１接続端子部１６ｃは、第１挿入部１６ａと連なり内周側開口部５ｃを介して導電パターン１の上にまで延在するとともに導電パターン１と接続される。樹脂層７は、絶縁板２と外周ケース体５とにより囲まれた領域において半導体チップ３と第１接続端子部１６ｃとを少なくとも封止する。
このようにすれば、外部接続端子６を外周ケース体５の複数の誘い部分５ａのうち任意の位置に配置することで、外部接続端子６の配置について設計の自由度を大きくすることができる。また、外部接続端子６の第１接続端子部１６ｃが導電パターン１と接続されるので、ワイヤなどを介して外部接続端子６と導電パターン１とを接続する場合より放熱性能の制約を少なくできる。このため、外部接続端子６からの放熱性を高めることができる。また、外部接続端子６の第１挿入部１６ａを、上端開口部５ｂを介して第１の誘い部分５ａ内に挿入することができ、外部接続端子６の曲げ加工などは特に不要である。また、外部接続端子６の第１挿入部１６ａを誘い部分５ａに挿入するときに、外周ケース体５を弾性変形させるといった工程は不要であるため、外周ケース体５の材料として弾性体以外の材料を適用できる。このため、外周ケース体５の材料の選択の自由度が大きい。このようにして、良好な放熱性を有し、設計の自由度が高く低コストな半導体装置を得ることができる。
上記半導体装置において、第１挿入部１６ａと第１接続端子部１６ｃとの境界部には切欠き部１６ｄが形成される。外周ケース体５において内周側開口部５ｃの側壁を構成する部分の一部が切欠き部１６ｄの内側に配置されている。この場合、切欠き部１６ｄの内部に外周ケース体５の一部が配置されることにより、外周ケース体５に対して外部接続端子６を容易に位置決めできる。このように、上述した半導体装置は、外部接続端子６の放熱性が良好で、低コストで、様々な外周ケース体５の材料を選択可能で、外部接続端子６の多様な端子配置に柔軟に対応できる。
また、異なる観点から言えば、図１および図２に示した半導体装置の構造では、外部接続端子６が直接導電パターン１に接続されていることによって、外部接続端子６で発生した熱がベース板４に熱伝導しやすく、端子発熱を抑制できる。また、後述するように外周ケース体５をベース板４へ接着した後に外部接続端子６を誘い部分５ａへ挿入するため、製造時に様々なピンレイアウトを選択することができる。したがって、半導体装置における多様なピンレイアウト要求に柔軟に対応することができる。
ここで、特許文献１に示されたような従来の構造では、外部接続端子６と導電パターン１間にボンディングワイヤ等の導電材を接続する必要があり、ボンディングワイヤの接続の際に外部接続端子６が強固に固定されている必要があった。しかし、本実施の形態ではこのような導電材の接続工程がないため、外部接続端子６の強固な固定が不要である。さらに、特許文献１や特許文献２に開示された従来の構造では、外部接続端子６の強固な固定のために、外周ケース体５へ外部接続端子６を圧入する方法や、弾性部材を用いたツメ付きの外周ケース体５に外部接続端子６をはめ込むなどの方法がとられていた。このような方法を用いる場合、剛性の高い材料で形成された外周ケース体５に外部接続端子６を圧入した際に外部接続端子６が破損したり、外周ケース体５が破損する恐れがあった。本実施の形態ではこのような圧入工程が不要であるため、剛性の高い材料、例えばＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）等の材料で成形された外周ケース体５も破損の恐れなく使用することができる。また、圧入の他にも外部接続端子６の強固な固定のために、外部接続端子６を接着材等で外周ケース体５に接着したり、フタをはめ込んで外部接続端子６を固定する方法も考えられる。しかし、本実施の形態では、このような工程やフタ等の部品が不要となるため、半導体装置を低コスト化することができる。
＜半導体装置の変形例の構成および作用効果＞
上述した半導体装置において、ベース板として、絶縁板２と銅などからなるベース板４が一体となった構造を持つ一体型絶縁ベース板を用いてもよい。つまり、上記半導体装置では、ベース板４と絶縁板２とが一体となっていてもよい。この場合、ベース板４と絶縁板２とを接続する工程を削減でき、また部品のハンドリングも容易になるので、半導体装置の製造コストを低減できる。なお、絶縁板２としてはエポキシ樹脂などの樹脂絶縁物や、窒化珪素、窒化アルミニウム、アルミナなどのセラミック絶縁物が用いられる。
＜半導体装置の製造方法＞
図４は、本発明の実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。図５および図６は、図４に示した半導体装置の製造方法を説明するための模式図である。図７は、図４に示した半導体装置の製造方法を説明するための斜視模式図である。図４〜図７を用いて、本実施の形態に係る半導体装置の製造方法を説明する。
まず、図４に示すベース板にケースを接着する工程（Ｓ１０）を実施する。この工程（Ｓ１０）では、図５に示すように絶縁板２と導電パターン１とが形成されたベース板４を準備し、当該ベース板４に外周ケース体５を取り付ける。外周ケース体５とベース板４との接続は、接着剤を用いてもよいし、他の任意の接続方法を採用してもよい。絶縁板２には、例えばエポキシ樹脂などの樹脂絶縁物や、窒化ケイ素、窒化アルミ、アルミナなどのセラミック絶縁物が用いられる。外周ケース体５をベース板４へ接着する工程では、例えばシリコン接着剤などを外周ケース体５の縁に塗布し、ベース板４と接合して接着してもよい。
次に、外部接続端子を誘い部分へ挿入する工程（Ｓ２０）を実施する。この工程（Ｓ２０）では、図５や図７に示すように、あらかじめ外周ケース体５の外周に設置された複数の誘い部分５ａに沿って任意の場所に外部接続端子６を設置する。つまり、外部接続端子６の半導体装置への取り付けに際しては、図５に示すように、最初に工程（Ｓ１０）によって絶縁板２と導電パターン１とが形成されたベース板４上に外周ケース体５が取り付けられ、その後、外周ケース体５の所定の誘い部分５ａに、外部接続端子６が挿入して固定される。外部接続端子６の接続部分６ａは導電パターン１上に位置するように、外部接続端子６は位置決めされる。外周ケース体５を上部より見た場合、図６のように外周ケース体５外周部に端子誘い部分５ａがあらかじめ規則的に複数形成されている。
次に、外部接続端子を導電パターンに接続する工程（Ｓ３０）を実施する。この工程（Ｓ３０）では、外部接続端子６の接続端子部１６ｃ、具体的には接続端子部１６ｃの先端部である接続部分６ａを直接導電パターン１に電気的に接続する。この接続工程では、任意の方法を採用できる。たとえば、はんだを用いた接合方法や、超音波接合法を用いることができる。
次に、熱硬化性樹脂で封止する工程（Ｓ４０）を実施する。この工程（Ｓ４０）では、熱硬化性樹脂を外周ケース体５の内側に導電パターン１を覆う用意充填し、当該樹脂を加熱、冷却することで硬化させて樹脂層７とする。このようにして半導体装置の封止および外部接続端子６の固定を行う。熱硬化性樹脂としては、例えばエポキシ樹脂が用いられる。エポキシ樹脂はシリコンゲルなどの樹脂と比較して、熱伝導率が高く、密着力、硬化時の強度に優れている。封止材としての樹脂層７にエポキシ樹脂を用いた場合は、上記特性により半導体チップ３周辺の放熱性向上や過度の収縮を抑制することで信頼性向上などの利点が期待できる。このようにして、図１等に示す半導体装置を得ることができる。
上述した半導体装置の製造法の特徴的な構成を要約すれば、本開示に係る半導体装置の製造方法では、積層体を準備する工程（Ｓ１０）を実施する。積層体は、ベース板４と、絶縁板２と、導体層としての導電パターン１と、半導体素子としての半導体チップ３とを含む。絶縁板２は、ベース板４の表面上に配置される。導電パターン１は、絶縁板２の表面に形成される。半導体チップ３は、導電パターン１に接続される。また、半導体装置の製造方法では、積層体に、ベース体の外周を囲むように外周ケース体５を接続する工程（Ｓ１０）を実施する。外周ケース体５には、図６などに示すように複数の凹部としての誘い部分５ａが形成されている。複数の誘い部分５ａは、外周ケース体５においてベース板４側と反対側の上端面に開口した上端開口部５ｂを含む。外周ケース体５の内周面には、上端開口部５ｂに連なり、上端面側からベース板４側に延びるとともに誘い部分５ａに連なる内周側開口部５ｃが形成される。外周ケース体５の周方向において、内周側開口部５ｃの幅は前記誘い部分５ａの幅より狭い。上記半導体装置の製造方法では、複数の誘い部分５ａのうちの第１の誘い部分５ａに、上端開口部５ｂから端子部材としての外部接続端子６を挿入する工程（Ｓ２０）を実施する。外部接続端子６は、第１挿入部１６ａと、第１外側端子部１６ｂと、第１接続端子部１６ｃとを含む。第１挿入部１６ａは、第１の誘い部分５ａに挿入される。第１外側端子部１６ｂは、第１挿入部１６ａと連なり第１の誘い部分５ａの上端開口部５ｂを介して外周ケース体５の外側に延在する。第１接続端子部１６ｃは、第１挿入部１６ａと連なり内周側開口部５ｃを介して導電パターン１の上にまで延在する。半導体装置の製造方法では、第１接続端子部１６ｃを導電パターン１と接続する工程（Ｓ３０）を実施する。さらに、半導体装置の製造方法では、絶縁板２と外周ケース体５とにより囲まれた領域において半導体チップ３と第１接続端子部１６ｃとを少なくとも封止する樹脂層７を形成する工程を実施（Ｓ４０）する。このようにすれば、本開示に係る半導体装置を得ることができる。
実施の形態２．
＜半導体装置の構成＞
図８は、本発明の実施の形態２に係る半導体装置の部分斜視模式図である。図９は、図８に示した半導体装置の変形例を示す部分斜視模式図である。
図８に示した半導体装置は、基本的には図１および図２に示した半導体装置と同様の構成を備えるが、外部接続端子６の形状が図１に示した半導体装置と異なっている。すなわち、図８に示した半導体装置は、図８に示すように放熱性向上のために、隣接する外周ケース体５の２つの誘い部分５ａに挿入される端子として、外周ケース体５の内側で複数の挿入部１６ａが接続端子部１６ｃにおいて連結された端子を用いる。外周ケース体５の誘い部分５ａの上部では当該端子は枝分かれしている。この場合、複数の誘い部分５ａごとに独立した外部接続端子６を並べて配置する場合に比べて、放熱領域が広くなり外部接続端子６の放熱性が向上する。
また、図８に示すように、外部接続端子６と導電パターン１の接合箇所６ｄは広くとるほうが好ましい。しかし、外部接続端子６から発生した熱は、導電パターン１からだけではなく封止剤としての樹脂層７を通じても放熱される。そのため、図９に示した半導体装置のように、複数個所に分かれた接合箇所６ｅを有する外部接続端子６を用いてもよい。この場合でも十分な放熱性向上効果が得られる。たとえば、高い放熱性が要求される部位のみ図８や図９に示した連結端子である外部接続端子６を用いて、その他の部位は誘い部分５ａごとに独立した外部接続端子６を用いてもよい。
＜半導体装置の作用効果＞
上記半導体装置において、複数の誘い部分５ａは、図８および図９に示すように第１の誘い部分５ａに隣接する第２の誘い部分５ａを含む。たとえば、図８および図９では、右から第１の誘い部分５ａおよび第２の誘い部分５ａが並んでいる。外部接続端子６は、第２挿入部１６ａと、第２外側端子部１６ｂとを含む。第２挿入部１６ａは、第２の誘い部分５ａに挿入される。第２外側端子部１６ｂは、第２挿入部１６ａと連なり第２の誘い部分５ａの上端開口部５ｂを介して外周ケース体５の外側に延在する。第１接続端子部１６ｃは、第２挿入部１６ａと隣接する位置まで延在するとともに第２挿入部１６ａと連なるように構成されている。
この場合、第１接続端子部１６ｃが第１挿入部１６ａと第２挿入部１６ａとの両方に接続可能なように広幅に形成されるため、外部接続端子６の放熱性を高めることができる。また、第１の誘い部分５ａと第２の誘い部分５ａとにそれぞれ独立した外部接続端子６を挿入するよりも、１つの外部接続端子６を第１および第２の誘い部分５ａに固定するので、半導体装置の製造工程を簡略化でき、組立性を向上させることができる。
実施の形態３．
＜半導体装置の構成＞
図１０は、本発明の実施の形態３に係る半導体装置の部分断面模式図である。図１１は、図１０に示した半導体装置の部分斜視模式図である。図１０および図１１に示した半導体装置は、基本的には図１および図２に示した半導体装置と同様の構成を備えるが、外部接続端子６の形状および外周ケース体５の形状が図１に示した半導体装置と異なっている。すなわち、図１０および図１１に示した半導体装置では、外周ケース体５にあらかじめ斜面を形成している。また、外部接続端子６は、その斜面に沿うように配置され、導電パターン１まで直線的に延びるような端子構造を持つ。
＜半導体装置の作用効果＞
上記半導体装置において、第１接続端子部１６ｃは、導電パターン１の表面に対して傾斜した傾斜部を含む。この場合、外部接続端子６の第１接続端子部１６ｃが、導電パターン１の表面に対して平行な部分と垂直な部分とが屈曲部によりつながった構成である場合より、第１接続端子部１６ｃの電流経路長を短くできる。このため、外部接続端子６のインダクタンスを低減できる。
実施の形態４．
＜半導体装置の構成＞
図１２は、本発明の実施の形態４に係る半導体装置の部分断面模式図である。図１２に示した半導体装置は、基本的に図１に示した半導体装置と同様の構成を備えるが、外部接続端子６と導電パターン１との接続部の構成が異なる。すなわち、図１２に示した半導体装置では、外部接続端子６と導電パターン１との接続の際に、外部接続端子６を導電パターン１と接触するように配置してから外部接続端子６の上部よりツールを用いて外部接続端子６に超音波振動を印加した。その超音波振動による摩擦熱で、外部接続端子６と導電パターン１とは熱溶着部１１により電気的に接合される。この超音波振動接合では、加熱および冷却の工程が不要であるため、半導体装置の製造工程を簡略化できる。
図１３は、図１２に示した半導体装置の変形例を示す部分断面模式図である。図１３に示した半導体装置は、基本的には図１２に示した半導体装置と同様の構成を備えるが、外部接続端子６と導電パターン１との接続部の構成が異なる。すなわち、図１３に示した半導体装置では、はんだ２１により外部接続端子６と導電パターン１とが接続されている。このような接続構造は、たとえば、このような工程により形成できる。まず、はんだを外部接続端子６上に設置または塗布した後、当該外部接続端子６を導電パターン１上に配置する。そして、この構造に対してはんだの融点を超える温度まで加熱した後冷却することで、図１３に示す構造を得ることができる。
＜半導体装置の作用効果＞
図１２に示した上記半導体装置において、第１接続端子部１６ｃは、超音波接合部としての熱溶着部１１を介して導電パターン１に接続されている。この場合、超音波接合法を用いて第１接続端子部１６ｃを導電パターン１に接続するので、はんだ等の接合材を予め第１接続端子部１６ｃに配置するといった工程が不要になるため、半導体装置の製造工程を簡略化できる。
図１３に示した上記半導体装置において、第１接続端子部１６ｃは、はんだ２１を用いて導電パターン１に接続されている。この場合、第１接続端子部１６ｃと導電パターン１とをはんだ２１を介して確実に接続することができる。このため、半導体装置の信頼性を向上させることができる。
実施の形態５．
＜半導体装置の構成＞
図１４は、本発明の実施の形態５に係る半導体装置の部分斜視模式図である。図１４に示した半導体装置は、基本的には図１および図２に示した半導体装置と同様の構成を備えるが、外部接続端子６の形状が図１に示した半導体装置と異なっている。すなわち、図１４に示した半導体装置では、外部接続端子６の外部接続部分である外側端子部１６ｂがプレスフット形状になった端子を使用する。プレスフィット形状とは、図１４のような外側端子部１６ｂが空隙領域を持つ構造で、空隙部分を中心に端子が屈曲することで延在方向での長さが伸縮可能となっている構造である。プレスフィット形状の例としては、図１４に示すようなループ状の構造でもよいし、コイルバネ形状としてもよいし、弾性変形可能な屈曲部を形成してもよい。
＜半導体装置の作用効果＞
上記半導体装置において、第１外側端子部１６ｂは、第１外側端子部１６ｂの延在方向における長さを可変とする弾性変形部であるプレスフィット形状を含む。この場合、第１外側端子部１６ｂが外部電極などと接続されるときに、当該第１外側端子部１６ｂを外部電極に押圧するように半導体装置を配置することで、第１外側端子部１６ｂを外部電極に確実に接触させることができる。この結果、外部接続端子６と外部電極との電気的接続の信頼性を高めることができる。また、外部接続端子６の上部より配置した制御基板等の電極を、はんだ接着等の処理をすることなく外部接続端子６に接続することができる。これにより外部接続端子６の利便性が向上する。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ 導電パターン、１ａ 接続場所、２ 絶縁板、３ 半導体チップ、４ ベース板、５ 外周ケース体、５ａ 誘い部分、５ｂ 上端開口部、５ｃ 内周側開口部、６ 外部接続端子、６ａ，６ｃ 接続部分、６ｄ，６ｅ 接合箇所、７ 樹脂層、１１ 熱溶着部、１６ａ 挿入部、１６ｂ 外側端子部、１６ｃ 接続端子部、２１ はんだ。

Claims (7)

  1. ベース体と、
    前記ベース体の表面上に配置された絶縁板と、
    前記絶縁板の表面に形成された導体層と、
    前記導体層に接続された半導体素子と、
    前記ベース体の外周を囲むように配置された外周ケース体とを備え、
    前記外周ケース体には、複数の凹部が形成され、
    前記複数の凹部は、前記外周ケース体において前記ベース体側と反対側の上端面に開口した上端開口部を含み、
    前記外周ケース体の内周面には、前記上端開口部に連なり、前記上端面側から前記ベース体側に延びるとともに前記凹部に連なる内周側開口部が形成され、
    前記外周ケース体の周方向において、前記内周側開口部の幅は前記凹部の幅より狭く、
    前記複数の凹部のうちの第１の凹部に挿入された第１挿入部と、前記第１挿入部と連なり前記第１の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第１外側端子部と、前記第１挿入部と連なり前記内周側開口部を介して前記導体層の上にまで延在するとともに前記導体層と接続された第１接続端子部とを含む端子部材と、
    前記絶縁板と前記外周ケース体とにより囲まれた領域において前記半導体素子と前記第１接続端子部とを少なくとも封止する樹脂層とを備え、
    前記端子部材は、前記第１挿入部と前記第１接続端子部との境界部に切欠き部を含み、 前記切欠き部は、前記第１接続端子部から前記内周側開口部に近づくに従い前記内周側開口部の幅より広いものから狭いものになるテーパ部分と、前記テーパ部分と前記第１挿入部の間に設けられた前記内周側開口部の幅より狭い幅狭部分とを有し、
    前記第１接続端子部は、はんだを用いて前記導体層に接続される、半導体装置。
  2. 前記ベース体と前記絶縁板とが一体となっている、請求項１に記載の半導体装置。
  3. 前記複数の凹部は、前記第１の凹部に隣接する第２の凹部を含み、
    前記端子部材は、前記第２の凹部に挿入された第２挿入部と、前記第２挿入部と連なり前記第２の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第２外側端子部とを含み、
    前記第１接続端子部は、前記第２挿入部と隣接する位置まで延在するとともに前記第２挿入部と連なるように構成されている、請求項１または請求項２に記載の半導体装置。
  4. 前記第１接続端子部は、前記導体層の表面に対して傾斜した傾斜部を含む、請求項１〜請求項３のいずれか１項に記載の半導体装置。
  5. 前記第１外側端子部は、前記第１外側端子部の延在方向における長さを可変とする弾性変形部を含む、請求項１〜請求項４のいずれか１項に記載の半導体装置。
  6. 前記第１接続端子部は、超音波接合部を介して前記導体層に接続されている、請求項１〜請求項５のいずれか１項に記載の半導体装置。
  7. ベース体と、前記ベース体の表面上に配置された絶縁板と、前記絶縁板の表面に形成された導体層と、前記導体層に接続された半導体素子とを含む積層体を準備する工程と、
    前記積層体に、前記ベース体の外周を囲むように外周ケース体を接続する工程とを備え、
    前記外周ケース体には、複数の凹部が形成され、
    前記複数の凹部は、前記外周ケース体において前記ベース体側と反対側の上端面に開口した上端開口部を含み、
    前記外周ケース体の内周面には、前記上端開口部に連なり、前記上端面側から前記ベース体側に延びるとともに前記凹部に連なる内周側開口部が形成され、
    前記外周ケース体の周方向において、前記内周側開口部の幅は前記凹部の幅より狭く、
    前記複数の凹部のうちの第１の凹部に、前記上端開口部から端子部材を挿入する工程を備え、
    前記端子部材は、前記第１の凹部に挿入される第１挿入部と、前記第１挿入部と連なり前記第１の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第１外側端子部と、前記第１挿入部と連なり前記内周側開口部を介して前記導体層の上にまで延在する第１接続端子部とを含み、
    さらに、前記端子部材は、前記第１挿入部と前記第１接続端子部との境界部に切欠き部を含み、
    前記切欠き部は、前記第１接続端子部から前記内周側開口部に近づくに従い前記内周側開口部の幅より広いものから狭いものになるテーパ部分と、前記テーパ部分と前記第１挿入部の間に設けられた前記内周側開口部の幅より狭い幅狭部分とを有し、
    前記第１接続端子部を前記導体層と接続する工程と、
    前記絶縁板と前記外周ケース体とにより囲まれた領域において前記半導体素子と前記第１接続端子部とを少なくとも封止する樹脂層を形成する工程とを備える、半導体装置の製造方法。
JP2017007666A 2017-01-19 2017-01-19 半導体装置およびその製造方法 Active JP6755197B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017007666A JP6755197B2 (ja) 2017-01-19 2017-01-19 半導体装置およびその製造方法
US15/725,303 US10319661B2 (en) 2017-01-19 2017-10-05 Semiconductor device and method of manufacturing the same
DE102017221427.9A DE102017221427B4 (de) 2017-01-19 2017-11-29 Halbleiteranordnung und Verfahren zum Herstellen derselben
CN201810053857.8A CN108336057B (zh) 2017-01-19 2018-01-19 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017007666A JP6755197B2 (ja) 2017-01-19 2017-01-19 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2018117071A JP2018117071A (ja) 2018-07-26
JP2018117071A5 JP2018117071A5 (ja) 2019-07-11
JP6755197B2 true JP6755197B2 (ja) 2020-09-16

Family

ID=62716859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017007666A Active JP6755197B2 (ja) 2017-01-19 2017-01-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10319661B2 (ja)
JP (1) JP6755197B2 (ja)
CN (1) CN108336057B (ja)
DE (1) DE102017221427B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
JP7479310B2 (ja) * 2021-01-20 2024-05-08 三菱電機株式会社 半導体モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334070A (ja) * 1993-05-27 1994-12-02 Sanyo Electric Co Ltd 混成集積回路装置
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JP5041798B2 (ja) * 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置
JP2009130007A (ja) * 2007-11-21 2009-06-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4894784B2 (ja) * 2008-02-27 2012-03-14 三菱電機株式会社 半導体装置とその製造方法
JP5211364B2 (ja) 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
WO2011149017A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 半導体モジュール基板および半導体モジュール
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP5661183B2 (ja) * 2012-02-13 2015-01-28 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP5935374B2 (ja) 2012-02-17 2016-06-15 富士電機株式会社 半導体モジュールの製造方法
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP6057016B2 (ja) * 2014-03-19 2017-01-11 富士電機株式会社 半導体装置及びその製造方法
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
JP6541593B2 (ja) * 2015-05-15 2019-07-10 三菱電機株式会社 電力用半導体装置
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
JP6625044B2 (ja) 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102017221427B4 (de) 2022-08-25
DE102017221427A1 (de) 2018-07-19
CN108336057A (zh) 2018-07-27
JP2018117071A (ja) 2018-07-26
US20180204782A1 (en) 2018-07-19
US10319661B2 (en) 2019-06-11
CN108336057B (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
US9455215B2 (en) Semiconductor device and method for manufacturing the same
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP5071405B2 (ja) 電力用半導体装置
JP6256309B2 (ja) 電力用半導体装置
JP5665729B2 (ja) 電力用半導体装置
JP6012533B2 (ja) 電力用半導体装置
JP6308300B2 (ja) 半導体装置
JP6755197B2 (ja) 半導体装置およびその製造方法
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP2008124468A (ja) 電力モジュール
JPWO2020129195A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP4967701B2 (ja) 電力半導体装置
WO2014203521A1 (ja) 電子装置
JP2009164647A (ja) 半導体装置
JP6257474B2 (ja) 電力用回路装置
JP6666048B2 (ja) 回路基板装置
JP6625044B2 (ja) 半導体装置およびその製造方法
JP6391430B2 (ja) 電子制御装置およびその製造方法
KR20050065328A (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP5793295B2 (ja) 半導体装置
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
JP4864990B2 (ja) 半導体装置
JP2020198351A (ja) 半導体装置
WO2017110539A1 (ja) 回路構成体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200825

R150 Certificate of patent or registration of utility model

Ref document number: 6755197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250