KR20050065328A - 혼성 집적 회로 장치 및 그 제조 방법 - Google Patents

혼성 집적 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050065328A
KR20050065328A KR1020040108078A KR20040108078A KR20050065328A KR 20050065328 A KR20050065328 A KR 20050065328A KR 1020040108078 A KR1020040108078 A KR 1020040108078A KR 20040108078 A KR20040108078 A KR 20040108078A KR 20050065328 A KR20050065328 A KR 20050065328A
Authority
KR
South Korea
Prior art keywords
circuit board
lead
mold
conductive pattern
cavity
Prior art date
Application number
KR1020040108078A
Other languages
English (en)
Inventor
가나꾸보마사루
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050065328A publication Critical patent/KR20050065328A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Abstract

캐비티 내부에서 기판의 위치를 고정하면서 몰드를 행할 수 있는 혼성 집적 회로 장치 및 그 제조 방법을 제공한다. 혼성 집적 회로 장치(10)의 제조 방법은, 회로 기판(16)의 표면에 형성된 도전 패턴(18) 및 도전 패턴(18)과 전기적으로 접속된 회로 소자(14)로 이루어지는 전기 회로를 구성하는 공정과, 회로 기판의 측변을 따라 배치된 도전 패턴(18)으로 이루어지는 패드(18A)에, 회로 기판(16)의 면 방향에 대하여 대략 수직으로 리드(11)의 선단부를 고착하는 공정과, 회로 기판(16)을 몰드 금형(30)의 캐비티(31)에 수납하여, 몰드 금형(30)으로 리드(11)를 협지함으로써 회로 기판(16)의 이면을 캐비티(31)의 저면에 접촉시키는 공정과, 캐비티(31)의 내부에 밀봉 수지(12)를 봉입함으로써 회로 기판(16)의 이면을 외부에 노출시켜 밀봉을 행하는 공정을 구비한다.

Description

혼성 집적 회로 장치 및 그 제조 방법{HYBRID INTEGRATED CIRCUITS DEVICE AND THEIR FABRICATING METHOD THEREOF}
본 발명은 혼성 집적 회로 장치 및 그 제조 방법에 관한 것으로, 특히 회로 기판의 이면을 밀봉 수지로부터 노출시키는 혼성 집적 회로 장치 및 그 제조 방법에 관한 것이다.
도 10을 참조하여, 종래의 혼성 집적 회로 장치의 구성을 설명한다(예를 들면, 특허 문헌1을 참조). 도 10의 (A)는 혼성 집적 회로 장치(100)의 사시도이고, 도 10의 (B)는 도 10의 (A)의 X-X'선을 따라 자른 단면도이다.
도 10의 (A) 및 도 10의 (B)를 참조하여, 종래의 혼성 집적 회로 장치(100)는 다음과 같은 구성을 갖는다. 사각형의 기판(106)과, 기판(106)의 표면에 설치된 절연층(107) 상에 형성된 도전 패턴(108)과, 도전 패턴(108) 상에 고착된 회로 소자(104)와, 회로 소자(104)와 도전 패턴(108)을 전기적으로 접속하는 금속선(105)과, 도전 패턴(108)과 전기적으로 접속된 리드(101)로, 혼성 집적 회로 장치(100)는 구성되어 있다. 이상과 같이, 혼성 집적 회로 장치(100)는 전체가 밀봉 수지(102)로 밀봉되어 있다. 밀봉 수지(102)로 밀봉하는 방법으로는, 열가소성 수지를 이용한 주입 몰드와, 열 경화성 수지를 이용한 트랜스퍼 몰드가 있다.
도 11을 참조하여, 트랜스퍼 몰드에 의해 수지 밀봉을 행하는 공정을 설명한다. 도 11의 (A) 및 도 11의 (B)는 금형(110)을 이용하여 수지 밀봉을 행하는 상태를 도시하는 단면도이다.
도 11의 (A)를 참조하면, 기판(106)의 표면에는, 회로 소자(104) 등으로 이루어지는 전기 회로가 표면에 형성되어 있다. 이 기판(106)은 상부 금형(110A) 및 하부 금형(110B)에 의해 고정된다. 상부 금형(110A)과 하부 금형(110B)을 맞물리게 함으로써, 수지가 봉입되는 공간인 캐비티가 형성된다. 상부 금형(110A) 및 하부 금형(110B)에 의해 리드 프레임(101)을 협지함으로써, 리드 프레임의 위치는 고정된다. 여기서, 펀칭 등에 의해 형성되는 리드 프레임(101)의 단면 형상에는 어느 정도의 차를 포함하고 있다. 이 때문에, 리드 프레임(101)과 하부 금형(110B)과의 사이에는, 어느 정도의 간극이 형성된다.
도 11의 (B)를 참조하여, 상부 금형(110A) 및 하부 금형(110B)을 감합시킴으로써, 리드 프레임(101)을 고정한다. 그 후, 캐비티 내부에 수지를 봉입함으로써, 기판(106)의 이면을 외부에 노출시켜 몰드의 공정을 행한다.
이상의 공정에서 밀봉된 후에, 열 경화성 수지의 특성을 안정화시키는 애프터 경화의 공정 등을 거쳐, 혼성 집적 회로 장치는 제품으로서 완성된다.
<특허 문헌1> 일본 특개평6-177295호 공보(제4페이지, 도 1)
그러나, 상술한 바와 같은 혼성 집적 회로 장치의 제조 방법은 이하에 도시한 바와 같은 문제를 갖고 있었다.
리드 프레임(101)은, 기판(106)의 면 방향에 대하여 비스듬하게 연장되는 부분을 통하여, 기판(106)에 고착되어 있다. 따라서, 리드 프레임(101)을 금형(110)에 의해 협지함으로써, 리드 프레임(101)을 하방으로 누르는 외력이 작용한 경우, 기판(106)에는, 하측 방향 및 가로 방향의 외력이 작용한다. 이 때문에, 도 11의 (B)에 도시한 바와 같이, 캐비티 내부에서 기판(106)이 경사지는 경우가 있다. 이 상태 그대로, 밀봉의 공정을 행하면, 기판(106)의 위치를 원하는 위치에 고정할 수 없는 문제가 있었다. 또한, 리드 프레임(101)에 응력이 작용한 상태에서 수지 밀봉을 행하므로, 리드 프레임(101)과 기판(106)과의 접속 개소의 신뢰성이 저하하는 문제가 있었다. 또한, 밀봉 수지로부터 기판(106)의 이면이 노출되는 구조를 실현하는 것이 어려운 문제도 있었다.
본 발명은, 상기한 문제를 감안하여 이루어진 것이다. 따라서, 본 발명의 주된 목적은, 캐비티 내부에서 기판의 위치를 고정하면서 몰드를 행할 수 있는 혼성 집적 회로 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 혼성 집적 회로 장치는, 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자와, 상기 도전 패턴으로 이루어지는 패드에 고착된 리드를 구비하고, 상기 리드의 선단부는, 상기 회로 기판의 면 방향에 대하여 대략 수직으로 상기 패드에 고착되는 것을 특징으로 한다.
본 발명의 혼성 집적 회로 장치의 제조 방법은, 회로 기판의 표면에 형성된 도전 패턴 및 상기 도전 패턴과 전기적으로 접속된 회로 소자로 이루어지는 전기 회로를 구성하는 공정과, 상기 도전 패턴으로 이루어지는 패드에, 상기 회로 기판의 면 방향에 대하여 대략 수직으로 리드의 선단부를 고착하는 공정과, 상기 회로 기판을 몰드 금형의 캐비티에 수납하여, 상기 몰드 금형으로 상기 리드를 협지함으로써 상기 회로 기판의 이면을 상기 캐비티의 저면에 접촉시키는 공정과, 상기 캐비티의 내부에 밀봉 수지를 봉입함으로써 상기 회로 기판의 이면을 외부에 노출시켜 밀봉을 행하는 공정을 구비하는 것을 특징으로 한다.
또한 본 발명은, 상기 리드는, 상기 회로 기판의 면 방향에 대하여 대략 수평으로 연장되는 제1 연장부와, 곡절부를 통하여 상기 제1 연장부와 연속하여 상기 회로 기판의 면 방향에 대하여 대략 수직으로 연장되는 제2 연장부로 이루어지며, 상기 제1 연장부를 상기 금형으로 협지하는 것을 특징으로 한다.
또한 본 발명은, 상기 리드의 곡절부 부근으로부터 선단부까지의 부분은 원호 형상으로 곡절되어, 상기 회로 기판의 면 방향에 대하여 상기 선단부의 접선 방향은 대략 직각인 것을 특징으로 한다.
또한 본 발명은, 상기 리드의 선단부가 상기 회로 기판에 접촉되는 각도는, 80도 내지 100도의 범위인 것을 특징으로 한다.
또한 본 발명은, 상기 금형으로 상기 리드를 협지함으로써, 상기 리드를 통하여 상기 회로 기판의 이면을 상기 캐비티의 저면으로 누르는 것을 특징으로 한다.
도 1을 참조하여, 본 발명의 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(10)의 사시도이고, 도 1의 (B)는 도 1의 (A)의 X-X' 단면에 의한 단면도이다.
본 발명의 혼성 집적 회로 장치(10)는, 도전 패턴(18)과 회로 소자(14)로 이루어지는 전기 회로가 표면에 형성된 회로 기판(16)과, 전기 회로를 밀봉하여, 적어도 회로 기판(16)의 표면을 피복하는 밀봉 수지(12)를 갖는다. 이러한 각 구성 요소를 이하에 설명한다.
회로 기판(16)은, 알루미늄이나 구리 등의 금속으로 이루어지는 기판이다. 일례로서 회로 기판(16)으로서 알루미늄으로 이루어지는 기판을 채용한 경우, 회로 기판(16)과 그 표면에 형성되는 도전 패턴(18)을 절연시키는 방법은 2개의 방법이 있다. 하나는, 알루미늄 기판의 표면을 알루마이트 처리하는 방법이다. 또 하나의 방법은, 알루미늄 기판의 표면에 절연층(17)을 형성하고, 절연층(17)의 표면에 도전 패턴(18)을 형성하는 방법이다. 여기서는, 회로 기판(16)의 표면에 장착된 회로 소자(14)로부터 발생하는 열을 적합하게 외부로 밀어내기 때문에, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 외부로 노출되어 있다.
회로 소자(14)는 도전 패턴(18) 상에 고착되어, 회로 소자(14)와 도전 패턴(18)으로 소정의 전기 회로가 구성되어 있다. 회로 소자(14)로서는, 트랜지스터나 다이오드 등의 능동 소자나, 컨덴서나 저항 등의 수동 소자가 채용된다. 또한, 파워계의 반도체 소자 등의 발열량이 큰 것은, 금속으로 이루어지는 히트 싱크를 개재하여 회로 기판(16)에 고착되어도 된다. 여기서, 페이스 업으로 실장되는 능동 소자 등은, 금속선(15)을 통하여, 도전 패턴(18)과 전기적으로 접속된다.
도전 패턴(18)은 구리 등의 금속으로 이루어지며, 회로 기판(16)과 절연하여 형성된다. 또한, 리드(11)가 도출되는 변에, 도전 패턴(18)으로 이루어지는 패드(18A)가 형성된다. 여기서는, 회로 기판(16)의 하나의 변 부근에, 정렬된 패드(18A)가 복수개 설치된다. 또한, 도전 패턴(18)은, 절연층(17)을 접착제로 하여, 회로 기판(16)의 표면에 접착되어 있다.
패드(18A)는, 도전 패턴(18)의 일부분으로 이루어지고, 리드(11)가 고착되는 부위이다. 본 형태에서는, 회로 기판(16)에 대하여 대략 수직으로 연장되는 제2 연장부(11B)의 선단부가 패드(18A)에 접촉된다. 따라서, 패드(18A)의 크기는, 리드(11)의 단면보다도 약간 큰 정도가 바람직하다. 따라서, 각각의 패드(18A)를 작게 하는 것이 가능해져, 장치 전체를 소형화할 수 있다.
리드(11)는, 회로 기판(16)의 주변부에 설치된 패드(18A)에 고착되어, 예를 들면 외부와의 입력·출력을 행하는 기능을 갖는다. 여기서는, 1변에 다수개의 리드(11)가 설치되어 있다. 리드(11)와 패드(18A)와의 접착은, 땜납(용가재) 등의 도전성 접착제를 개재하여 행해지고 있다. 또한, 회로 기판(16)의 대향하는 변에 패드(18A)를 설치하여, 이 패드에 리드(11)를 고착할 수도 있다.
도 1의 (b)를 참조하면, 리드(11)는, 곡절부(11C)를 통하여 연속되는 제1 연장부(11A) 및 제2 연장부(11B)로 이루어진다. 제1 연장부(11A)는, 회로 기판(16)의 면 방향에 대하여, 대략 수평으로 연장되어 있다. 제2 연장부(11B)는, 회로 기판(16)의 면 방향에 대하여 대략 수직으로 연장되어 있고, 그 선단부는 용가재(19)를 개재하여 패드(18A)에 고착되어 있다. 본 형태에서는, 회로 기판(16)의 면 방향에 대하여 제2 연장부(11B)가 수직으로 접촉하는 것이 적합하지만, 제2 연장부(11B)와 회로 기판(16)의 면 방향이 형성하는 각도는, 80도 내지 100도 사이라도 무방하다.
도 1의 (C)를 참조하면, 여기서는, 리드(11)는 원호 형상으로 곡절되어 있다. 구체적으로 설명하면, 제1 연장부(11A)는, 회로 기판(16)의 면 방향에 대하여 대략 평행하게 연장되어 있다. 그리고, 곡절부(11C)를 통하여 원호를 그리도록 연장되는 제2 연장부(11B)의 선단부가, 용가재(19)를 개재하여 패드(18A)에 고착되어 있다.
밀봉 수지(12)는, 열 경화성 수지를 이용하는 트랜스퍼 몰드, 또는 열가소성 수지를 이용하는 주입 몰드에 의해 형성된다. 여기서는, 회로 기판(16) 및 그 표면에 형성된 전기 회로를 밀봉하도록 밀봉 수지(12)가 형성되고, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 노출되어 있다.
도 2 이후를 참조하여, 혼성 집적 회로 장치(10)의 제조 방법을 설명한다. 혼성 집적 회로 장치(10)의 제조 방법은, 회로 기판(16)의 표면에 형성된 도전 패턴(18) 및 도전 패턴(18)과 전기적으로 접속된 회로 소자(14)로 이루어지는 전기 회로를 구성하는 공정과, 회로 기판의 측변을 따라 배치된 도전 패턴(18)으로 이루어지는 패드(18A)에, 회로 기판(16)의 면 방향에 대하여 대략 수직으로 리드(11)의 선단부를 고착하는 공정과, 회로 기판(16)을 몰드 금형(30)의 캐비티(31)에 수납하여, 몰드 금형(30)으로 리드(11)를 협지함으로써 회로 기판(16)의 이면을 캐비티(31)의 저면에 접촉시키는 공정과, 캐비티(31)의 내부에 밀봉 수지(12)를 봉입함으로써 회로 기판(16)의 이면을 외부에 노출시켜 밀봉을 행하는 공정을 구비한다. 이 제조 방법을 이하에 설명한다.
우선, 도 2의 (A) 및 도 2의 (B)를 참조하면, 회로 기판(16)의 표면에 도전 패턴(18) 및 회로 소자(14)로 이루어지는 전기 회로를 구성한다. 도전 패턴(18)의 제조 방법으로는, 우선 절연층(17)을 개재하여 도전박을 회로 기판(18)의 표면에 접착한다. 그리고, 이 도전박을 에칭함으로써 원하는 패턴 형상을 갖는 도전 패턴(18)을 얻는다. 또한, 도전 패턴(18)의 원하는 개소에 회로 소자(14)를 배치하고, 금속 세선(15)을 이용하여 전기적으로 접속함으로써, 원하는 전기 회로를 구성한다. 회로 소자(14)로서는 반도체 소자 등의 능동 소자나, 저항이나 컨덴서 등의 수동 소자를 전반적으로 채용할 수 있다. 또한, 파워계의 반도체 소자와 같이 큰 발열을 수반하는 소자는, 히트 싱크 등을 개재하여 실장 기판(16)에 고착되어도 된다.
계속해서, 도 3 내지 도 5를 참조하여, 리드(11)를 회로 기판(16)에 고착하는 공정을 설명한다. 우선, 도 3을 참조하여, 리드 프레임(20)의 구조를 설명한다. 본 발명에서는, 리드(11)는, 리드 프레임(20)의 상태로 공급된다. 즉, 본 형태의 리드 프레임(20)은, 리드(11) 및 회로 기판(16)이 배치되는 영역 A1로 이루어지는 유닛(21)이 복수 고형되어 있다. 또한, 리드 프레임(20)은, 가늘고 긴 직사각 형상의 외형을 갖고, 각 유닛(21)은 소정의 간격으로 이격되어 복수개가 배치되어 있다. 각 유닛(21) 사이에는 슬릿(25)이 설치되어, 몰드 공정 등의 가열을 수반하는 공정에서 발생하는 열 응력을 흡수하고 있다. 또, 리드 프레임(20)의 길이 방향의 양 주변부에는, 가이드 홀(22)이 설치되어, 각 공정에서의 위치 결정에 이용된다. 또한, 각 유닛(21)에 설치되는 복수개의 리드(11)는, 제1 연결부(23) 및 제2 연결부(24)에 의해 연결되어, 그 형상 및 위치가 고정되어 있다.
각 유닛(21)에는, 지지부(26) 및 돌출부(25)가 설치되어 있다. 돌출부(25)는, 각 유닛(21)의 양단으로부터 내측으로 연장되는 부위로서, 그 평면적 형상 및 위치는, 도 1에 도시하는 고정부(13)와 동등하게 형성되어 있다. 지지부(26)는, 후의 수지 밀봉의 공정에서 밀봉 수지에 매립됨으로써, 회로 장치와 리드 프레임(20)을 최종 공정까지 일체로 연결하는 기능을 갖는다. 지지부(26)의 형상은, 그 내부에 홀부를 갖는 형상으로 되어 있고, 이 홀부에 밀봉 수지가 충전됨으로써, 지지부(26)와 밀봉 수지와의 결합력이 향상된다. 또한, 지지부(26)는, 각 참조 부호 21의 대향하는 변에 2개씩 형성되어, 후속 공정에서, 회로 장치와 리드 프레임(20)과의 결합을 강화하고 있다. 또한, 이와 같이 지지부(26)에 홀부를 설치함으로써, 지지부(26)와 리드 프레임(20)과의 기계적 결합이 약해지므로, 후속 공정에서의 회로 장치와 리드 프레임(20)과의 분할을 용이하게 할 수 있다. 또, 지지부(26)는, 회로 기판(16)이 배치되는 예정의 영역 A1을 제외한 영역의 유닛(21) 내에 형성되어 있다. 이와 같이 지지부(26)를 배치함으로써, 지지부(26)를 밀봉 수지에 매립하는 것에 의한, 회로 장치의 내습성의 저하를 방지할 수 있다.
계속해서, 도 4를 참조하면, 리드 프레임(20)의 각 유닛(21)에 회로 기판(16)을 고착한다. 도 4의 (A)는 본 공정을 도시하는 평면도이고, 도 4의 (B)는 단면 방향 D1로부터 본 단면도이다. 회로 기판(16)과 리드 프레임(20)과의 고착은, 각 유닛(21)의 리드(11)의 선단부와 회로 기판(16)의 패드(18A)를, 땜납 등의 용가재를 개재하여 고착함으로써 행해진다. 도 4의 (b)를 참조하면, 패드(18A)에 고착되는 부분의 리드(11)는, 회로 기판(16)에 대하여 대략 수직 방향으로 접촉되어 있다.
계속해서, 도 5를 참조하여, 리드(11)와 회로 기판(16)과의 관련 구성을 설명한다. 도 5의 (A) 내지 도 5의 (C)는 각 형태의 리드(11)의 접속 구조를 도시하는 단면도이다.
도 5의 (A)를 참조하면, 여기서는, 일측변에 설치된 패드(18A)에 리드(11)가 고착되어 있다. 구체적으로 설명하면, 회로 기판(16)의 면 방향에 대하여 수직 방향으로 연장되는 제2 연장부(11B)의 선단부가, 용가재를 개재하여 패드(18A)에 고착되어 있다.
도 5의 (b)를 참조하면, 여기서는, 대향하는 두개의 측변에 패드(18A)가 설치되고, 이들의 패드(18A)에 리드(11)가 고착되어 있다. 여기서는 2개의 측변에 리드(11)가 고착되어 있지만, 4개의 측변에 리드(11)를 고착하는 것도 가능하다.
도 5의 (c)를 참조하면, 여기서는, 원호 형상으로 연장되는 제2 연장부(11B)의 선단부가, 패드(18A)에 고착되어 있다. 여기서, 원호 형상으로 형성된 제2 연장부(11B)의 선단부는, 회로 기판(16)의 면 방향에 대하여 대략 수직으로 접촉되어 있다. 즉, 제2 연장부(11B)의 선단부의 접선 방향(11D)과, 회로 기판(16)의 면 방향이, 수직으로 이루어져 있다. 또한, 본 형태에서는, 접선 방향(11D)과 회로 기판(16)의 면 방향이 이루는 각도 α는, 80도 내지 100도의 범위에서 변화시킬 수 있다. 이 범위의 α이면, 후의 몰드 공정에서, 회로 기판(16)의 이면이 캐비티(31)의 하면으로부터 위로 뜨게 되는 것을 방지할 수 있다.
상기 각도 α가 80도 미만 또는 100도보다 크면, 후의 몰드의 공정에서, 리드(11)의 제1 연장부(11A)에 하측 방향의 외력이 작용했을 때에, 곡절부(11C)의 부분에서 리드(11)가 변형될 우려가 있다. 리드(11)가 변형되면, 회로 기판(16)이 가로 방향으로 이동되거나, 또는 회로 기판(16)이 기우는 등의 문제가 발생한다.
계속해서, 도 6 내지 도 8을 참조하면, 회로 기판(16)의 이면을 노출시키고, 밀봉 수지(12)에 의한 밀봉을 행한다. 우선, 도 6을 참조하면, 밀봉을 행하는 금형(30)의 내부에 회로 기판(16)을 수납시킨다. 도 6의 (A) 및 도 6의 (B)는 본 공정에서의 단면도이다. 여기서는, 하나의 회로 기판(16)을 밀봉하는 방법을 설명하지만, 실제로는 복수개의 회로 기판(16)이 리드 프레임(20)으로써 연결된 상태에서 본 공정은 행해진다.
우선, 도 6의 (A)를 참조하여, 밀봉을 행하는 금형(30)과 회로 기판(16)과의 관련 구성을 설명한다. 금형(30)은, 상부 금형(30A) 및 하부 금형(30B)으로 이루어지고, 양자를 상하로부터 접촉시킴으로써, 밀봉을 행하는 공간인 캐비티(31)가 형성된다. 또한, 상부 금형(30A) 및 하부 금형(30B)에는, 접촉부(32A) 및 접촉부(32B)가 설치되고, 이들의 접촉부(32)가 리드(11)를 협지함으로써, 회로 기판(16)의 평면적인 위치가 고정된다. 도 6의 (A)에서는, 회로 기판(16)을 하부 금형(30B)에 장착한 후에, 상부 금형(30A)을 하부 금형(30B)에 접촉시킨 상태를 도시하고 있다. 여기서, 캐비티(31)의 하면과, 하부 금형의 접촉부(32A) 상단과의 상하 방향의 거리를 D1로 한다. 그리고, 회로 기판(16)의 하면과, 리드(11)의 하면과의 상하 방향의 거리를 D2라고 한다. 그렇게 하면, 본 실시예에서는, D1은 D2보다도 짧게 설정되어 있다. 이 구성에 의해, 하부 금형(30B)의 하면에 회로 기판(16)을 장착하면, 리드(11)와 접촉부(32B)와의 사이에는, D1과 D2와의 차에 대응한 간극이 형성된다.
도 6의 (b)를 참조하면, 리드(11)가 접촉부(32B)에 접촉될 때까지, 상부 금형(30A)을 하방으로 누른다. 이에 의해, 캐비티(31) 내부에서, 회로 기판(16)은 캐비티(31)의 하면에 대하여 눌러진다. 구체적으로 설명하면, 접촉부(32A)가 리드(11)의 제1 연장부(11A)를 하방으로 압입함으로써, 회로 기판(16)이 간접적으로 하방으로 눌러진다. 또한, 리드(11)의 제2 연장부(11B)는, 회로 기판(16)에 대하여 수직으로 연장되어 있으므로, 상기 압입에 의한 가로 방향의 외력은 거의 발생하지 않는다. 따라서, 본 공정에서는, 리드(11)를 압입함에 따른 회로 기판(16)의 위로 뜨는 현상을 방지할 수 있다. 또한, 회로 기판(16)과 캐비티의 하면을 밀착시킬 수 있으므로, 회로 기판(16)의 이면에 밀봉 수지가 돌아 들어가는 것을 방지할 수도 있다.
도 7을 참조하면, 게이트 G로부터 밀봉 수지(12)를 캐비티(31) 내부에 봉입함으로써, 몰드를 행한다. 게이트 G는, 회로 기판(16)의 상면보다도 상방에 위치하는 개소의 금형(30)의 측변에 설치되어 있다. 도 7에서는 리드(11)가 고정되는 변에 대향하여 게이트 G가 설치되어 있지만, 지면의 깊이 방향에 위치하는 금형의 측변에 게이트 G를 설치해도 된다. 캐비티(31)에 밀봉 수지(12)가 충전될 때까지 밀봉을 행함으로써, 몰드의 공정은 종료된다. 밀봉의 공정 단계에서 회로 기판(16)의 이면이 캐비티의 하면에 접촉되므로, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 노출되는 구조로 된다.
도 8을 참조하여, 몰드의 공정이 종료된 후의 리드 프레임(20)의 평면적인 상태를 설명한다. 도 8은, 도 3에 도시한 리드 프레임(20)의 일부분을 확대한 평면도이다.
밀봉 수지는, 각 유닛(21)에 고착된 회로 기판(16)을 밀봉하도록 형성되어 있다. 그리고, 돌출부(25)의 영역에 대응하는 개소에는 밀봉 수지(12)가 형성되지 않는다. 따라서, 이 개소는, 도 1에 도시한 바와 같은 고정부(13)로 된다. 또한, 지지부(26)는, 몰드의 공정에서 밀봉 수지(12)에 매립되어 있다. 도 8에서는, 밀봉 수지에 매립되는 부분의 지지부(26)를 점선으로써 나타내고 있다.
계속해서, 도 9를 참조하면, 각 유닛(21)으로부터 리드(11)를 분리한다. 여기서는, 점선으로 나타내는 제1 연결부(23)를, 펀칭 등의 제거 방법에 의해 삭제하여, 각 리드(11)를 기계적·전기적으로 분리한다. 또한, 제2 연결부(24)에 연속하는 부분의 리드(11)를 컷트함으로써, 리드(11)를 리드 프레임(20)으로부터 분리한다. 리드 프레임(20)과 리드(11)를 기계적으로 분리함으로써, 수지 밀봉된 회로 기판(16)과 리드 프레임(20)은, 지지부(26)를 통하여 연결되어 있다. 따라서, 본 형태에서는, 리드(11)의 분리를 행한 후에도, 각 유닛(21)의 혼성 집적 회로 장치와 리드 프레임(20)은, 일체로 지지되어 있으므로, 공정간의 반송 등을 용이하게 행할 수 있는 장점을 갖는다.
상기 공정이 종료된 후에는, 리드(11)를 원하는 형상으로 곡절하여 포밍을 행하는 공정, 각 혼성 집적 회로 장치를 리드 프레임(20)으로부터 분리하는 공정, 각 혼성 집적 회로 장치의 전기적 특성을 계측하는 공정을 거쳐, 예를 들면 도 1에 도시한 바와 같은 혼성 집적 회로 장치(10)가 완성된다.
본 발명에서는, 이하에 기술한 바와 같은 효과를 발휘할 수 있다.
본 발명의 혼성 집적 회로 장치에 따르면, 리드의 선단부가, 회로 기판에 대하여 수직으로 연장되어 패드에 고착되어 있다. 따라서, 리드의 고착에 필요한 패드를 작게 하는 것이 가능해져, 장치 전체를 소형화할 수 있다. 또한, 리드와 패드와의 접속부는, 밀봉 수지에 의해 피복되어 있다. 리드의 접속 신뢰성은, 밀봉 수지에 의해 향상되고 있다.
본 발명의 혼성 집적 회로 장치의 제조 방법에 따르면, 회로 기판에 대하여 대략 수직으로 선단부가 고착된 리드를 금형으로 협지함으로써, 몰드의 공정에서, 회로 기판의 이면을 캐비티의 하면에 접촉시키고 있다. 따라서, 리드를 고정함에 따른 회로 기판에의 가로 방향의 외력이 작용하지 않으므로, 몰드의 공정에서, 회로 기판의 이면이 캐비티의 하면으로부터 분리되는 것을 방지할 수 있다.
도 1은 본 발명의 혼성 집적 회로 장치의 사시도(A), 단면도(B), 단면도(C).
도 2는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도(A), 단면도(B).
도 3은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도.
도 4는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도(A), 단면도(B).
도 5는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도(A), 단면도(B), 단면도(C).
도 6은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도(A), 단면도(B).
도 7은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 8은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도.
도 9는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도.
도 10은 종래의 혼성 집적 회로 장치를 설명하는 사시도(A), 단면도(B).
도 11은 종래의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도(A), 단면도(B).
<도면의 주요 부분에 대한 부호의 설명>
100 : 혼성 집적 회로 장치
101 : 리드
102 : 밀봉 수지
104 : 회로 소자
105 : 금속선
108 : 도전 패턴

Claims (8)

  1. 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자와, 상기 도전 패턴으로 이루어지는 패드에 고착된 리드를 구비하고,
    상기 리드의 선단부는, 상기 회로 기판의 면 방향에 대하여 대략 수직으로 상기 패드에 고착되는 것을 특징으로 하는 혼성 집적 회로 장치.
  2. 제1항에 있어서,
    적어도 상기 회로 소자의 표면이 피복되도록 형성된 밀봉 수지를 구비하고,
    상기 패드와 상기 리드와의 접속부는, 상기 밀봉 수지에 의해 피복되는 것을 특징으로 하는 혼성 집적 회로 장치.
  3. 제1항에 있어서,
    상기 리드는, 상기 회로 기판의 면 방향에 대하여 대략 수평으로 연장되는 제1 연장부와, 곡절부를 통하여 상기 제1 연장부와 연속하여 상기 회로 기판의 면 방향에 대하여 대략 수직으로 연장되는 제2 연장부로 이루어지고,
    상기 제2 연장부의 선단이 상기 패드에 고착되는 것을 특징으로 하는 혼성 집적 회로 장치.
  4. 회로 기판의 표면에 형성된 도전 패턴 및 상기 도전 패턴과 전기적으로 접속된 회로 소자로 이루어지는 전기 회로를 구성하는 공정과,
    상기 도전 패턴으로 이루어지는 패드에, 상기 회로 기판의 면 방향에 대하여 대략 수직으로 리드의 선단부를 고착하는 공정과,
    상기 회로 기판을 몰드 금형의 캐비티에 수납하고, 상기 몰드 금형으로 상기 리드를 협지함으로써 상기 회로 기판의 이면을 상기 캐비티의 저면에 접촉시키는 공정과,
    상기 캐비티의 내부에 밀봉 수지를 봉입함으로써 상기 회로 기판의 이면을 외부에 노출시켜 밀봉을 행하는 공정
    을 구비하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 리드는, 상기 회로 기판의 면 방향에 대하여 대략 수평으로 연장되는 제1 연장부와, 곡절부를 통하여 상기 제1 연장부와 연속하여 상기 회로 기판의 면 방향에 대하여 대략 수직으로 연장되는 제2 연장부로 이루어지고,
    상기 제1 연장부를 상기 금형으로 협지하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 리드의 곡절부 부근으로부터 선단부까지의 부분은 원호 형상으로 곡절되고,
    상기 회로 기판의 면 방향에 대하여 상기 선단부의 접선 방향은 대략 직각인 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 리드의 선단부가 상기 회로 기판에 접촉되는 각도는, 80도 내지 100도의 범위인 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 금형으로 상기 리드를 협지함으로써, 상기 리드를 통하여 상기 회로 기판의 이면을 상기 캐비티의 저면으로 누르는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
KR1020040108078A 2003-12-24 2004-12-17 혼성 집적 회로 장치 및 그 제조 방법 KR20050065328A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003428410A JP2005191147A (ja) 2003-12-24 2003-12-24 混成集積回路装置の製造方法
JPJP-P-2003-00428410 2003-12-24

Publications (1)

Publication Number Publication Date
KR20050065328A true KR20050065328A (ko) 2005-06-29

Family

ID=34787391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108078A KR20050065328A (ko) 2003-12-24 2004-12-17 혼성 집적 회로 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20050161782A1 (ko)
JP (1) JP2005191147A (ko)
KR (1) KR20050065328A (ko)
CN (1) CN100336209C (ko)
TW (1) TW200526087A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236141B1 (ko) * 2010-07-22 2013-02-22 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 회로 장치의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003790A1 (de) 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektronisches Bauteil und Verfahren zur Herstellung des elektronischen Bauteils
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
USD637192S1 (en) 2010-10-18 2011-05-03 Apple Inc. Electronic device
USD709894S1 (en) 2012-09-22 2014-07-29 Apple Inc. Electronic device
TWD190983S (zh) * 2017-02-17 2018-06-11 三星電子股份有限公司 固態硬碟儲存裝置
USD869469S1 (en) * 2018-04-09 2019-12-10 Samsung Electronics Co., Ltd. SSD storage device
USD869470S1 (en) * 2018-04-09 2019-12-10 Samsung Electronics Co., Ltd. SSD storage device
DE102020114442A1 (de) * 2020-05-29 2021-12-02 Danfoss Silicon Power Gmbh Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756527Y2 (ko) * 1977-02-25 1982-12-04
US5233131A (en) * 1990-12-19 1993-08-03 Vlsi Technology, Inc. Integrated circuit die-to-leadframe interconnect assembly system
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
US5501755A (en) * 1994-02-18 1996-03-26 Minnesota Mining And Manufacturing Company Large area multi-electrode radiation detector substrate
JP3201187B2 (ja) * 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
US5675181A (en) * 1995-01-19 1997-10-07 Fuji Electric Co., Ltd. Zirconia-added alumina substrate with direct bonding of copper
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
US6489879B1 (en) * 1999-12-10 2002-12-03 National Semiconductor Corporation PTC fuse including external heat source
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236141B1 (ko) * 2010-07-22 2013-02-22 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 회로 장치의 제조 방법
US8481367B2 (en) 2010-07-22 2013-07-09 On Semiconductor Trading, Ltd. Method of manufacturing circuit device

Also Published As

Publication number Publication date
CN100336209C (zh) 2007-09-05
TW200526087A (en) 2005-08-01
CN1638104A (zh) 2005-07-13
JP2005191147A (ja) 2005-07-14
US20050161782A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP3793628B2 (ja) 樹脂封止型半導体装置
US8203848B2 (en) Circuit device and method of manufacturing the same
JP4785139B2 (ja) 回路装置およびその製造方法
US7800206B2 (en) Semiconductor device
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
US20160183405A1 (en) Electronic device and method for manufacturing the electronic device
US6559537B1 (en) Ball grid array packages with thermally conductive containers
JP4845090B2 (ja) 回路装置の製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
KR20050065328A (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP4334335B2 (ja) 混成集積回路装置の製造方法
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
CN108336057B (zh) 半导体装置及其制造方法
JP3681922B2 (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2001358263A (ja) 半導体装置およびその回路形成方法
JP2001035985A (ja) 樹脂封止半導体装置
JP2008112929A (ja) 回路装置およびその製造方法
JP4610426B2 (ja) 回路装置の製造方法
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
WO1996030943A1 (en) Thin profile integrated circuit package
JPH08505266A (ja) 配置可能接着剤によりシールされた電子パッケージ
JPH10189792A (ja) 半導体パッケージ
JP3705235B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application