JP2008112929A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008112929A JP2008112929A JP2006296254A JP2006296254A JP2008112929A JP 2008112929 A JP2008112929 A JP 2008112929A JP 2006296254 A JP2006296254 A JP 2006296254A JP 2006296254 A JP2006296254 A JP 2006296254A JP 2008112929 A JP2008112929 A JP 2008112929A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- substrate
- region
- wiring
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【解決手段】回路装置10は、上面および下面に第1配線層16および第2配線層17が設けられた基材15と、配線基板11の上面および下面に配置された第1回路素子(半導体素子20A等)および第2回路素子(パッケージ12A等)と、第1回路素子(半導体素子20A等)およびその接続に用いられる金属細線が封止されるように配線基板11の主面を被覆する封止樹脂14とを具備している。
【選択図】図1
Description
11 配線基板
12A パッケージ
12B チップ素子
13 外部接続電極
14 封止樹脂
15 基材
16 第1配線層
17 第2配線層
18 半導体素子
19 メッキ膜
20A、20B 半導体素子
20C チップ素子
21 被覆樹脂
22 被覆樹脂
23 貫通接続部
24 金属細線
25 リード
26 切り込み部
27 スリット
30 基板
31 ブロック
32 スリット
33 ガイド孔
34 支持部
35A、35B ユニット
36A、36B 外部接続領域
37A、37B 素子配置領域
38、39 除去領域
40 金型
41 上金型
42 下金型
43 キャビティ
44A、44B、44C 分離線
45、46 導電箔
Claims (7)
- 基材の第1主面に第1配線層が設けられ、前記第1主面に対向する第2主面に第2配線層が設けられた配線基板と、
差し込み実装される前記配線基板の一側辺に沿って設けた前記第1配線層または前記第2配線層から成る複数の外部接続電極と、
前記配線基板の前記第1配線層に金属細線を経由して電気的に接続された第1回路素子と、前記第2配線層に電気的に接続された第2回路素子とを有し、
前記第1回路素子および前記金属細線が被覆され、且つ、前記外部接続電極が設けられた部分を除外した領域の前記配線基板の前記第1主面を封止樹脂により被覆することを特徴とする回路装置。 - パッドとなる領域を除いて前記第1配線層が被覆されるように被覆樹脂が形成され、
前記基材の周辺部は前記被覆樹脂に被覆されずに、前記基材の周辺部は前記封止樹脂に直に接触することを特徴とする請求項1記載の回路装置。 - 前記第2主面に配置される前記第2回路素子は、フリップチップ実装された半導体素子、樹脂封止型パッケージまたはチップ型素子であり、
前記配線基板の第1主面のみが前記封止樹脂により封止されることを特徴とする回路装置。 - 基材の両主面に形成された配線層を含み、一側辺に沿って配置された前記配線層から成る外部接続電極が配置されて差し込み実装に用いられる外部接続領域と、回路素子が電気的に接続されるパッドとなる領域が前記配線層から構成される素子配置領域とから成るユニットが、前記外部接続領域を外側にして複数個隣接して形成されたブロックを有する基板を用意する工程と、
各前記ユニットの前記素子配置領域に、回路素子を電気的に接続する工程と、
前記ブロックに含まれる複数の前記ユニットに配置された前記回路素子が一括して被覆され、且つ、前記外部接続電極が露出されるように前記基板の表面に封止樹脂を形成する工程と、
前記ユニットどうしの境界で、前記ブロックの前記封止樹脂および前記基板を分離して前記ユニットを分離する工程とを具備することを特徴とする回路装置の製造方法。 - 前記基材の第1主面には第1配線層が設けられ、前記第1主面に対向する第2主面には第2配線層が設けられ、
前記第1配線層には金属細線を介して第1回路素子が接続され、前記第2配線層には第2回路素子が接続され、
前記第1回路素子および前記金属細線が被覆されるように前記封止樹脂が形成されることを特徴とする請求項4記載の回路装置の製造方法。 - 前記ブロックは支持部により周囲から支持され、前記ブロックに含まれる前記ユニットどうしの境界および前記支持部と前記ブロックとの境界は、導電材料が除去された除去領域が設けられて絶縁材料から成り、この除去領域にて前記基板および前記封止樹脂を切断して各前記ユニットを分離することを特徴とする請求項4記載の回路装置の製造方法。
- 前記ブロックは支持部により周囲から支持され、前記ブロックに含まれる前記ユニットどうしの境界および前記支持部と前記ブロックとの境界では、前記第1配線層を被覆する被覆樹脂が除去された除去領域が設けられ、この除去領域にて前記基板および前記封止樹脂を切断して各前記ユニットを分離することを特徴とする請求項4記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006296254A JP4942452B2 (ja) | 2006-10-31 | 2006-10-31 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006296254A JP4942452B2 (ja) | 2006-10-31 | 2006-10-31 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112929A true JP2008112929A (ja) | 2008-05-15 |
JP4942452B2 JP4942452B2 (ja) | 2012-05-30 |
Family
ID=39445275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006296254A Expired - Fee Related JP4942452B2 (ja) | 2006-10-31 | 2006-10-31 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4942452B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013132815A1 (ja) * | 2012-03-09 | 2013-09-12 | 日本電気株式会社 | 電子部品内蔵モジュールおよび電子機器並びに電子部品内蔵モジュールの製造方法 |
WO2015019423A1 (ja) * | 2013-08-06 | 2015-02-12 | 本田技研工業株式会社 | 電子回路接続構造 |
JP2016162874A (ja) * | 2015-03-02 | 2016-09-05 | 三菱電機株式会社 | 電子機器ユニット及びその製造金型装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275838A (ja) * | 1992-01-28 | 1993-10-22 | Nec Corp | 電子装置用モジュール |
JPH07183638A (ja) * | 1993-12-22 | 1995-07-21 | Ibiden Co Ltd | 電子部品搭載用接触型icカード用基板、接触型icカード用電子部品搭載装置及びその製造方法 |
JPH09326544A (ja) * | 1996-06-04 | 1997-12-16 | Mitsubishi Electric Corp | ベアチップ実装用基板およびその製造方法 |
JPH10109437A (ja) * | 1996-10-07 | 1998-04-28 | Seiko Instr Inc | サーマルヘッドおよびその製造方法 |
JPH10199639A (ja) * | 1997-01-17 | 1998-07-31 | Melco:Kk | モジュール基板、ソケットおよびモジュール基板脱着装置 |
JP2001160597A (ja) * | 1999-11-30 | 2001-06-12 | Nec Corp | 半導体装置、配線基板及び半導体装置の製造方法 |
JP2001203303A (ja) * | 2000-01-20 | 2001-07-27 | Nec Corp | 回路基板およびその製造方法 |
JP2002110717A (ja) * | 2000-10-02 | 2002-04-12 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2005209995A (ja) * | 2004-01-26 | 2005-08-04 | Calsonic Kansei Corp | 基板の防水構造および防水処理方法 |
JP2006079629A (ja) * | 2005-09-12 | 2006-03-23 | Renesas Technology Corp | Icカードの製造方法 |
JP2006173402A (ja) * | 2004-12-16 | 2006-06-29 | Hitachi Ltd | 電子回路装置及びその製造方法 |
-
2006
- 2006-10-31 JP JP2006296254A patent/JP4942452B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275838A (ja) * | 1992-01-28 | 1993-10-22 | Nec Corp | 電子装置用モジュール |
JPH07183638A (ja) * | 1993-12-22 | 1995-07-21 | Ibiden Co Ltd | 電子部品搭載用接触型icカード用基板、接触型icカード用電子部品搭載装置及びその製造方法 |
JPH09326544A (ja) * | 1996-06-04 | 1997-12-16 | Mitsubishi Electric Corp | ベアチップ実装用基板およびその製造方法 |
JPH10109437A (ja) * | 1996-10-07 | 1998-04-28 | Seiko Instr Inc | サーマルヘッドおよびその製造方法 |
JPH10199639A (ja) * | 1997-01-17 | 1998-07-31 | Melco:Kk | モジュール基板、ソケットおよびモジュール基板脱着装置 |
JP2001160597A (ja) * | 1999-11-30 | 2001-06-12 | Nec Corp | 半導体装置、配線基板及び半導体装置の製造方法 |
JP2001203303A (ja) * | 2000-01-20 | 2001-07-27 | Nec Corp | 回路基板およびその製造方法 |
JP2002110717A (ja) * | 2000-10-02 | 2002-04-12 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2005209995A (ja) * | 2004-01-26 | 2005-08-04 | Calsonic Kansei Corp | 基板の防水構造および防水処理方法 |
JP2006173402A (ja) * | 2004-12-16 | 2006-06-29 | Hitachi Ltd | 電子回路装置及びその製造方法 |
JP2006079629A (ja) * | 2005-09-12 | 2006-03-23 | Renesas Technology Corp | Icカードの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013132815A1 (ja) * | 2012-03-09 | 2013-09-12 | 日本電気株式会社 | 電子部品内蔵モジュールおよび電子機器並びに電子部品内蔵モジュールの製造方法 |
WO2015019423A1 (ja) * | 2013-08-06 | 2015-02-12 | 本田技研工業株式会社 | 電子回路接続構造 |
CN105453708A (zh) * | 2013-08-06 | 2016-03-30 | 本田技研工业株式会社 | 电子电路连接结构 |
JP5961763B2 (ja) * | 2013-08-06 | 2016-08-02 | 本田技研工業株式会社 | 電子回路接続構造 |
JP2016162874A (ja) * | 2015-03-02 | 2016-09-05 | 三菱電機株式会社 | 電子機器ユニット及びその製造金型装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4942452B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
JP5032623B2 (ja) | 半導体記憶装置 | |
US8432033B2 (en) | Electronic device and manufacturing method therefor | |
JP5337110B2 (ja) | 半導体記憶装置 | |
US20120086111A1 (en) | Semiconductor device | |
JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
JP4969113B2 (ja) | 回路装置の製造方法 | |
US7529093B2 (en) | Circuit device | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
US8803304B2 (en) | Semiconductor package and manufacturing method thereof | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP4918391B2 (ja) | 半導体装置 | |
JP4942452B2 (ja) | 回路装置 | |
US7152316B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
TW201606964A (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
JP4737995B2 (ja) | 半導体装置 | |
JP2008187144A (ja) | 回路装置およびその製造方法 | |
JP5825171B2 (ja) | 電子装置およびその製造方法 | |
US8399967B2 (en) | Package structure | |
JP2008218525A (ja) | 導電部材の切断方法および回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |